JPH062347Y2 - Signal switching circuit - Google Patents

Signal switching circuit

Info

Publication number
JPH062347Y2
JPH062347Y2 JP1986176222U JP17622286U JPH062347Y2 JP H062347 Y2 JPH062347 Y2 JP H062347Y2 JP 1986176222 U JP1986176222 U JP 1986176222U JP 17622286 U JP17622286 U JP 17622286U JP H062347 Y2 JPH062347 Y2 JP H062347Y2
Authority
JP
Japan
Prior art keywords
transistor
current
base
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986176222U
Other languages
Japanese (ja)
Other versions
JPS6381533U (en
Inventor
裕造 安田
英雄 里見
克已 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1986176222U priority Critical patent/JPH062347Y2/en
Publication of JPS6381533U publication Critical patent/JPS6381533U/ja
Application granted granted Critical
Publication of JPH062347Y2 publication Critical patent/JPH062347Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、信号切換回路の改良に関するもので、特に切
換時のショックノイズを防止する信号切換回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an improvement of a signal switching circuit, and more particularly to a signal switching circuit that prevents shock noise during switching.

(ロ)従来の技術 複数の入力信号を制御信号によって選択的に切換えて、
出力する信号切換回路をIC(集積回路)化したもの
が、昭和60年3月20日付でCQ出版(株)より発行さ
れた「’85三洋半導体ハンドブックモノリシックバイ
ポーラ集積回路編」第976頁に記載されている。前記
信号切換回路は第2図の如き回路構成となっている。第
2図において、(1)は第1入力端子、(2)は第2入力端
子、(3)は出力端子及び(4)は制御端子である。
(B) Conventional technology By selectively switching a plurality of input signals by a control signal,
An IC (integrated circuit) version of the output signal switching circuit is described on page 976 of "'85 Sanyo Semiconductor Handbook Monolithic Bipolar Integrated Circuit Edition" issued by CQ Publishing Co., Ltd. on March 20, 1960. Has been done. The signal switching circuit has a circuit configuration as shown in FIG. In FIG. 2, (1) is a first input terminal, (2) is a second input terminal, (3) is an output terminal, and (4) is a control terminal.

今、「H」レベルの制御信号が差動増幅回路(5)を構成
するトランジスタ(6)のベースに印加されているなら
ば、トランジスタ(6)がオン、トランジスタ(7)がオフで
あるので、トランジスタ(8)がオン、トランジスタ(9)が
オフしている。第1入力端子(1)からの第1入力信号
は、コンデンサ(10)、トランジスタ(11),(8)、及び(1
2)を介して出力端子(3)に導出される。
Now, if the "H" level control signal is applied to the base of the transistor (6) forming the differential amplifier circuit ( 5 ), the transistor (6) is on and the transistor (7) is off. , The transistor (8) is on and the transistor (9) is off. The first input signal from the first input terminal (1) is a capacitor (10), transistors (11), (8), and (1
It is led to the output terminal (3) via 2).

又、この状態で、「L」レベルの制御信号がトランジス
タ(6)のベースに印加されたならば、トランジスタ(6)が
オフ、トランジスタ(7)がオンとなるので、前述の場合
とは逆にトランジスタ(8)がオフ、トランジスタ(9)がオ
ンする。すると、第2入力端子(2)からの第2入力信号
がコンデンサ(13)、トランジスタ(14),(9)、及び(12)
を介して出力端子(3)に導出される。
Further, in this state, if the "L" level control signal is applied to the base of the transistor (6), the transistor (6) is turned off and the transistor (7) is turned on. The transistor (8) turns off and the transistor (9) turns on. Then, the second input signal from the second input terminal (2) receives the capacitor (13), the transistors (14), (9), and (12).
Through the output terminal (3).

従って、第2図の回路に依れば第1及び第2入力端子
(1)及び(2)からの第1及び第2入力信号を制御端子(4)
からの制御信号に応じて選択的に切換えて、出力端子
(3)に導出させる事が出来る。
Therefore, according to the circuit of FIG. 2, the first and second input terminals are
Control terminal (4) for the first and second input signals from (1) and (2)
Selectable according to the control signal from the output terminal
It can be derived in (3).

(ハ)考案が解決しようとする問題点 ところで、第2図のトランジスタ(15)及び(16)は、その
ベースに電源(17)が接続され、エミッタが各々抵抗(18)
及び(19)を介してトランジスタ(14)及び(11)のベースに
接続されており、前記トランジスタ(11)及び(14)のベー
スにバイアスを加えている。前記抵抗(18)及び(19)はバ
ッファ用の抵抗であり、第1及び第2入力端子(1)及び
(2)からの第1及び第2入力信号を効率良くトランジス
タ(11)及び(14)の各ベースに印加させる為に比較的大き
な抵抗値を必要としている。
(C) Problems to be solved by the device By the way, in the transistors (15) and (16) shown in FIG. 2, the power source (17) is connected to the base, and the emitters are respectively resistors (18).
And (19) to the bases of the transistors (14) and (11) to bias the bases of the transistors (11) and (14). The resistors (18) and (19) are resistors for a buffer, and the first and second input terminals (1) and
A relatively large resistance value is required to efficiently apply the first and second input signals from (2) to the bases of the transistors (11) and (14).

今、制御端子(4)からの制御信号が「L」レベルである
ならば、トランジスタ(7)がオンするので、トランジス
タ(9)及び(14)がオンする。この時、トランジスタ(14)
のエミッタ電圧は、そのベース電流がトランジスタ(15)
のエミッタから供給されるので、V−2VBE−ΔV
(ただし、Vは電源(17)の電圧、VBEはトランジス
タのベース・エミッタ間電圧、ΔVはトランジスタ(14)
のベース電流と抵抗(18)との積)となる。従って、出力
端子(3)にも前記エミッタ電圧と等しい直流電圧が発生
する。一方、この時トランジスタ(6)がオフしているの
で、トランジスタ(11)もオフするが、そのベースにはト
ランジスタ(16)のエミッタからV−VBEの直流電圧
が印加されている。
Now, if the control signal from the control terminal (4) is at "L" level, the transistor (7) is turned on, so the transistors (9) and (14) are turned on. At this time, the transistor (14)
The emitter voltage of its base current is a transistor (15)
Since it is supplied from the emitter of V B −2V BE −ΔV
(However, V B is the voltage of the power supply (17), V BE is the base-emitter voltage of the transistor, ΔV is the transistor (14)
It is the product of the base current and the resistance (18). Therefore, a DC voltage equal to the emitter voltage is also generated at the output terminal (3). On the other hand, since at this time the transistor (6) is off, the transistor (11) is also turned off, the DC voltage V B -V BE from the emitter of the transistor (16) to the base is applied.

前記制御信号が「H」レベルに切換わると、逆に差動増
幅回路(5)のトランジスタ(6)がオン、トランジスタ(7)
がオフとなる。一方、トランジスタ(6)のコレクタ電圧
が低下するのでトランジスタ(11)はオンし始めるが、こ
の時、コンデンサ(10)に蓄積されていた電荷の放電によ
ってトランジスタ(11)のベース電流が供給され、トラン
ジスタ(11)のエミッタ電圧はV−2VBEの状態を保
ち、その後、時定数に応じてV−2VBE−ΔVに低
下する。つまり、第2図の回路においては、電圧降下Δ
Vを原因として入力信号の切換時に直流電圧の変動が起
こりショックノイズが発生してしまうという問題があ
る。
When the control signal is switched to the “H” level, the transistor (6) of the differential amplifier circuit ( 5 ) is turned on and the transistor (7) is turned on.
Turns off. On the other hand, since the collector voltage of the transistor (6) decreases, the transistor (11) starts to turn on, but at this time, the base current of the transistor (11) is supplied by the discharge of the charge accumulated in the capacitor (10), emitter voltage of the transistor (11) keeps the state of V B -2 V bE, then lowered to V B -2V bE -ΔV depending on the time constant. That is, in the circuit of FIG. 2, the voltage drop Δ
Due to V, there is a problem that the DC voltage fluctuates when switching the input signal and shock noise occurs.

(ニ)問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、互いに逆極
性の第1及び第2制御信号に応じて、第1及び第2入力
信号の一方を切換選択する信号切換回路において、ベー
スに第1入力信号が印加され、第1制御信号に応じて動
作する第1トランジスタと、ベースに第2入力信号が印
加され、第2制御信号に応じて動作する第2トランジス
タと、前記第1制御信号に応じて前記第1トランジスタ
のベース電流を供給する第1電流供給回路と、前記第2
制御信号に応じて前記第2トランジスタのベース電流を
供給する第2電流供給回路とを備えることを特徴とす
る。
(D) Means for Solving the Problems The present invention has been made in view of the above-mentioned points, and one of the first and second input signals is generated according to the first and second control signals having opposite polarities. In the signal switching circuit for switching and selecting, the first input signal is applied to the base, the first transistor operates according to the first control signal, and the second input signal is applied to the base, and the first control signal is applied according to the second control signal. A second transistor that operates, a first current supply circuit that supplies a base current of the first transistor in response to the first control signal, and the second transistor
A second current supply circuit for supplying a base current of the second transistor according to a control signal.

(ホ)作用 本考案に依れば、第1トランジスタがオンする時に流れ
るベース電流を、制御信号に応じて、前記第1トランジ
スタのベースに供給させているので、前記第1トランジ
スタのベース電圧をオンオフに関わらず常に一定に保つ
事が出来る。
(E) Function According to the present invention, the base current flowing when the first transistor is turned on is supplied to the base of the first transistor according to the control signal. It can be kept constant regardless of whether it is on or off.

(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(20A)は
第1入力信号が印加される第1入力端子、(20B)は第2
入力信号が印加される第2入力端子、(21A)及び(21B)は
直流阻止用のコンデンサ、(22A)及び(22B)は常に逆極性
の制御信号が印加される第1及び第2制御端子、(23)は
出力端子、(24A)はベースに前記第1入力信号が印加さ
れる第1トランジスタ、(25A)は前記第1トランジスタ
(24A)のベースにバイアス電圧を加えるトランジスタ、
(26A)はバッファ用の抵抗、(27A)は第1制御端子(22A)
からの制御信号に応じてオンオフする第2トランジス
タ、(28A)は前記第2トランジスタ(27A)、ダイオード(2
9A)及びトランジスタ(30A)から成る第1カレントミラー
回路、(31A)はダイオード(32A)及びトランジスタ(33A)
から成る第2カレントミラー回路、(34)は第1スイッチ
回路、(35)は前記第1スイッチ回路(34)と同様の構成を
有する第2スイッチ回路、及び(36)は前記第1スイッチ
回路(34)からの前記第1入力信号、又は前記第2スイッ
チ回路(35)からの前記第2入力信号がベースに印加され
るトランジスタである。
(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention. (20A) is a first input terminal to which a first input signal is applied, and (20B) is a second input terminal.
Second input terminal to which an input signal is applied, (21A) and (21B) are capacitors for blocking direct current, and (22A) and (22B) are first and second control terminals to which a control signal of opposite polarity is always applied. , (23) is an output terminal, (24A) is a first transistor to which the first input signal is applied, and (25A) is the first transistor.
A transistor that applies a bias voltage to the base of (24A),
(26A) is a resistor for buffer, (27A) is the first control terminal (22A)
A second transistor ( 28A ) which is turned on / off according to a control signal from the second transistor (27A) and a diode (2
9A) and a first current mirror circuit consisting of a transistor (30A), ( 31A ) is a diode (32A) and a transistor (33A)
A second current mirror circuit, (34) is a first switch circuit, (35) is a second switch circuit having the same configuration as the first switch circuit (34), and (36) is the first switch circuit. A transistor to which the first input signal from (34) or the second input signal from the second switch circuit (35) is applied to the base.

次に動作について説明する。第2スイッチ回路(35)の第
2制御端子(22B)に「L」レベルの制御信号が印加され
ているならば、前記制御信号に応じては第3カレントミ
ラー回路(28B)は動作せず、第2トランジスタ(27B)及び
トランジスタ(30B)はオフ、この為、第1トランジスタ
(24B)のエミッタには抵抗(37B)を介して電源電圧(+V
CC)が加えられるので第1トランジスタ(24B)はオフ
している。従って、第2入力端子(20B)からの第2入力
信号は伝達されず、第2スイッチ回路(35)の動作は停止
している。
Next, the operation will be described. If the "L" level control signal is applied to the second control terminal (22B) of the second switch circuit (35), the third current mirror circuit ( 28B ) will not operate in response to the control signal. , The second transistor (27B) and the transistor (30B) are off, therefore the first transistor
The power supply voltage (+ V) is applied to the emitter of (24B) through the resistor (37B).
CC ) is added, so the first transistor (24B) is off. Therefore, the second input signal from the second input terminal (20B) is not transmitted, and the operation of the second switch circuit (35) is stopped.

第1スイッチ回路(34)の第1制御端子(22A)に「H」レ
ベルの制御信号が加わると、第1カレントミラー回路(2
8A)が動作して、等しい電流Iが第2トランジスタ(27
A)、トランジスタ(30A)に流れる。すると、第1トラン
ジスタ(24A)及びトランジスタ(39A)がオンし始める。こ
の時、第2トランジスタ(27A)のコレクタ・エミッタ路
に流れる前記電流Iと等しい電流がトランジスタ(38A)に
流れるので、第2カレントミラー回路(31A)を構成する
ダイオード(32A)にはほぼI/β(ただし、βは電流増
幅率)の電流が流れる。その為、前記電流(I/β)と
等しい電流がトランジスタ(33A)のコレクタから第1ト
ランジスタ(24A)のベースに供給される。第1トランジ
スタ(24A)がオンしたときにそのコレクタ・エミッタ路
に流れる電流はほぼIである。その為、前記I/βのベ
ース電流で第1トランジスタ(24A)のベース電流は十分
に賄いきれる事となる。従って、トランジスタ(25A)の
エミッタから第1トランジスタ(24A)のベースに電流が
流れる事は無く、第1トランジスタ(24A)のベース電圧
はV−VBE(ただし、Vは電源(40)の電圧)とな
り、その状態を保つ。その為、第1トランジスタ(24A)
がオンすると、そのエミッタ電圧はV−2VBEとな
り、それと等しい直流電圧が出力端子(23)に発生してい
る。従って、第1入力端子(20A)からの第1入力信号が
コンデンサ(21A)、第1トランジスタ(24A)、トランジス
タ(39A)及び(36)を介して出力端子(23)に得られてい
る。
When a "H" level control signal is applied to the first control terminal (22A) of the first switch circuit (34), the first current mirror circuit ( 2
8A ) and an equal current I is applied to the second transistor (27A).
A), flows into the transistor (30A). Then, the first transistor (24A) and the transistor (39A) start to turn on. At this time, a current equal to the current I flowing through the collector-emitter path of the second transistor (27A) flows through the transistor (38A), so that the diode (32A) forming the second current mirror circuit ( 31A ) has almost no current. A current of / β (where β is the current amplification factor) flows. Therefore, a current equal to the current (I / β) is supplied from the collector of the transistor 33A to the base of the first transistor 24A. When the first transistor (24A) is turned on, the current flowing through its collector-emitter path is approximately I. Therefore, the base current of the I / β can sufficiently cover the base current of the first transistor (24A). Therefore, no current flows from the emitter of the transistor (25A) to the base of the first transistor (24A), and the base voltage of the first transistor (24A) is V B −V BE (where V B is the power source (40)). Voltage) and keep that state. Therefore, the first transistor (24A)
When is turned on, its emitter voltage becomes V B -2V BE , and a DC voltage equal to it is generated at the output terminal (23). Therefore, the first input signal from the first input terminal (20A) is obtained at the output terminal (23) via the capacitor (21A), the first transistor (24A), the transistors (39A) and (36).

次に前記制御信号を逆の状態に切換えた場合について説
明する。「L」レベルの制御信号が第1制御端子(22A)
に加わると、第1カレントミラー回路(28A)の動作が停
止するので、第2のトランジスタ(27A)のコレクタはほ
ぼ電源電圧まで上昇し、第1トランジスタ(24A)がオフ
するので、第1スイッチ回路(34)の動作は停止してい
る。
Next, the case where the control signal is switched to the opposite state will be described. "L" level control signal is the first control terminal (22A)
, The operation of the first current mirror circuit ( 28A ) is stopped, the collector of the second transistor (27A) rises to almost the power supply voltage, and the first transistor (24A) is turned off. The operation of the circuit (34) is stopped.

一方、「H」レベルの制御信号が第2制御端子(22B)に
加わると、第3カレントミラー回路(28B)が動作し始
め、第2トランジスタ(27B)のコレクタ電圧が低下し始
める。すると、今まで、オフであった第1トランジスタ
(24B)のベースに前述の如き動作に依って、トランジス
タ(33B)のコレクタからベース電流が供給される様にな
り、第1トランジスタ(24B)はオンする。この時、前記
ベース電流はトランジスタ(25B)のエミッタからはまっ
たく供給されないので、第1トランジスタ(24B)のベー
ス電圧はV−VBEのままである。その為、第1トラ
ンジスタ(24B)がオンすると、そのエミッタ電圧はやは
りV−2VBEとなり、それと等しい直流電圧が出力
端子(23)に発生する。すなわち、前記第1入力信号を導
出させている場合と等しい直流電圧が出力端子(23)に発
生する様になり、直流電圧の変動が全く起こらない。
On the other hand, when the "H" level control signal is applied to the second control terminal (22B), the third current mirror circuit ( 28B ) starts to operate and the collector voltage of the second transistor (27B) starts to decrease. Then, the first transistor that was off until now
The base current is supplied from the collector of the transistor (33B) to the base of (24B) by the above-described operation, and the first transistor (24B) is turned on. At this time, since the base current is not supplied from the emitter of the transistor 25B, the base voltage of the first transistor 24B remains V B -V BE . Therefore, when the first transistor (24B) is turned on, its emitter voltage is also V B -2 V BE, and the same equal DC voltage is generated at the output terminal (23). That is, the DC voltage equal to that in the case where the first input signal is derived is generated at the output terminal (23), and the DC voltage does not fluctuate at all.

従って、第2入力端子(20B)からの第2入力信号を切換
時のショックノイズの影響を避けて、コンデンサ(21
B)、第1トランジスタ(24B)、及びトランジスタ(39B),
(36)を介して出力端子(23)に導出させる事が出来る。
Therefore, avoid the effect of shock noise when switching the second input signal from the second input terminal (20B), and
B), the first transistor (24B), and the transistor (39B),
It can be led to the output terminal (23) via (36).

その結果、第1図の回路に依れば第1及び第2制御端子
(22A)及び(22B)からの制御信号に応じて、第1及び第2
入力信号を切換時のショックノイズを含まずに選択的に
切換えて、出力端子(23)に導出させる事が出来る。
As a result, according to the circuit of FIG. 1, the first and second control terminals are
According to the control signals from (22A) and (22B), the first and second
It is possible to selectively switch the input signal without including shock noise at the time of switching and lead it to the output terminal (23).

尚、第1及び第2制御端子(22A)及び(22B)には常に逆の
極性の制御信号が印加される構成となっているが、従来
技術の如く差動増幅回路で構成しても良いし、又インバ
ータを挿入しても良い。
Although the first and second control terminals (22A) and (22B) are always applied with control signals of opposite polarities, they may be configured with a differential amplifier circuit as in the prior art. Alternatively, an inverter may be inserted.

(ト)考案の効果 以上述べた如く、本考案に依れば信号切換回路の切換時
に発生するショックノイズを防止する事が出来る。又、
実施例の如き電流供給手段に依ってベース電流を供給す
る様にすればIC化にも適する。
(G) Effect of the Invention As described above, according to the present invention, it is possible to prevent the shock noise generated when the signal switching circuit is switched. or,
If the base current is supplied according to the current supply means as in the embodiment, it is suitable for an IC.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例を示す回路図、及び第2図は
従来の信号切換回路を示す回路図である。 (20A)…第1入力端子、(22A)…第1制御端子、(23)…出
力端子、(24A)…第1トランジスタ、(40)…電源、(26A)
…抵抗、(27A)…第2トランジスタ、(28A)…第1カレン
トミラー回路、(31A)…第2カレントミラー回路、(33A)
…トランジスタ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional signal switching circuit. (20A) ... first input terminal, (22A) ... first control terminal, (23) ... output terminal, (24A) ... first transistor, (40) ... power supply, (26A)
... resistor, (27A) ... second transistor, ( 28A ) ... first current mirror circuit, ( 31A ) ... second current mirror circuit, (33A)
... transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】互いに逆極性の第1及び第2制御信号に応
じて、第1及び第2入力信号の一方を切換選択する信号
切換回路において、ベースに前記第1入力信号が印加さ
れる第1トランジスタと、前記第1制御信号に応じて動
作し前記第1トランジスタを動作させる第1電流ミラー
回路と、該第1電流ミラー回路の出力電流を1/β(但
し、βはトランジスタの電流増幅率)の電流に変換する
第1電流変換手段と、該第1電流変換手段の出力電流を
前記第1トランジスタのベースに供給する第2電流ミラ
ー回路と、ベースに前記第2入力信号が印加される第2
トランジスタと、前記第2制御信号に応じて動作し前記
第2トランジスタを動作させる第3電流ミラー回路と、
該第3電流ミラー回路の出力電流を1/βの電流に変換
する第2電流変換手段と、該第2電流変換手段の出力電
流を前記第2トランジスタのベースに供給する第4電流
ミラー回路とを備えることを特徴とする信号切換回路。
1. A signal switching circuit for switching and selecting one of a first input signal and a second input signal in response to first and second control signals having opposite polarities, wherein a first input signal is applied to a base. 1 transistor, a first current mirror circuit that operates according to the first control signal to operate the first transistor, and an output current of the first current mirror circuit is 1 / β (where β is the current amplification of the transistor). Rate) current, a second current mirror circuit that supplies the output current of the first current conversion means to the base of the first transistor, and the second input signal is applied to the base. Second
A transistor, and a third current mirror circuit that operates according to the second control signal to operate the second transistor,
Second current conversion means for converting the output current of the third current mirror circuit into a current of 1 / β; and a fourth current mirror circuit for supplying the output current of the second current conversion means to the base of the second transistor. A signal switching circuit comprising:
JP1986176222U 1986-11-17 1986-11-17 Signal switching circuit Expired - Lifetime JPH062347Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986176222U JPH062347Y2 (en) 1986-11-17 1986-11-17 Signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986176222U JPH062347Y2 (en) 1986-11-17 1986-11-17 Signal switching circuit

Publications (2)

Publication Number Publication Date
JPS6381533U JPS6381533U (en) 1988-05-28
JPH062347Y2 true JPH062347Y2 (en) 1994-01-19

Family

ID=31116260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986176222U Expired - Lifetime JPH062347Y2 (en) 1986-11-17 1986-11-17 Signal switching circuit

Country Status (1)

Country Link
JP (1) JPH062347Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249304A (en) * 1975-10-16 1977-04-20 Mitsubishi Gas Chemical Co Finishing process for pulp bleached with oxygen
JPH0693620B2 (en) * 1985-04-08 1994-11-16 株式会社日立製作所 Analog switch circuit

Also Published As

Publication number Publication date
JPS6381533U (en) 1988-05-28

Similar Documents

Publication Publication Date Title
JPH0630030B2 (en) DC voltage regulator
JPH062347Y2 (en) Signal switching circuit
JPH01128107A (en) Active overvoltage control circuit for induction load driving
JP2533201B2 (en) AM detection circuit
US4417292A (en) Power amplifier protection circuit
JP3183187B2 (en) Hysteresis comparator
JP2845819B2 (en) Sample hold circuit
JPH0622325B2 (en) Level conversion circuit
JP3194798B2 (en) Switch circuit with clamp function
JPS61998A (en) Sample and hold circuit
JPH0513064Y2 (en)
JPH0413692Y2 (en)
JP2815434B2 (en) Output circuit device
JPH04407B2 (en)
JPH0326435B2 (en)
JPH049617Y2 (en)
JPH0537289Y2 (en)
JPH0749541Y2 (en) Transistor switch circuit
JP3097048B2 (en) Peak current hold circuit
JPH0158757B2 (en)
JPH0637615A (en) Current switching type driving control circuit
JP2661138B2 (en) Current amplifier circuit
JPH0535627Y2 (en)
JPH0445199Y2 (en)
JPS6017965Y2 (en) Vertical deflection output device