JPS61110999A - Electrostatic absorber - Google Patents

Electrostatic absorber

Info

Publication number
JPS61110999A
JPS61110999A JP23364184A JP23364184A JPS61110999A JP S61110999 A JPS61110999 A JP S61110999A JP 23364184 A JP23364184 A JP 23364184A JP 23364184 A JP23364184 A JP 23364184A JP S61110999 A JPS61110999 A JP S61110999A
Authority
JP
Japan
Prior art keywords
static electricity
voltage
varistor
absorber
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23364184A
Other languages
Japanese (ja)
Inventor
住吉 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23364184A priority Critical patent/JPS61110999A/en
Publication of JPS61110999A publication Critical patent/JPS61110999A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Structure Of Printed Boards (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はICをはじめとする半導体装置を静電気放電か
ら保護するための静電気吸収器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electrostatic absorber for protecting semiconductor devices such as ICs from electrostatic discharge.

従来の技術 近年、電子機器の多機能化に伴ない家電機器2情報通信
機器、産業機器分野等において電子化が推進されつつあ
る。この電子化に用いられるIC1LSIなどは優れた
機能をもつ反面、静電気などの異常高電圧に対しては極
めて敏感であり、電子機器の誤動作あるいは破壊を引き
起す場合も少なくない。しかしながら、電卓、ICカー
ドなどに用いられる半導体素子のように、人体などから
の静電気放電を回避できない場合も多くあり、その静電
気対策は極めて重要である。
BACKGROUND OF THE INVENTION In recent years, as electronic devices have become more multi-functional, computerization has been promoted in the fields of home appliances, information and communications equipment, industrial equipment, and the like. Although the IC1LSI and the like used for this computerization have excellent functions, they are extremely sensitive to abnormally high voltages such as static electricity, which often causes malfunction or destruction of electronic equipment. However, in many cases, such as semiconductor elements used in calculators, IC cards, etc., it is impossible to avoid electrostatic discharge from the human body, and countermeasures against electrostatic discharge are extremely important.

従来、この種の静電気吸収器は第3図(a) 、 (b
)に示すような構成であった。同図(&)はその平面図
、同図(1))はイ〜aの断面図である。第3図(a)
、山)において、1は通常チップ状をなしたXGであり
、ここでは静電気に対する被保護素子にあたる。2はア
ルミナあるいは樹脂などからなる基板で、各種の機能部
品はすべてこの基板2上に組込まれる。
Conventionally, this type of static electricity absorber is shown in Figures 3(a) and (b).
) The configuration was as shown in . The figure (&) is a plan view thereof, and the figure (1)) is a sectional view from a to a. Figure 3(a)
, mountain), 1 is usually a chip-shaped XG, which here corresponds to an element to be protected against static electricity. Reference numeral 2 denotes a substrate made of alumina or resin, on which all various functional parts are assembled.

3.4は基板2の表面に銅、銀、パラジウムなどからな
るプリント配線状の信号線路で、第3図(a)において
左方はIOlに接続され、また右方は信号の入出力端子
に接続されている。信号線路の一方はアース側で、ここ
では信号線路4をアース側とした。6はチップ状の静電
気吸収素子で、例えば酸化亜鉛やチタン酸ストロンチウ
ムを主原料とするバリスタ、タンタルやアルミ電解など
のコンデンサ、シリコンなどのアバラン7エダイオード
などであるが、ここではチップ状のバリスタとしたψこ
のバリスタ5は両端部に電極をそれぞれ有している。6
a 、6bは、バリスタ6を信号線路3.4に接続した
部分外のプリント配線板である。
3.4 is a signal line in the form of a printed wiring made of copper, silver, palladium, etc. on the surface of the board 2. In Fig. 3(a), the left side is connected to IO1, and the right side is connected to the signal input/output terminal. It is connected. One of the signal lines is on the ground side, and here the signal line 4 is on the ground side. 6 is a chip-shaped static electricity absorption element, such as a varistor whose main raw material is zinc oxide or strontium titanate, a tantalum or aluminum electrolytic capacitor, or an Avalan 7E diode made of silicon. The varistor 5 has electrodes at both ends. 6
a and 6b are printed wiring boards outside the portion where the varistor 6 is connected to the signal line 3.4.

7a 、7bは接続に用いた半田で、通常、半田槽への
ディッピング、リフローなどによって接続が行われてい
る。
7a and 7b are solders used for connection, and connections are usually made by dipping into a solder bath, reflow, etc.

以上のように構成された静電気吸収器について以下その
動作について説明する。
The operation of the static electricity absorber constructed as above will be explained below.

まず、人体などに蓄積された静電気は、そのほとんどの
場合、手の指先を通して、ICの入出力端子などへ放電
する。そのため、信号入出力端子から侵入した静電気の
異常電圧は信号線路3,4間に現われ、バリスタ5がな
ければ、その高電圧がIC1にそのまま印加され、−瞬
にしてIC1が破壊する。しかしながら、第3図のよう
にバリスタ5が信号線路3〜4間に接続されていること
によって静電気放電による異常電圧はバリスタ5によっ
て吸収きれ、IC1が保護されることになる− 発明が解決しようとする問題点 しかしながら、このような従来の構成では十分にIC1
が保護できないという問題点があった。
First, in most cases, static electricity accumulated in the human body is discharged to the input/output terminals of an IC through the fingertips of the hands. Therefore, an abnormal voltage due to static electricity entering from the signal input/output terminal appears between the signal lines 3 and 4, and if the varistor 5 were not present, that high voltage would be directly applied to the IC 1, and the IC 1 would be destroyed in an instant. However, since the varistor 5 is connected between the signal lines 3 and 4 as shown in FIG. 3, the abnormal voltage caused by electrostatic discharge can be absorbed by the varistor 5, and the IC 1 is protected. However, in such a conventional configuration, the IC1
The problem was that it could not be protected.

すなわち、静電気放電における異常電圧の周波数成分が
極めて高いため、バリスタ6によって電圧抑制されるの
は、バリスタ6が接続されている部分のプリント配線を
通過する電圧のみで、第3図の接続外部分6N 、6b
部を通過する異常電圧の抑制効果は低い。特に信号線路
3,4のプリント配線幅が広ければ広い程、この悪影響
が現われる。
In other words, since the frequency component of the abnormal voltage in electrostatic discharge is extremely high, the voltage that is suppressed by the varistor 6 is only the voltage that passes through the printed wiring in the part where the varistor 6 is connected, and the unconnected part in FIG. 6N, 6b
The effect of suppressing abnormal voltage passing through the area is low. In particular, the wider the printed wiring width of the signal lines 3 and 4, the more this adverse effect appears.

そのためIC1に印加される電圧は、バリスタ5によっ
て真に抑制された電圧よりも高くなり、IC1に対する
保護効果は十分ではなく、工C1が破壊することもしば
しばあった。
Therefore, the voltage applied to IC1 was higher than the voltage truly suppressed by varistor 5, and the protection effect for IC1 was not sufficient, and IC1 was often destroyed.

本発明は、このような問題点を解決するものでICに印
加される電圧を静電気吸収素子の制限電圧レベルまで低
下させ、保護特性の優れた静電気吸収器を提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention solves these problems, and aims to provide a static electricity absorber that lowers the voltage applied to an IC to the voltage limit level of the static electricity absorbing element and has excellent protection characteristics.

問題を解決するための手段 この問題を解決するために、本発明ではバリスタが接続
てれた部分のプリント配線の幅を他の部分よりも細くく
びれさせ、異常電圧がすべて静電気吸収素子の接続部分
やみ全通過させる構成としている。
Means for Solving the Problem In order to solve this problem, in the present invention, the width of the printed wiring in the part where the varistor is connected is narrower than in other parts, so that all the abnormal voltage is transmitted to the part where the electrostatic absorption element is connected. The configuration is such that all light passes through.

作用 この構成により、信号線路から侵入してくる静電気放電
に伴なう異常電圧がICへ進行するまでに、必ず静電気
吸収素子の接続部を通過することとなる。そして通過後
の電圧はいわゆる静電気吸収素子の制限電圧のみとなり
、保護特性の優れた静電気吸収器が得られることとなる
Effect: With this configuration, abnormal voltage due to electrostatic discharge entering from the signal line always passes through the connection portion of the electrostatic absorption element before proceeding to the IC. The voltage after passing through is only the so-called limiting voltage of the static electricity absorbing element, resulting in a static electricity absorber with excellent protection characteristics.

実症例 第1図は本発明の一実施例による静電気吸収器である。Actual case FIG. 1 shows a static electricity absorber according to an embodiment of the present invention.

第1図において、14はチップ状のICなどの半導体(
以下ICと称す)であり、ここでは静電気に対する被保
護素子にあたり、8はアルごすや樹脂などからなる基板
で、各種の機能部品はこの基板8に組込まれる。9,1
oばこの基板8の表面に銅、銀、パラジウムなどからな
るプリント配線状の信号線路で、一方は上述のIC14
に接続され、他方は信号の入出力端子に接続きれている
。この信号線路10はアース側として利用されている。
In FIG. 1, 14 is a semiconductor such as a chip-shaped IC (
(hereinafter referred to as an IC), which here corresponds to an element to be protected against static electricity, and 8 is a board made of aluminum or resin, and various functional parts are incorporated into this board 8. 9,1
On the surface of the substrate 8 of the oven, there is a signal line in the form of a printed wiring made of copper, silver, palladium, etc., and one side is connected to the above-mentioned IC 14.
The other end is connected to the signal input/output terminal. This signal line 10 is used as a ground side.

11はチップ状をした静電気吸収素子で、酸化亜鉛やチ
タン酸ストロンチウムを主原料とするバリスタ、タンタ
ルやアルミ電解コンデンサ、シリコンなどのアバランシ
ェダイオードを用いることができる。この静電気吸収素
子11が信号線路9,1oに接続された点においてプリ
ント配線の幅全他の部分よりも細くした配線くびれ部1
2が設けられている。
Reference numeral 11 designates a chip-shaped static electricity absorption element, which can be a varistor whose main material is zinc oxide or strontium titanate, a tantalum or aluminum electrolytic capacitor, or an avalanche diode made of silicon or the like. Wiring constriction 1 is made thinner than the entire width of the printed wiring at the point where the static electricity absorbing element 11 is connected to the signal lines 9, 1o.
2 is provided.

次に以上のように形成された静電気吸収器の一実施例の
動作を以下説明する。
Next, the operation of one embodiment of the static electricity absorber formed as described above will be described below.

信号線路9,10間に静電気放電による異常電圧が侵入
した場合、工C14に至る通路としては必ず静電気吸収
素子11の接続点を通過しなければならず、直接IC1
4に至る通路はない。そのため、静電気吸収素子11を
通過し、lG14に印加される電圧は静電気吸収素子1
1の制御電圧のみとなり、優れた保護特性が得られる9
また、配線くびれ部12の電流容量は他の部分とほとん
ど変わらない。これは、静電気吸収素子11の接続時の
半田などが配線くびれ部12上に形成されており、厚み
を増すからである。
If an abnormal voltage due to electrostatic discharge enters between the signal lines 9 and 10, the path to the IC14 must always pass through the connection point of the electrostatic absorption element 11, and it must be directly connected to the IC1.
There is no path leading to 4. Therefore, the voltage that passes through the static electricity absorption element 11 and is applied to lG14
Only 1 control voltage is required, and excellent protection characteristics can be obtained.9
Further, the current capacity of the wiring constriction portion 12 is almost the same as that of other portions. This is because solder and the like when connecting the static electricity absorbing element 11 are formed on the constricted portion 12 of the wiring, which increases the thickness.

以下、本発明の第2の実施例について説明する。A second embodiment of the present invention will be described below.

第2図は、本発明の第2の実施例を示したものである。FIG. 2 shows a second embodiment of the invention.

前述した第1の実施例との違いは、配線くびれ部12の
形をスリット状のくびれ部13とした点である。他の記
号はすべて第1の実施例と同様である。
The difference from the first embodiment described above is that the shape of the wiring constriction 12 is a slit-like constriction 13. All other symbols are the same as in the first embodiment.

捷だ、このように構成された静電気吸収器の作用は第1
の実施例と同様であるが、これに加えて第2の実症例は
静電気吸収素子11の半田付面積を広く確保したという
特徴を有するものである。
Well, the action of the static electricity absorber constructed in this way is the first.
However, in addition to this, the second actual case has the feature that the soldering area of the electrostatic absorption element 11 is wide.

なお、第1.第2の実施例においては、信号線路9・1
Qの両方に配線くびれ部12またば13を設けたが、信
号線路1oが共通アース面などの場合には、信号線路9
のみに配線くびれ部12またば13を設けても同様な効
果が得られる。
In addition, 1. In the second embodiment, the signal lines 9 and 1
Although the wiring constriction 12 or 13 is provided on both sides of Q, if the signal line 1o is a common ground plane, the signal line 9
A similar effect can be obtained by providing only the wiring constriction portion 12 or 13.

発明の効果 以上のように本発明によれば、静電気吸収素子が接続さ
れた部分のプリント配線の幅を他の部分よりも細く、く
びれさせることによって、静電気放電による異常電圧を
静電気吸収素子の制限電圧までに抑制し、安全な低い電
圧のみがICに印加されるといった、優れた保護特性が
得られるという効果をもつものである。
Effects of the Invention As described above, according to the present invention, by making the width of the printed wiring in the part where the static electricity absorption element is connected narrower and constricted than in other parts, abnormal voltage caused by electrostatic discharge can be restricted by the static electricity absorption element. This has the effect of providing excellent protection characteristics such as suppressing the voltage and applying only a safe low voltage to the IC.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による静電気吸収器の平面図
、第2図は第2の実施例の平面図、第3図a、bは従来
の静電気吸収器の構成を示す平面図と断面図である。 8・°・・・°基板、9,1o・・・・・・信号線路、
11・・・・静電気吸収素子、12.13・・・・−・
配線くびれ部、14・・・・・・IC。
FIG. 1 is a plan view of a static electricity absorber according to an embodiment of the present invention, FIG. 2 is a plan view of the second embodiment, and FIGS. 3 a and 3 b are plan views showing the configuration of a conventional static electricity absorber. FIG. 8・°・・・°board, 9,1o・・・signal line,
11...Static electricity absorption element, 12.13...-
Wiring constriction, 14...IC.

Claims (1)

【特許請求の範囲】[Claims] 半導体装置の信号線路がプリント配線によって形成され
、前記プリント配線の少なくともいずれか一方の、静電
気吸収素子が接続された部分の幅が他の部分よりも狭く
形成されていることを特徴とする静電気吸収器。
A static electricity absorption device characterized in that a signal line of a semiconductor device is formed by printed wiring, and a portion of at least one of the printed wirings to which a static electricity absorption element is connected is formed narrower than the other portion. vessel.
JP23364184A 1984-11-06 1984-11-06 Electrostatic absorber Pending JPS61110999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23364184A JPS61110999A (en) 1984-11-06 1984-11-06 Electrostatic absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23364184A JPS61110999A (en) 1984-11-06 1984-11-06 Electrostatic absorber

Publications (1)

Publication Number Publication Date
JPS61110999A true JPS61110999A (en) 1986-05-29

Family

ID=16958222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23364184A Pending JPS61110999A (en) 1984-11-06 1984-11-06 Electrostatic absorber

Country Status (1)

Country Link
JP (1) JPS61110999A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153771A (en) * 2008-11-28 2010-07-08 Ricoh Co Ltd Information processing apparatus and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153771A (en) * 2008-11-28 2010-07-08 Ricoh Co Ltd Information processing apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
JPH0331046Y2 (en)
KR100441287B1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
JPS61110999A (en) Electrostatic absorber
JP2636214B2 (en) Static electricity absorber
JPH0531280B2 (en)
JPS61110998A (en) Electrostatic absorber
JPS61202401A (en) Electrostatic absorber
JPH0729658Y2 (en) Circuit board
JPS61189604A (en) Surge absorb
JPH0513660A (en) Hybrid inregrated circuit device
JP2636213B2 (en) Static electricity absorber
JPS5852866A (en) Integrated circuit
JPS61117802A (en) Surge absorber
JPS61102006A (en) Surge noise absorber
JPH0334887Y2 (en)
JPS6289301A (en) Surge absorber
JPS595601A (en) Multipolar voltage nonlinear resistor
JPH0119386Y2 (en)
JPS61202402A (en) Surge absorber
JPS60202910A (en) Chip type surge absorber
JPS61214401A (en) Surge absorber
JPH02156508A (en) Surge absorber
JPH0430565A (en) High power output hybrid integrated circuit device
JP2000023352A (en) Protector for communication equipment
JPH027250B2 (en)