JPS61105675A - Card read/detection circuit - Google Patents

Card read/detection circuit

Info

Publication number
JPS61105675A
JPS61105675A JP59225731A JP22573184A JPS61105675A JP S61105675 A JPS61105675 A JP S61105675A JP 59225731 A JP59225731 A JP 59225731A JP 22573184 A JP22573184 A JP 22573184A JP S61105675 A JPS61105675 A JP S61105675A
Authority
JP
Japan
Prior art keywords
card
signal
output
edge
destroyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59225731A
Other languages
Japanese (ja)
Inventor
Hiromasa Sakata
坂田 博政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59225731A priority Critical patent/JPS61105675A/en
Publication of JPS61105675A publication Critical patent/JPS61105675A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to detect an error even in a case where a card is destroyed from the edge to the information area, by checking the ''bright'' and ''dark'' of card information after an elapse of certain time from the time when the destroyed position of the card is observed. CONSTITUTION:When a card which is destroyed from the front edge to a part of information area is read by a card information reading head 5 to the direction shown by the arrow, A signal (e) which is outputted after an elapse of a specified period from the time when a signal (h) which is issued at the time corresponding to 80 columns counting is the check timing after 80 columns counting from the destroyed card edge point X to the direction of thick arrow. A card end edge signal (d) is shorter to the extent that the card is destroyed and is turned to logical ''1'', and a triggerable flip-flop output signal 1 is logical ''1'', and then an error is detected. Next, when a card makes a slip because of the destruction card edge, the signal (d) at the end of the card becomes long, and an output (f) of an inverter 15 is logical ''1'' level, and AND condition is materialized when a shift register output (g) is logical ''1'', and it becomes logical ''1''.

Description

【発明の詳細な説明】 〔発明の利用分野J 本発明はカード読取装置に於いて、カードの先端からデ
ータエリア内まで破損したカードを読取シ、エラー検出
することに係夛、特に、カード情報穴が正常でない状態
における誤読取)防止に好適なチェック回路に関する。
[Detailed Description of the Invention] [Field of Application of the Invention J The present invention is concerned with detecting errors in card reading devices that read damaged cards from the leading edge of the card to the inside of the data area. The present invention relates to a check circuit suitable for preventing erroneous readings when holes are not normal.

〔発明の背景〕[Background of the invention]

従来の装置は特開昭50−153550号に記載のよう
に予め定められたクロック信号に対応した帳票後縁検出
期間内に帳票径級を検知しない条件で帳票情報の読取シ
に工2−が第るものとみなす様になってお夛帳票のスリ
ップ、帳票の長さが短かくなりた場合について検出可能
となっていた。しかし、帳票が帳票の先端からカード情
報エリア内までの1部の情報が破損している場合、ある
いはカード先端がつぶれた場合のスリップについては配
慮されていなかった。
As described in Japanese Patent Application Laid-Open No. 153550/1983, the conventional device requires a step 2 to read the form information under the condition that the form diameter class is not detected within the form trailing edge detection period corresponding to a predetermined clock signal. This has made it possible to detect slippage of multiple forms and cases where the length of the form has become short. However, no consideration has been given to slippage in the case where a portion of the information from the leading edge of the form to the inside of the card information area is damaged, or if the leading edge of the card is crushed.

し発明の目的〕 本発明の目的はカードの先端からカード情報エリア内ま
で破損したカードは誤読取シすることなく、必ずエラー
として検出するチェック回路を提供することにある。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a check circuit that always detects a card that is damaged from the leading edge of the card to the inside of the card information area as an error without misreading the card.

〔発明の概要〕[Summary of the invention]

カード読取りに関してはカード規準寸法内での情報読取
シチェックをすれば問題ないと判断していたが同一カー
ドを何回も使用する場合、カードの先端がつぶれた後、
破損に至ったカードをそのまま読取る場合がある。従来
はカード先端からカード情報エリア内まで破損したカー
ドはエラー検出せず、そのまま誤読取)をしていたこと
が問題となっていた。このようなカードはデータ化けや
、データ抜は等、重要障害となる可能性がある。本発明
はこの様なカードの先端からカード情報エリア内まで破
損している情報は必ず、エラー検出をする機能を備えた
回路である。
Regarding card reading, we determined that there would be no problem if we checked the information reading within the standard card dimensions, but when using the same card many times, after the tip of the card gets crushed,
A damaged card may be read as is. Previously, the problem was that cards that were damaged from the tip of the card to the inside of the card information area were not detected as an error and were read incorrectly. Such cards may cause serious problems such as data corruption or data loss. The present invention is a circuit that has a function of detecting an error whenever information is damaged from the tip of the card to the inside of the card information area.

〔発明の実施例) 以下本発明の一実施例を第1図〜第7図によシ説明する
。第1図はカード読取装置の構成を概略的に示したもの
でちゃ、第2図は情報読取素子の配列及びカードの進行
方向を示す。第3図は本発明によるカード読取検出回路
を示し、第4図はその正常時の状態を示すタイムチャー
ト、第5図はカード破損の一例とカードの進行方向を示
したものでアラ、第6図はカードがカードの先端からデ
ータエリア内の一部まで破損したカードの進行方向と情
報読取素子を示し、第6図はその破損カードを読取った
時のタイムチャー トを示し、第7図はカード先端がつ
ぶれたカード情報を読取りスリップが発生した場合のタ
イムチャートを示す。
[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to FIGS. 1 to 7. FIG. 1 schematically shows the configuration of the card reading device, and FIG. 2 shows the arrangement of the information reading elements and the direction in which the card advances. FIG. 3 shows a card reading detection circuit according to the present invention, FIG. 4 is a time chart showing its normal state, FIG. 5 shows an example of card damage and the direction of card movement. The figure shows the direction of movement of a card that is damaged from the tip of the card to part of the data area, and the information reading element. Figure 6 shows a time chart when the damaged card is read. Figure 7 shows the time chart when the damaged card is read. A time chart is shown when a slip occurs when reading card information with a crushed card tip.

第1図において1はカード、2はホッパ、3はカード搬
送ローラ、4はクロック発生部、5はカード情報読取ヘ
ッド、6は光源ランプ、7はカード前縁から後端までの
範囲を検出する素子、8はカード情報読取素子を表わし
ている。
In Fig. 1, 1 is a card, 2 is a hopper, 3 is a card transport roller, 4 is a clock generator, 5 is a card information reading head, 6 is a light source lamp, and 7 is a device that detects the range from the front edge to the rear edge of the card. Element 8 represents a card information reading element.

読取るカード1はホッパ2に入れ該カードは、ホッパ2
の手前側から一枚ずつカード搬送ローラに送られる。カ
ード搬送ローラは一定速度で回転し、カード1はカード
情報読取ヘッド5に送られ読取られたカード1はスタッ
カ9に貯えられる。
Card 1 to be read is placed in hopper 2, and the card is placed in hopper 2.
The cards are sent one by one to the card transport rollers from the front side. The card conveyance roller rotates at a constant speed, and the card 1 is sent to the card information reading head 5, and the read card 1 is stored in the stacker 9.

カード情報読取ヘッドは第2図に示す如く、ROW Y
 −ROW 9の12ケからなる素子はカード1〜80
カラムの情報を1カラムずつ読取る。又、カード前縁か
ら後端までの範囲を検出する素子7も含まれる。カード
の進行方向は第2図の矢印の方向とする。
The card information reading head is ROW Y as shown in Figure 2.
-ROW 9 consists of 12 elements for cards 1 to 80
Read column information one column at a time. Also included is an element 7 that detects the range from the front edge to the rear edge of the card. The advancing direction of the card is the direction of the arrow in FIG.

第3図に示す本発明のカード読取検出回路において、1
5はクリップ70ツブでカードの前縁から後端までの範
囲を示す信号Cでセットし、リセットは信号Cの後端よ
シさらに定められた時間だけ遅れた信号Pによってリセ
ットされる。
In the card reading detection circuit of the present invention shown in FIG.
5 is set by a clip 70 with a signal C indicating the range from the front edge to the rear edge of the card, and is reset by a signal P delayed by a predetermined time from the rear edge of the signal C.

11は13の出力条件の範囲で、カードの各カラムの中
心位置で発生するクロックパルスbでカウントアツプさ
れ80ケカウントした時出力される信号んはノアゲート
12に入力される。又13の出カルもノアゲート12に
入力される。従って7′  リップフロップ13がリセ
ットされた時点でシストレジスタ10.トリガラブル7
リツプフロツフ゛14 、17は全てリセットされる。
11 is within the range of the output condition 13, and the signal N which is counted up by the clock pulse b generated at the center position of each column of the card and output when 80 counts is inputted to the NOR gate 12. Further, the output signal of 13 is also input to the NOR gate 12. Therefore, at the time when the 7' flip-flop 13 is reset, the system register 10. triggerable 7
Lip flops 14 and 17 are all reset.

シフトレジスタ10はカウンタ11の出力りによるノア
ゲート12出力番でリセットされ、7リツプ70ツブ1
3の出カルでゲートされ、第1図の搬送ローラ3に同期
したクロック発生部4による得られるクロック信号αで
シストされ、0<1<1の頭でシストレジスタ10の出
力を得る。又カード後端での情報穴の゛明′、“暗′を
示す信号dが論理゛1′の条件でシストレジスタ10の
出力eが論理゛1′のときトリガラブル7リツプ70ツ
ブ14はセットされ出力lを得る。又、信号dをインバ
ータ15によシ反転した信号fとシストレジスタ出力?
とのアンド出力kが論理レベル゛1′のときシストレジ
スタ10の出力0が論理レベル゛1′であればトリガラ
ブルフリップフロップ17はセットし出力mを得る。
The shift register 10 is reset by the output number of the NOR gate 12 by the output of the counter 11, and the shift register 10 is reset with the output number of the NOR gate 12 by the output of the counter 11.
It is gated by the output signal 3 and is shifted by the clock signal α obtained by the clock generator 4 synchronized with the conveyance roller 3 in FIG. 1, and the output of the shift register 10 is obtained at the beginning of 0<1<1. Also, when the signal d indicating the brightness or darkness of the information hole at the rear end of the card is logic ``1'' and the output e of the system register 10 is logic ``1'', the triggerable 7 lip 70 tab 14 is set. An output l is obtained. Also, a signal f obtained by inverting the signal d by the inverter 15 and a register output ?
When the AND output k is at the logic level "1" and the output 0 of the register 10 is at the logic level "1", the triggerable flip-flop 17 is set to obtain the output m.

第4図は正常時のカードを読取った時のタイムチャート
を示す。80カラム目をカウントした時出力される信号
んから、定められた時間、経過して出力される信号で゛
暗′の部分で出る信号eと゛明′の部分で出力される信
号?が得られる。
FIG. 4 shows a time chart when reading a card under normal conditions. From the signal that is output when the 80th column is counted, the signal that is output after a predetermined period of time is the signal e that is output in the ``dark'' part and the signal that is output in the ``bright'' part. is obtained.

第3図の回路図より、カード後端の゛暗′の部分のチェ
ックは、カード後端での情報穴の゛暗′の部分(信号d
)即ち論理゛0ルベル時シフトンジスタ10出力eのチ
ェック信号は即に論理゛1′となっているのでトリガラ
ブルフリップフロップ14はセットせず出力lは論理゛
0ルベルである。又、カード後端の゛明′の部分のチェ
ックは、カード後端での情報穴の゛明′の部分(信号f
)は論理゛01のレベルのためシフトレジスタ10出力
1とアンドが取れず、シストレジスタ10出力O信号が
入力されてもトリガラブルフリップ70ツブ17はセッ
トされず、出力mは論理10ルベルである。
From the circuit diagram in Figure 3, checking the "dark" part at the rear end of the card is to check the "dark" part (signal d) of the information hole at the rear end of the card.
) That is, when the logic level is 0, the check signal of the output e of the shift register 10 immediately becomes the logic 1', so the triggerable flip-flop 14 is not set and the output l is at the logic 0 level. Also, check the bright part of the rear end of the card by checking the bright part of the information hole (signal f) at the rear end of the card.
) cannot be ANDed with the shift register 10 output 1 because it is at the logic level 01, and even if the shift register 10 output O signal is input, the triggerable flip 70 knob 17 is not set, and the output m is at the logic 10 level. .

一方第5図に示す如くカードの先端からカード情報エリ
アの一部分まで破損したカードをカード情報読取ヘッド
5で矢印の方向に読取った場合、80力ラム分カウント
した時点で出力する信号りから定められた時間経過した
時点で出力される信号eによるチェック時は、第5図に
示すカード先端の破損部分X点から中方向に8oケカウ
ントした時点からのチェックタイミングとなシ、カード
後端信号dは破損した時間分短かい信号となっておシ、
既に論理゛1ルベルとなっておシ、トリガラブルフリッ
プフロップ出力信号ノは論理゛1ルベルとな夛、エラー
検出をする。
On the other hand, as shown in Fig. 5, when a card that is damaged from the tip of the card to part of the card information area is read in the direction of the arrow by the card information reading head 5, the signal output when 80 force rams are counted is determined. When checking using the signal e that is output after a certain period of time has elapsed, the check timing is from the time when 8 degrees have been counted in the middle direction from the damaged part X point of the leading edge of the card shown in FIG. The signal will be shorter by the amount of time it was damaged.
If the output signal of the triggerable flip-flop is already at the logic level "1", the error detection is performed.

次に第7図は逆にカード先端のつぶれによシ、カードが
スリップをおこした場合、カード後端で信号dの゛暗1
部分が長くなム従りてインバータ15の出力fは論理′
1ルベルとなっておシ、シストレジスタ出力fが論理゛
1′のときアンド条件が成立し論理゛1′となる。一方
シストレジスタ出力0が論理″″11ルベルリガラブル
フリップフロップ17に入力され、図に示す如く、セッ
トされ、出力mは論理レベル゛1″となる。
Next, Fig. 7 shows that if the leading edge of the card is crushed and the card slips, the signal d becomes dark 1 at the rear edge of the card.
Therefore, the output f of the inverter 15 is a logic '
1 level, and when the system register output f is logic ``1'', the AND condition is satisfied and becomes logic ``1''. On the other hand, the register output 0 is input to the logic ``11'' level removable flip-flop 17 and is set as shown in the figure, and the output m becomes the logic level ``1''.

〔発明の効果〕〔Effect of the invention〕

本発明によればカード情報穴によるカード後端の゛明′
、゛暗′を検出しているため、カードの先端からカード
情報エリア内まで破損したカードでも、破損した位置か
ら80ケカウントした後、ある定められた期間後に、カ
ード情報の゛明′、′暗′をチェックすることになシ、
エラー検出をすることが可能となる。又、カードの先端
つぶれによるカードスリップに対しても、同様にカード
後端での゛明′、゛暗′のチェックが出来る。
According to the present invention, the rear end of the card can be seen through the card information hole.
, ``Dark'' is detected, so even if the card is damaged from the tip of the card to the card information area, the card information will be changed to ``Bright'' or ``Dark'' after a certain period of time after counting 80 cards from the damaged position. Don't check ``,
It becomes possible to detect errors. Furthermore, in the case of card slippage due to the collapse of the leading edge of the card, it is possible to check for ``brightness'' and ``darkness'' at the rear end of the card.

従ってカード走行系におけるカード送りの変動は必ずエ
ラー検出をすることが可能となる。
Therefore, it is possible to always detect errors in fluctuations in card feeding in the card running system.

又、カード媒体から他の媒体(例えばフロッピーディス
ク)への移行が進行しているとは言え、パラメータカー
ドとしてはまだまだ使用されておシ、<シ返し同一カー
ドを使用されている。
Furthermore, although the transition from card media to other media (for example, floppy disks) is progressing, the same card is still being used as a parameter card.

従ってカード破損に致ったカードを読取るケースも多々
あり、本チェック回路はカード情報読取りの信頼性を大
巾に改善できるという効果がある。
Therefore, there are many cases where a damaged card is read, and this check circuit has the effect of greatly improving the reliability of card information reading.

【図面の簡単な説明】 第1図は本発明の一実施例のカード読取装置の構成図、
第2図は情報読取素子の配列及びカードの進行方向を示
す説明図、第3図はカード読取検出回路図、第4図は第
3図に関連した正常時のタイムチャート、第5図はカー
ド破損の1例、カード情報読取素子、カードの進行方向
。 カラムカウント方向を示す説明図、第6図はカード先端
が破損していた場合の検出タイミングチャート、第7図
はカード先端つぶれによるスリップ検出タイミングチャ
ートである。 1・・・カード、      2・・・ホッパ、3・・
・カード搬送ローラ、4・・・クロック発生部、5・・
・カード情報読取ヘッド、 9・・・スタッカ、10・・・シストレジスタ、11・
・・カウンタ、12・・・ノアゲート、13・・・フリ
ップフロップ、15・・・インバータ、16・・・アン
ドゲート。
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a configuration diagram of a card reading device according to an embodiment of the present invention;
Fig. 2 is an explanatory diagram showing the arrangement of information reading elements and the direction of card movement, Fig. 3 is a card reading detection circuit diagram, Fig. 4 is a normal time chart related to Fig. 3, and Fig. 5 is a card reading detection circuit diagram. An example of damage: card information reading element, direction of card travel. An explanatory diagram showing the column count direction, FIG. 6 is a detection timing chart when the card tip is damaged, and FIG. 7 is a slip detection timing chart due to the card tip being crushed. 1...Card, 2...Hopper, 3...
・Card conveyance roller, 4...Clock generation section, 5...
・Card information reading head, 9...Stacker, 10...Sist register, 11.
... Counter, 12... Noah gate, 13... Flip-flop, 15... Inverter, 16... AND gate.

Claims (1)

【特許請求の範囲】[Claims] 1、カードの前縁から後端までの範囲を示す信号をさら
に定められた範囲だけ拡張するためのフリップフロップ
、カード情報穴80箇分の数をカウントするカウンタ、
カード後端での“暗”、“明”をチェックするチェック
信号を出すシフトレジスタ、そのチェック信号のタイミ
ングでエラー検出をする2箇のフリップフロップとから
成るカード先端つぶれ等の要因によるカードスリップエ
ラ検出機能と、カードの先端からカード情報エリア内ま
で破損したカードのエラー検出機能とを兼ね備えている
ことを特徴とするカード読取検出回路。
1. A flip-flop for further extending the signal indicating the range from the front edge to the rear edge of the card by a predetermined range; a counter for counting the number of 80 card information holes;
Card slip errors caused by factors such as card tip collapse, which consists of a shift register that outputs a check signal to check "darkness" and "lightness" at the rear end of the card, and two flip-flops that detect errors at the timing of the check signal. A card reading detection circuit characterized by having both a detection function and an error detection function for cards that are damaged from the leading edge of the card to the inside of the card information area.
JP59225731A 1984-10-29 1984-10-29 Card read/detection circuit Pending JPS61105675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59225731A JPS61105675A (en) 1984-10-29 1984-10-29 Card read/detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59225731A JPS61105675A (en) 1984-10-29 1984-10-29 Card read/detection circuit

Publications (1)

Publication Number Publication Date
JPS61105675A true JPS61105675A (en) 1986-05-23

Family

ID=16833938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59225731A Pending JPS61105675A (en) 1984-10-29 1984-10-29 Card read/detection circuit

Country Status (1)

Country Link
JP (1) JPS61105675A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006346317A (en) * 2005-06-20 2006-12-28 Homoeopathy Japan Kk Tablet case

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006346317A (en) * 2005-06-20 2006-12-28 Homoeopathy Japan Kk Tablet case

Similar Documents

Publication Publication Date Title
US4143355A (en) Character recognition system
GB1227818A (en)
US3831009A (en) Timing system for optically scanned documents
US3685015A (en) Character bit error detection and correction
US3222501A (en) Sprocket hole checking system
US3474232A (en) Data processing device and method
US3278900A (en) Character recognition system employing pulse time interval measurement
US3524164A (en) Detection and error checking system for binary data
US3078448A (en) Dual-channel sensing
US3310658A (en) Relevant data readout apparatus
JPS61105675A (en) Card read/detection circuit
US3771125A (en) Error correcting system of a magnetic tape unit
US3551886A (en) Automatic error detection and correction system
GB1595334A (en) Information processing apparatus
US3681693A (en) Measurement of maximum dynamic skew in parallel channels
US3539989A (en) Symbol reading system
US4126780A (en) On the fly optical card reader
US3451049A (en) Skew correction arrangement for parallel track readout devices
US4473006A (en) System for discriminating among different kinds of type carriers
US3938182A (en) Automatic character skew and spacing checking network
GB1136665A (en) Timing system
US4171479A (en) Method and device for the reading of data
US4479430A (en) System of discriminating the kinds of type carriers
US4132352A (en) Information reader timing circuit
JPS6329305B2 (en)