JPS6110340Y2 - - Google Patents

Info

Publication number
JPS6110340Y2
JPS6110340Y2 JP13867280U JP13867280U JPS6110340Y2 JP S6110340 Y2 JPS6110340 Y2 JP S6110340Y2 JP 13867280 U JP13867280 U JP 13867280U JP 13867280 U JP13867280 U JP 13867280U JP S6110340 Y2 JPS6110340 Y2 JP S6110340Y2
Authority
JP
Japan
Prior art keywords
transistor
amplifier
transistors
signal
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13867280U
Other languages
Japanese (ja)
Other versions
JPS5762421U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13867280U priority Critical patent/JPS6110340Y2/ja
Publication of JPS5762421U publication Critical patent/JPS5762421U/ja
Application granted granted Critical
Publication of JPS6110340Y2 publication Critical patent/JPS6110340Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はスイツチング増幅器、特に入力信号の
出力端子への増幅伝達を選択的に行なうシングル
エンド或いはバランス型の広帯域増幅器に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching amplifier, and more particularly to a single-ended or balanced broadband amplifier that selectively amplifies and transfers an input signal to an output terminal.

スイツチング増幅器は各種電気/電子機器に広
く使用されているが、特にオシロスコープの如き
電子計測機器においては複数の入力端子に印加し
た複数の入力信号を選択し、それらのうちの1個
以上の信号を共通負荷に増幅し伝達する為に多数
使用されている。例えば、2現象オシロスコープ
にあつては、チヤンネル1又は2の入力信号を選
択的に共通の垂直増幅器に伝達する為、或いはこ
れらチヤンネル1又は2の信号から取出した内部
トリガ信号、これらと同期関係にある外部トリガ
信号又は電源周波数に関連したライン周期信号を
選択的にトリガパルス再生回路に供給する為に使
用されている。また、外部トリガ信号を必要に応
じて垂直入力回路に加える、いわゆる「外部トリ
ガ信号観測モード」の場合にも斯る増幅器が使用
され得る。このモードについては、特願昭48−
76107号「オシロスコープ」明細書に充分詳細に
開示されているので参照されたい。
Switching amplifiers are widely used in various electrical/electronic equipment, but especially in electronic measurement equipment such as oscilloscopes, switching amplifiers select multiple input signals applied to multiple input terminals and output one or more of them. Many are used to amplify and transmit common loads. For example, in the case of a two-phenomenon oscilloscope, the input signal of channel 1 or 2 may be selectively transmitted to a common vertical amplifier, or an internal trigger signal derived from the signal of channel 1 or 2 may be used in a synchronous relationship with the input signal of channel 1 or 2. It is used to selectively supply some external trigger signal or line periodic signal related to the power supply frequency to the trigger pulse regeneration circuit. Such an amplifier can also be used in the so-called "external trigger signal observation mode" in which an external trigger signal is applied to the vertical input circuit as required. Regarding this mode, please refer to the patent application filed in 1973.
No. 76107 "Oscilloscope" is disclosed in sufficient detail, so please refer to the specification.

このような増幅器の1例をブロツク図で第1図
に示す。入力端子10,12に印加した2入力信
号は夫々スイツチング増幅器14,16を介して
共通出力増幅器18次いて出力端子20へ伝達さ
れる。このスイツチング増幅器14,16は制御
端子22に印加された制御信号の制御下で動作す
るフリツプフロツプであるを可とする制御論理回
路24で制御される。例えば論理回路24のQ出
力が高で出力が低レベルのとき、端子10に印
加したチヤンネル1信号が増幅されて出力増幅器
18に伝達され、一方端子12に印加したチヤン
ネル2信号は遮断(阻止)される。他方論理回路
24の出力が反転すると、チヤンネル2信号が選
択増幅されて出力増幅器18に伝達される。
An example of such an amplifier is shown in block diagram form in FIG. The two input signals applied to input terminals 10 and 12 are transmitted via switching amplifiers 14 and 16, respectively, to a common output amplifier 18 and then to output terminal 20. The switching amplifiers 14, 16 are controlled by a control logic circuit 24 which may be a flip-flop operating under the control of a control signal applied to a control terminal 22. For example, when the Q output of the logic circuit 24 is high and the output is at a low level, the channel 1 signal applied to the terminal 10 is amplified and transmitted to the output amplifier 18, while the channel 2 signal applied to the terminal 12 is blocked (blocked). be done. On the other hand, when the output of the logic circuit 24 is inverted, the channel 2 signal is selectively amplified and transmitted to the output amplifier 18.

斯るスイツチング増幅器の従来例の電気回路図
を第2図に示す。第2図の平衡型増幅器で、増幅
器回路30は1対のベース接地トランジスタ3
4,34′とスイツチング回路32とを含み、
夫々入力端子26,26′及び出力端子28,2
8′間に直列接続される。スイツチング回路32
は信号路に直列の2個のダイオード36,36′
と並列の2個のダイオード38,38′との4個
のダイオードを含んでいる。並列ダイオード3
8,38′の共通接続点40に制御信号を印加
し、ダイオード38,38′又は36,36′を制
御電圧に応じて交互にオン又はオフに制御する。
直列ダイオード36,36′がオンで並列ダイオ
ード38,38′がオフのとき、トランジスタ3
4,34′のコレクタ電流は出力端子28,2
8′に伝達される。他方、ダイオード36,3
6′がオフでダイオード38,38′がオンのとき
は、コレクタ信号電流は短絡されるので、出力端
子28,28′に到達できない。然し、これら各
スイツチングダイオードに付随するインダクタン
スが特に高周波において漏洩する。この信号漏洩
は信号伝達を望まないときトランジスタ34,3
4′をオフにすることにより幾分減少することが
できる。この目的の為に、トランジスタ34,3
4′のベースに通常順バイアス電圧を印加する分
圧抵抗器42,44に加えて、スイツチ46及び
ダイオード48をこれら両トランジスタ34,3
4′のベースに結合し、スイツチ46を閉じてト
ランジスタ34,34′のベース電圧を上昇する
ことによりこれらをオフにしている。
An electrical circuit diagram of a conventional example of such a switching amplifier is shown in FIG. In the balanced amplifier of FIG. 2, the amplifier circuit 30 includes a pair of common base transistors 3.
4, 34' and a switching circuit 32,
Input terminals 26, 26' and output terminals 28, 2, respectively.
8' are connected in series. Switching circuit 32
are two diodes 36, 36' in series with the signal path.
and two diodes 38, 38' in parallel. parallel diode 3
A control signal is applied to the common connection point 40 of the diodes 38, 38' or 36, 36' alternately on or off depending on the control voltage.
When series diodes 36, 36' are on and parallel diodes 38, 38' are off, transistor 3
4, 34' collector current is output terminal 28, 2
8'. On the other hand, the diode 36,3
When 6' is off and diodes 38, 38' are on, the collector signal current is short-circuited and cannot reach the output terminals 28, 28'. However, the inductance associated with each of these switching diodes leaks, especially at high frequencies. This signal leakage is caused by transistors 34 and 3 when no signal transmission is desired.
It can be reduced somewhat by turning off 4'. For this purpose, transistors 34,3
A switch 46 and a diode 48 are connected to both transistors 34, 3, in addition to voltage divider resistors 42, 44 which normally apply a forward bias voltage to the bases of transistors 4'.
4', which closes switch 46 and raises the base voltage of transistors 34 and 34', turning them off.

第2図の場合は回路構成が複雑となり、多くの
回路素子を必要とするという欠点がある。
The case of FIG. 2 has the disadvantage that the circuit configuration is complicated and many circuit elements are required.

従つて、本考案の目的は、従来回路の欠点のな
いスイツチング増幅器を提供することである。
It is therefore an object of the invention to provide a switching amplifier that does not have the drawbacks of conventional circuits.

以下第3図及び第4図を参照して本考案のスイ
ツチング増幅器を詳細に説明する。第3図A乃至
Cは本考案のスイツチング増幅器の異なる実施例
を示す。前2者はシングルエンド型であり、最後
のものは平衡型である。第4図は本考案によるス
イツチング増幅器を含む実用平衡増幅器回路を示
す。
The switching amplifier of the present invention will be explained in detail below with reference to FIGS. 3 and 4. 3A to 3C show different embodiments of the switching amplifier of the present invention. The first two are single-ended, and the last is balanced. FIG. 4 shows a practical balanced amplifier circuit including a switching amplifier according to the present invention.

第3図Aの実施例では、第1トランジスタ50
の主電流路、即ちエミツタ・コレクタが入力端2
6及び出力端28間に接続される。第1トランジ
スタ50と同一導電型の第2トランジスタ52の
エミツタを基準電位源(本実施例にあつてはシヤ
ーシ電位)にコレクタを負荷抵抗器58を介して
正電源に接続する。ダイオード54を第2トラン
ジスタ52のコレクタ・エミツタ間に接続する。
また、他のダイオード56を第2トランジスタ5
2のコレクタと第1トランジスタ50のエミツタ
間に接続し、このエミツタは更にバイアス抵抗器
60を介して負電源に接続する。第1及び第2ト
ランジスタ50,52のベースは共通接続して制
御端子62をなし、スイツチ64とプルアツプ抵
抗器66で表わす制御論理回路に接続する。
In the embodiment of FIG. 3A, the first transistor 50
The main current path, that is, the emitter collector is the input terminal 2.
6 and the output end 28. The emitter of a second transistor 52 having the same conductivity type as the first transistor 50 is connected to a reference potential source (a chassis potential in this embodiment), and the collector is connected to a positive power source via a load resistor 58. A diode 54 is connected between the collector and emitter of the second transistor 52.
Further, the other diode 56 is connected to the second transistor 5
2 and the emitter of the first transistor 50, and this emitter is further connected to a negative power supply via a bias resistor 60. The bases of the first and second transistors 50, 52 are connected together to form a control terminal 62, which is connected to control logic represented by a switch 64 and a pull-up resistor 66.

第3図Aに示すスイツチング増幅器の動作は次
のとおりである。制御信号が高レベル、即ちスイ
ツチ64がオフのとき、第2トランジスタ52は
順バイアスされ、よつてトランジスタ50,52
のベース電圧は約+0.7ボルトであり、トランジ
スタ52のコレクタ電圧は約0ボルトである。従
つて、第1トランジスタ50は導通(オン)であ
り、そのエミツタ電圧は約0ボルトであるので、
ダイオード54,56は共にオフである。そこ
で、入力信号は実質的に無損失で出力端子28に
伝達される。その理由は、この状態下でトランジ
スタ50の入力インピーダンスは極めて低くしか
もダイオード56はオフであるので高インピーダ
ンスであつて実質的に信号を流さない為である。
制御電圧が低レベル即ちスイツチ64がオンであ
れば、第2トランジスタ52はオフとなり、負荷
抵抗器58を流れる電流はダイオード54及び5
6を流れる。これらダイオード54,56は低イ
ンピーダンス信号路をなすと共に第1トランジス
タ50のエミツタ電圧を略0ボルトに維持する。
この状態下では、ベース・エミツタ間電圧が0ボ
ルトであるので、第1トランジスタ50は丁度オ
フ状態になる。
The operation of the switching amplifier shown in FIG. 3A is as follows. When the control signal is high, i.e., switch 64 is off, second transistor 52 is forward biased, thus transistors 50, 52
The base voltage of transistor 52 is approximately +0.7 volts, and the collector voltage of transistor 52 is approximately 0 volts. Therefore, the first transistor 50 is conductive (on) and its emitter voltage is approximately 0 volts, so that
Both diodes 54 and 56 are off. The input signal is then transmitted to the output terminal 28 substantially without loss. The reason for this is that under this condition, the input impedance of transistor 50 is extremely low, and since diode 56 is off, it has a high impedance and substantially no signal flows.
When the control voltage is at a low level, i.e., switch 64 is on, second transistor 52 is off and the current flowing through load resistor 58 is diverted from diodes 54 and 5.
Flows through 6. These diodes 54, 56 provide a low impedance signal path and maintain the emitter voltage of first transistor 50 at approximately 0 volts.
Under this condition, the base-emitter voltage is 0 volts, so the first transistor 50 is just turned off.

以上の説明から判るとおり、制御端子62に論
理高又は低レベルを印加することにより、直列信
号路(第1トランジスタ50)又は並列信号路
(ダイオード54,56)を選択的にオン・オフ
して入力信号を選択的に出力端子28に増幅伝達
する。第1トランジスタ50のエミツタ電圧、即
ち前段増幅器の出力電圧である入力端子26の電
圧はスイツチ状態に無関係に略0ボルトの一定値
である。更に、第1及び第2トランジスタ50,
52は過度に逆バイアスされるのを効果的に避
け、よつて最高のスイツチング速度が維持でき
る。
As can be seen from the above description, by applying a logic high or low level to the control terminal 62, the series signal path (first transistor 50) or the parallel signal path (diodes 54, 56) can be selectively turned on and off. The input signal is selectively amplified and transmitted to the output terminal 28. The emitter voltage of the first transistor 50, ie, the voltage at the input terminal 26 which is the output voltage of the preamplifier, is a constant value of approximately 0 volts regardless of the switch state. Furthermore, first and second transistors 50,
52 effectively avoids being excessively reverse biased, thus maintaining maximum switching speed.

第3図Bは第1及び第2トランジスタとして
PNPトランジスタを使用している点を除き第3図
Aの実施例と同じシングルエンド型スイツチング
増幅器である。この回路は第3図Aと略同様に動
作するので、特別詳細説明を要しないと考える。
第1トランジスタ50のエミツタ電圧も約0ボル
トの一定値にとどまる。
Figure 3B shows the first and second transistors.
This is a single-ended switching amplifier similar to the embodiment of FIG. 3A except that PNP transistors are used. Since this circuit operates in substantially the same manner as in FIG. 3A, no special detailed explanation is considered necessary.
The emitter voltage of the first transistor 50 also remains at a constant value of approximately 0 volts.

第3図Cは平衡型のスイツチング増幅器であ
り、トランジスタ50′、ダイオード56′及びバ
イアス抵抗器60′を付加した点を除き第3図A
の増幅器と類似である。出力端子28,28′へ
選択的に伝達されるプツシユプル入力信号が入力
端26,26′に印加される。制御端子62への
制御信号により、並列路ダイオード56−56′
をオフ(又はオン)するとき直列路トランジスタ
50−50′をオン(又はオフ)とすることがで
きる。即ち制御端子62が高レベルのとき、トラ
ンジスタ52はオンとなり、トランジスタ50,
50′及び52のベース電位を約+0.7ボルトとな
す。トランジスタ50,50′のエミツタ電位は
約0ボルトであり、ダイオード54,56及び5
6′はいずれもオフである。一方、制御電圧が低
レベルとなると、トランジスタ52はオフとな
り、抵抗器58を流れる電流は1部ダイオード5
4を流れると共に残りはダイオード56,56′
更に抵抗器60,60′を介して負電源に流れ
る。よつて、トランジスタ52のコレクタ電圧は
約+0.7ボルトであるので、トランジスタ50,
50′のエミツタ電圧は先の場合と同様約0ボル
トである。このことは、第3図Aに関して説明し
た前述の作用効果はすべて第3図Cについても妥
当することが判る。勿論第3図Cの回路は、トラ
ンジスタをすべてPNPに変えると共にダイオード
及び電源の極性を変換することにより第3図Bと
同様の平衡型スイツチング増幅器も得られる。
Figure 3C is a balanced switching amplifier, similar to Figure 3A except that transistor 50', diode 56' and bias resistor 60' are added.
It is similar to the amplifier of A push-pull input signal is applied to the input terminals 26, 26' which is selectively transmitted to the output terminals 28, 28'. A control signal to control terminal 62 causes parallel path diodes 56-56'
When turning off (or on) the series path transistors 50-50' can be turned on (or off). That is, when the control terminal 62 is at a high level, the transistor 52 is turned on, and the transistors 50,
The base potential of 50' and 52 is approximately +0.7 volts. The emitter potential of transistors 50, 50' is approximately 0 volts, and diodes 54, 56 and 5
6' are both off. On the other hand, when the control voltage is at a low level, the transistor 52 is turned off and the current flowing through the resistor 58 is partially transferred to the diode 5.
4 and the rest are diodes 56, 56'.
Furthermore, it flows through resistors 60, 60' to the negative power supply. Therefore, since the collector voltage of transistor 52 is approximately +0.7 volts, transistors 50,
The emitter voltage of 50' is approximately 0 volts as before. This means that all of the effects described above with respect to FIG. 3A also apply to FIG. 3C. Of course, in the circuit of FIG. 3C, a balanced switching amplifier similar to that of FIG. 3B can also be obtained by changing all the transistors to PNPs and changing the polarities of the diodes and power supply.

第4図は本考案のスイツチング増幅器を含む平
衡型増幅器の実用回路例である。使用する2個の
スイツチング増幅器68,70のうち前者のみ詳
細に示しているが、両方共に同一回路構成であつ
てもよく、必要に応じて3個以上のスイツチング
増幅器を使用してもよく、更に後者の場合には1
部を第2図に示す如き従来回路としてもよい。ス
イツチング増幅器68,70の出力は2段のエミ
ツタ接地トランジスタ74−74′及び76−7
6′と帰還抵抗器78−78′とを含む出力増幅器
18a入力を結合している。この出力増幅器18
の入力端をなすトランジスタ74−74′のベー
スは1対の等しい抵抗器80−80′を介して相
互接続している。トランジスタ76−76′のコ
レクタは出力端子28,28′をなし、1対の抵
抗器82−82′を介して相互接続している。演
算増幅器84とエミツタフオロワ・トランジスタ
86を含むDCレベル補正回路を、これら抵抗器
80−80′及び82−82′の中点間に接続して
いる。
FIG. 4 shows an example of a practical circuit of a balanced amplifier including the switching amplifier of the present invention. Of the two switching amplifiers 68 and 70 used, only the former is shown in detail, but both may have the same circuit configuration, and three or more switching amplifiers may be used as necessary. 1 in the latter case
The portion may be a conventional circuit as shown in FIG. The outputs of the switching amplifiers 68, 70 are connected to two stages of common emitter transistors 74-74' and 76-7.
6' and feedback resistors 78-78'. This output amplifier 18
The bases of transistors 74-74' forming the inputs of are interconnected through a pair of equal resistors 80-80'. The collectors of transistors 76-76' form output terminals 28, 28' and are interconnected through a pair of resistors 82-82'. A DC level correction circuit including an operational amplifier 84 and an emitter follower transistor 86 is connected between the midpoints of resistors 80-80' and 82-82'.

動作を説明すると、スイツチ64がオフ、即ち
制御信号が高レベルのとき、入力端子26−2
6′間に印加した第1入力信号が選択でき、この
信号を出力増幅器18へ伝達する。斯る増幅回路
の電圧利得は帰還抵抗器78,78′と入力抵抗
器61,61′の抵抗比で略決まる。同様にし
て、第2スイツチング増幅器70をエネーブルす
ると、入力端子72−72′間に印加した第2入
力信号が増幅されて出力端子28−28′に現わ
れる。勿論第1スイツチング増幅器68のスイツ
チ64はこの状態では不動作(デイスエーブル)
である。上述した通り、選択されない入力信号は
並列路ダイオード56−56′により完全にシヤ
ントされて出力端には漏洩しないので信号の干渉
は生じない。演算増幅器84を含む帰還路は出力
端子28−28′の平均直流レベルを一定値、こ
の実施例では0ボルトに維持する。
To explain the operation, when the switch 64 is off, that is, the control signal is at a high level, the input terminal 26-2
A first input signal applied between terminals 6' and 6' can be selected, and this signal is transmitted to output amplifier 18. The voltage gain of such an amplifier circuit is approximately determined by the resistance ratio of the feedback resistors 78, 78' and the input resistors 61, 61'. Similarly, when second switching amplifier 70 is enabled, a second input signal applied across input terminals 72-72' is amplified and appears at output terminals 28-28'. Of course, the switch 64 of the first switching amplifier 68 is disabled in this state.
It is. As mentioned above, the unselected input signals are completely shunted by the parallel path diodes 56-56' and do not leak to the output terminal, so that no signal interference occurs. A feedback path including operational amplifier 84 maintains the average DC level at output terminals 28-28' at a constant value, zero volts in this embodiment.

上述の説明及び添付図より明白な如く、本考案
によるスイツチング増幅器は基本的には同一導電
型の2個のトランジスタと、2個のダイオード及
び少数の受動素子とを用い、平衡型にするには同
一導電型の3個のトランジスタと、3個のダイオ
ードと少数の受動素子とにより構成している。ト
ランジスタを直列信号路に、またダイオードをそ
のエミツタに並列信号路として使用することによ
り、エミツタ電圧を実質的に変化することなく制
御信号に応じて入力信号の完全な伝達或いは遮断
を確実に行なうことができる。このスイツチン
グ・トランジスタのベース・エミツタ接合には最
適バイアスが印加されるので、最適動作が確実に
得られる。また増幅器は論理回路で直接制御でき
るので、リモートコントロールが可能である。
As is clear from the above description and the accompanying drawings, the switching amplifier according to the present invention basically uses two transistors of the same conductivity type, two diodes, and a small number of passive elements, and in order to make it a balanced type, It is composed of three transistors of the same conductivity type, three diodes, and a small number of passive elements. The use of a transistor in a series signal path and a diode at its emitter as a parallel signal path ensures complete transmission or interruption of the input signal depending on the control signal without substantially changing the emitter voltage. Can be done. An optimum bias is applied to the base-emitter junction of this switching transistor, thereby ensuring optimum operation. Additionally, since the amplifier can be directly controlled by logic circuits, remote control is possible.

尚、上述の説明は本考案の好適実施例について
のみ行なつたものであるが、本考案は何ら斯る実
施例に限定するものではなく、当業者は本考案の
要旨に基づいて、特定の応用例に従つて夫々最適
な変更・変形が可能であること容易に理解できよ
う。よつて、本考案の技術的範囲には当然斯る変
更・変形をも包含するものと解すべきである。
It should be noted that although the above explanation has been made only regarding the preferred embodiments of the present invention, the present invention is not limited to such embodiments in any way, and those skilled in the art will be able to understand the specific embodiments based on the gist of the present invention. It is easy to understand that optimal changes and modifications can be made depending on the application. Therefore, it should be understood that the technical scope of the present invention naturally includes such changes and modifications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案のスイツチング増幅器の応用例
を示すブロツク図、第2図は従来のスイツチング
増幅器の回路図、第3図A乃至Cは本考案のスイ
ツチング増幅器の好適実施例の回路図、第4図は
本考案によるスイツチング増幅器を含む実用増幅
回路図である。 図中、50(又は50′)は第1トランジス
タ、52は第2トランジスタ、56(又は5
6′)は第1ダイオード、54は第2ダイオード
を示す。
FIG. 1 is a block diagram showing an application example of the switching amplifier of the present invention, FIG. 2 is a circuit diagram of a conventional switching amplifier, FIGS. 3A to C are circuit diagrams of a preferred embodiment of the switching amplifier of the present invention, and FIG. FIG. 4 is a practical amplifier circuit diagram including a switching amplifier according to the present invention. In the figure, 50 (or 50') is the first transistor, 52 is the second transistor, 56 (or 5
6') represents a first diode, and 54 represents a second diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] エミツタ及びコレクタを夫々入力及び出力端子
に接続した第1トランジスタと、ベース及びコレ
クタを夫々上記第1トランジスタのベース及び抵
抗器を介して所望電源に接続し、エミツタを基準
電位源に接続した上記第1トランジスタと同じ導
電型の第2トランジスタと、上記第1トランジス
タのエミツタ及び基準電位源間に互いに逆方向に
直列接続し中点を上記第2トランジスタのコレク
タに接続した第1及び第2ダイオードとを具え、
上記第1及び第2トランジスタのベース電圧を制
御するようにしたスイツチング増幅器。
a first transistor whose emitter and collector are connected to input and output terminals, respectively; and a first transistor whose base and collector are connected to a desired power source via the base and resistor of the first transistor, respectively, and whose emitter is connected to a reference potential source. a second transistor of the same conductivity type as the first transistor; and first and second diodes connected in series in opposite directions between the emitter of the first transistor and a reference potential source, with their midpoints connected to the collector of the second transistor; Equipped with
A switching amplifier configured to control base voltages of the first and second transistors.
JP13867280U 1980-09-29 1980-09-29 Expired JPS6110340Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13867280U JPS6110340Y2 (en) 1980-09-29 1980-09-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13867280U JPS6110340Y2 (en) 1980-09-29 1980-09-29

Publications (2)

Publication Number Publication Date
JPS5762421U JPS5762421U (en) 1982-04-13
JPS6110340Y2 true JPS6110340Y2 (en) 1986-04-03

Family

ID=29498684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13867280U Expired JPS6110340Y2 (en) 1980-09-29 1980-09-29

Country Status (1)

Country Link
JP (1) JPS6110340Y2 (en)

Also Published As

Publication number Publication date
JPS5762421U (en) 1982-04-13

Similar Documents

Publication Publication Date Title
US4649352A (en) Differential amplifier circuit
US4586000A (en) Transformerless current balanced amplifier
JPS6119173B2 (en)
KR890004672B1 (en) Multiplexing circuit
US3914704A (en) Feedback amplifier
US4004245A (en) Wide common mode range differential amplifier
US5382919A (en) Wideband constant impedance amplifiers
JPS6110340Y2 (en)
RU2053592C1 (en) Amplifier
JPH04233813A (en) Wide-band amplifier
JPS5928287B2 (en) push pull amplifier circuit
JPH0438567Y2 (en)
US4426626A (en) Signal switching circuit
JP2002290168A (en) Optical receiver
US3533002A (en) Operational amplifier providing low input current and enhanced high frequency gain
US7592794B2 (en) Integrated low power received signal strength indicator (RSSI) with linear characteristic
JP2607970B2 (en) Offset cancellation circuit
JPH06169225A (en) Voltage current conversion circuit
KR940003609Y1 (en) Low distortion wide baqnd amp
JPH0210666Y2 (en)
JP2600648B2 (en) Differential amplifier circuit
JPH0342741Y2 (en)
SU1053270A1 (en) Power amplifier
JPH0219648B2 (en)
JPH04109715A (en) Digital input circuit