JPS6094783A - Semiconductor light emitting device and manufacture thereof - Google Patents

Semiconductor light emitting device and manufacture thereof

Info

Publication number
JPS6094783A
JPS6094783A JP58201648A JP20164883A JPS6094783A JP S6094783 A JPS6094783 A JP S6094783A JP 58201648 A JP58201648 A JP 58201648A JP 20164883 A JP20164883 A JP 20164883A JP S6094783 A JPS6094783 A JP S6094783A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
cladding layer
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58201648A
Other languages
Japanese (ja)
Inventor
Yoshio Kawai
義雄 川井
Koichi Imanaka
今仲 行一
Akira Watanabe
彰 渡辺
Toshiaki Fukunaga
敏明 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58201648A priority Critical patent/JPS6094783A/en
Publication of JPS6094783A publication Critical patent/JPS6094783A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To simplify the structure and to reduce the number of manufacturing steps by narrowing the widths of cap layers of lower side from the cap layer as compared with those of the cap layer, and electrically separating adjacent light emitting elements at the groove therebetween. CONSTITUTION:Light emitting element regions (a), (b), (c) are selectively etched through a V-groove 7 formed on a semiconductor light emitting body 11, and the first clad layer 2, an active layer 3 and the second clad layer 4 measured in the direction parallel to the surface of the substrate and vertical to the light emitting direction are narrowed in width than the cap layer 5. An etchant for etching only one of the two materials is used for the selective etching so that the layer 5 is not etched at the GaAs layer, but the second clad layer 4 is etched at the GaAlAs layer. Further, the layer 3 is of GaAs layer but has extremely reduced thickness, and it is etched together with the first layer 2 made of GaAlAs material, and the overhang 14 of the length (d) is projected at the upper side of the groove 13. Eventually, metal electrode layers 9a, 9b, 9c are adhered to the light emitting regions (a), (b), (c).

Description

【発明の詳細な説明】 (発明の技術分野) 本発明はモノリシックアレイ構造の半導体発光装置及び
その製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a semiconductor light emitting device having a monolithic array structure and a method for manufacturing the same.

(従来技術の説明) 従来から、モノリシックアレイ構造の半導体レーザ装置
とか、発光ダイオードとかの種々の構造の半導体発光装
置及びそれらの製造方法が提案されている。この半導体
発光装置において、発光素子をモノリシックアレイ化す
る場合に最も重要な技術は隣り合う素子間を電気的に分
離する技術である。この点に関し、本発明の説明の便宜
のため、先ず、この従来装置につき具体的に説明する。
(Description of Prior Art) Semiconductor light emitting devices of various structures, such as semiconductor laser devices with a monolithic array structure and light emitting diodes, and methods of manufacturing them have been proposed. In this semiconductor light emitting device, the most important technique when forming a monolithic array of light emitting elements is a technique for electrically isolating adjacent elements. Regarding this point, for convenience of explanation of the present invention, first, this conventional device will be specifically explained.

第1図はこれら従来の半導体発光装置の−・種であるモ
ノリシックアレイ構造の半導体レーザ装置を示す部分的
断面図である。第1図において、■は半導体基板で、こ
の場合には、n −GaAs基板、2はn−GaAQA
s第一クラッド層り31;l: n−又はp−GaAQ
As活性層、4はp−GaAQAs第二クラッド層り5
はn −GaAsキャ・ンプ層、6は電極領域であるZ
n拡散領域、7はV型アイソレージせン領域(V溝)、
8は絶縁膜、9a、9b、9cはそれぞれZn拡散領域
とオーミック接触している金属電極層及び10は基板の
下側面に設けた他方の金属電極層である。この第1図に
おいて、隣接する発光素子領域であるレーザ素子領域(
a) 、 (b)及び(C)は夫々活性層3にまで達す
るV溝7によって電気的に完全に分離されている。しか
しながら、このV溝7の深さは通常5gm〜10km程
度となるため、半導体デバイスの製造工程では、このよ
うな深いV溝をウェーハ表面に形成してその後の処理を
行うことは、後述する説明からも明らかのように、好ま
しいことではなく、従って、このV溝が製造工程をむず
かしくする原因となっていた。
FIG. 1 is a partial sectional view showing a semiconductor laser device with a monolithic array structure, which is a type of these conventional semiconductor light emitting devices. In FIG. 1, ■ is a semiconductor substrate, in this case, an n-GaAs substrate, and 2 is an n-GaAQA substrate.
s first cladding layer 31; l: n- or p-GaAQ
As active layer 4 is p-GaAQAs second cladding layer 5
is an n-GaAs camp layer, 6 is an electrode region Z
n diffusion region, 7 is a V-type isolation region (V groove),
8 is an insulating film; 9a, 9b, and 9c are metal electrode layers each in ohmic contact with the Zn diffusion region; and 10 is the other metal electrode layer provided on the lower surface of the substrate. In FIG. 1, the laser element region (
a), (b), and (C) are completely electrically isolated by V-grooves 7 that reach the active layer 3, respectively. However, since the depth of this V-groove 7 is usually about 5 gm to 10 km, in the manufacturing process of semiconductor devices, it is difficult to form such a deep V-groove on the wafer surface and perform subsequent processing, as described below. As is clear from the above, this is not desirable, and therefore, this V-groove causes difficulty in the manufacturing process.

第2図(A)〜(D)は、この問題をさらに具体的に説
明するための、第1図に示した従来構造の半導体レーザ
装置の製造工程図である。従来においては、第2図(A
)に示すように、半導体基板1上にダブルへテロ接合を
形成する第一クラッド層2、活性層3及び第二クラッド
層4と、キャップ層5とをエピタキシャル成長させて形
成し、このキャップ層5の上側表面から少なくとも第二
クラッド層4に達するZn拡散領域6を、図示の断面に
直交する方向に、複数個〜間させて形成してプレナース
ドライブ電極領域を設けて半導体発光本体(ウェーハと
も称する) +1を形成している。
2(A) to 2(D) are manufacturing process diagrams of the semiconductor laser device having the conventional structure shown in FIG. 1, in order to explain this problem more specifically. Conventionally, as shown in Fig. 2 (A
), a first cladding layer 2, an active layer 3, a second cladding layer 4 forming a double heterojunction, and a cap layer 5 are formed on a semiconductor substrate 1 by epitaxial growth. A plurality of Zn diffusion regions 6 reaching at least the second cladding layer 4 from the upper surface are formed in a direction perpendicular to the illustrated cross section to provide a planar drive electrode region, thereby forming a semiconductor light emitting body (also known as a wafer). ) forming +1.

次に、第2図(B)に示すように、この発光本体11に
V溝7を掘る。このV溝7の形成は、例えば、化学的エ
ツチング法を用い、電極領域であるZn拡散領域6間に
これと平行な方向に行い、電極領域6を電気的に方陣す
る。
Next, as shown in FIG. 2(B), a V-groove 7 is dug in this light emitting body 11. The V-groove 7 is formed, for example, by chemical etching between the Zn diffusion regions 6, which are electrode regions, in a direction parallel to the Zn diffusion regions 6, so that the electrode regions 6 are electrically squared.

続いて、第2図(C)に示すように、V溝7の側面を含
む発光本体11の表面(エピタキシャル層表面)に、例
えば、5i02のような絶縁膜8を堆積させ、然る後、
電極領域6の−1−側に存在する当該絶縁膜8の部分の
みを除去して窓12を形成する。
Subsequently, as shown in FIG. 2(C), an insulating film 8 such as 5i02 is deposited on the surface of the light emitting body 11 (epitaxial layer surface) including the side surfaces of the V-groove 7, and then,
Only the portion of the insulating film 8 existing on the -1- side of the electrode region 6 is removed to form the window 12.

次に、第2図(D)に示すように、この窓12を介して
ストライプ状の電極領域6上にストライブ状の金属電極
層9a、9b、9cを設ける。
Next, as shown in FIG. 2(D), striped metal electrode layers 9a, 9b, and 9c are provided on the striped electrode region 6 through this window 12.

しかしながら、」−述した窓12の形成に際し、フォi
・リソ技術を用いて絶縁膜8の除去を行っているが、第
2図(C)に示す如く、ウェーハ表面に■溝7等の凹凸
面が形成されている状態で、ウェーハ表面にレジストを
塗布することは非常にむずかしい。これがため、第2図
(C)に示すような工程は回避するのが好ましい。
However, when forming the window 12 mentioned above,
・The insulating film 8 is removed using lithography technology, but as shown in Figure 2 (C), the resist is applied to the wafer surface with uneven surfaces such as the It is very difficult to apply. Therefore, it is preferable to avoid the process shown in FIG. 2(C).

また、上述した金属電極層9a、9b、9cの形成に際
しても、互いに隣接する半導体レーザ子領域(a)(b
) 、 (C)を電気的に分離するために、フォトリソ
技術を用いており、これがため、前述と同様な困難な問
題がある。
Also, when forming the metal electrode layers 9a, 9b, and 9c, the semiconductor laser child regions (a) and (b) adjacent to each other are
) and (C) using photolithography technology, which poses the same difficult problems as mentioned above.

このように、従来の半導体発光装置の製造方法によれば
、凹凸面を有するウェー八表面上にフォトリソ技術を適
用するのであるから、製造が複雑となり、製造工程数も
多いため、製造歩留まりが低下し、そのため製造価格も
高価であるという欠点がある。
As described above, according to the conventional manufacturing method of semiconductor light emitting devices, since photolithography technology is applied to the surface of a wafer having an uneven surface, manufacturing is complicated and the number of manufacturing steps is large, resulting in a decrease in manufacturing yield. However, it has the disadvantage of being expensive to manufacture.

(発明の目的) 本発明はモノリシックアレイ構造の半導体発光装置にお
ける各半導体発光素子の分離方法に関する上述した従来
装置及びその製造方法が有する欠点を除去するために成
されたものである。
(Objective of the Invention) The present invention has been accomplished in order to eliminate the drawbacks of the above-described conventional device and its manufacturing method regarding a method for separating each semiconductor light emitting element in a semiconductor light emitting device having a monolithic array structure.

従って、本発明の第一の目的は、■溝及び酸化膜の組み
合わせた分画手段を用いずに、隣接する各発光素子間を
電気的に分N1シた、モノリシックアレイ構造の半導体
発光装置を17.i供するにある。
Therefore, the first object of the present invention is to provide a semiconductor light-emitting device with a monolithic array structure in which electrical separation is N1 between adjacent light-emitting elements without using a dividing means that combines a trench and an oxide film. 17. It is in the i offer.

本発明の他の目的は、フォトリン技術を必要とせずに、
隣接する各発光素子間を電気的に置部出来るようにした
、モノリシックアレイ構造の半導体発光装置の製造方法
を提供するにある。
Another object of the present invention is that without the need for photorin technology,
An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device having a monolithic array structure in which adjacent light emitting elements can be electrically placed between each other.

(発明の構成) この目的の達成を図るため、本発明の半導体発光装置に
よれば、発光方向に対し垂l′Iで、かつ、半導体基板
表面に対し平行な方向にA111っだ前記第一クラッド
層、活性層及び第二クラッド層の幅を同一方向に測った
キャップ層の幅よりも狭くなし、及び、このキャップ層
の上側表面−1−に直接金属電極層を被着形成した構造
と17たことを特徴とする。
(Structure of the Invention) In order to achieve this object, according to the semiconductor light emitting device of the present invention, the first A structure in which the widths of the cladding layer, the active layer, and the second cladding layer are narrower than the width of the cap layer measured in the same direction, and a metal electrode layer is directly deposited on the upper surface of the cap layer. It is characterized by 17 things.

さらに、本発明の半導体発光装置の製造方法によれば、
半導体基板」二に第一クラッド層、活性層及び第二クラ
ッド層、キャップ層及び電極領域な形成して成る半導体
発光本体に、各発光素子領域に分離するために設けられ
た溝を介して、これら各発光素子領域に対し選択エツチ
ングを行って、発光方向に対し垂直で、かつ、半導体基
板表面に対し平行な方向に測った第一クラッド層、活性
層及び第二クラッド層の幅をキャップ層の幅よりも狭く
形成し、その後に、半導体発光本体に対し金属電極層を
被着形成することを特徴とする。
Furthermore, according to the method for manufacturing a semiconductor light emitting device of the present invention,
A first cladding layer, an active layer, a second cladding layer, a cap layer, and an electrode region are formed on a semiconductor substrate, and a semiconductor light emitting body is formed through grooves provided to separate each light emitting element region. Selective etching is performed on each of these light emitting device regions, and the widths of the first cladding layer, active layer, and second cladding layer measured in a direction perpendicular to the light emission direction and parallel to the semiconductor substrate surface are determined by the cap layer. The metal electrode layer is formed narrower than the width of the semiconductor light emitting body, and then a metal electrode layer is formed on the semiconductor light emitting body.

(実施例の説明) 以下、図面により本発明の実施例につき説明する。(Explanation of Examples) Embodiments of the present invention will be described below with reference to the drawings.

第3図(A)〜([1)は本発明の半導体発光装置の一
実施例であるレーザ装置の製造方法を示す製造工程図で
ある。尚、この図は各製造段階での装置の状態を臂開面
で取って示す拡大断面図であり、本発明が理解出来る範
囲内で概略的に示しである。また、第1図及び第2図に
示すた構成成分と同様な構成成分については同一の番号
を付して示す。また、同図において、図の複雑化を回避
するため、断面を表わすハツチング等を一部分省略して
示しである。
FIGS. 3(A) to 3([1)] are manufacturing process diagrams showing a method of manufacturing a laser device which is an embodiment of the semiconductor light emitting device of the present invention. Note that this figure is an enlarged sectional view showing the state of the apparatus at each manufacturing stage, taken in an open plane, and is schematically shown within the scope of understanding the present invention. Components similar to those shown in FIGS. 1 and 2 are designated by the same numbers. In addition, in the figure, hatching and the like representing a cross section are partially omitted to avoid complication of the drawing.

まず、第3図(A)に示すように、n GaAs半導体
基板1の基板表面」―にn−GaAQAs第一クラッド
層り、n−又はp−GaAs活性層3、P GaAQA
s第二クラッド層り及びn−GaAsキャップ層5が、
例えば、エピタキシャル成長により、11「1次枯層さ
れていて、かつ、キャップ層5の上側表面から第二クラ
ッド層4に達する電極領域であるZ1拡/+([領域6
が複数個形成されている半導体発光本体11を用意する
。次いで、第3図(B)に示すように、半導体発光本体
11のこれら各電極領域6間にキャップ層5の上側表面
から少なくても第一クラッド層2に達するV溝7を掘っ
て、複数個の発光素子領域(a) 、 (b) 、 (
c)を形成する。このV溝の形成は、例えば、エッチャ
ントとしてGaAsやGaAQAqのような材料によっ
てエツチング速度が変わらず、また、結晶面方位によっ
てエツチング速度が著しく異なるような特性を有するエ
ラチャンI・を用いる必要があり、具体的には、% S
o 4 : I(z O□:1lzO=l:1:1のエ
ッチャントを用いると、(100) GaAs面又は(
+00) GaAOAs面の(110)方向に平行なス
;・ライブ状のV溝を容易に形成することが出来る。
First, as shown in FIG. 3(A), a first cladding layer of n-GaAQAs is formed on the surface of an n-GaAs semiconductor substrate 1, an active layer 3 of n- or p-GaAs, and a first cladding layer of n-GaAQAs is formed on the surface of an n-GaAs semiconductor substrate 1.
s second cladding layer and n-GaAs cap layer 5,
For example, by epitaxial growth, Z1 expansion/+([region 6
A semiconductor light emitting body 11 in which a plurality of are formed is prepared. Next, as shown in FIG. 3(B), a plurality of V grooves 7 are dug between each of these electrode regions 6 of the semiconductor light emitting body 11, reaching at least the first cladding layer 2 from the upper surface of the cap layer 5. light emitting device regions (a), (b), (
c) form. For the formation of this V-groove, for example, it is necessary to use Elachan I as an etchant, which has the property that the etching rate does not change depending on the material such as GaAs or GaAQAq, and the etching rate varies markedly depending on the crystal plane orientation. Specifically, %S
o 4 : I(z O□:1lzO=l:1:1 etchant is used, (100) GaAs surface or (
+00) A straight V groove parallel to the (110) direction of the GaAOAs surface can be easily formed.

次に、第3図(C)に示すように、半導体発光本体11
に形成された■溝7を介してこれら各発光素子領域(a
) 、 (b) 、 (c)に対し選択エツチングを行
って、発光方向(図の紙面対し垂直な方向)に対し垂直
でかつ基板表面に対し平行な方向に測った第一クラッド
層2、活性層3及び第二クラッド層4の幅を同一方向に
測ったキャップ層5の幅よりも狭く形成する。この選択
エツチングは二つの材料のうち一方の材料のみをエツチ
ングすることを意味し、この場合にはGa剤As及びG
aAsのうちGaAOAs層のみをエツチングしGaA
s層をエツチングしない後述するエッチャントを用いる
。このようなエッチャントがV溝7に流れ込むと、キャ
ップ層5はGaAs層であるのでエツチングされないが
、第二クラッド層4はGaAQAs層であるため、エツ
チングされこのエツチングはキャップ層5の下側にも回
り込んで行われる。さらに、活性層3はGaAs層であ
るが他のエピタキシャル層に比べて極めて薄いので、そ
の下側のGaAQAs材刺からなる第一クラッド層2と
一緒にエツチングされてしまうので、第3図(C)に示
されるような断面構造の溝13をイ!することが出来る
。そして、この溝構造の411′徴はキャップ層5がエ
ツチングされずに残存するため、長さdの軒又は庇14
が溝13の上側部分に突出している点にある。
Next, as shown in FIG. 3(C), the semiconductor light emitting body 11
Each of these light emitting element regions (a
), (b), and (c) were selectively etched to form the first cladding layer 2 and the active layer measured in a direction perpendicular to the light emission direction (perpendicular to the plane of the figure) and parallel to the substrate surface. The widths of the layer 3 and the second cladding layer 4 are formed to be narrower than the width of the cap layer 5 measured in the same direction. This selective etching means etching only one of the two materials, in this case Ga agent As and G
Etching only the GaAOAs layer of aAs
An etchant to be described later that does not etch the s-layer is used. When such an etchant flows into the V-groove 7, the cap layer 5 is not etched because it is a GaAs layer, but the second cladding layer 4 is etched because it is a GaAQAs layer, and this etching also spreads to the underside of the cap layer 5. It is done in a roundabout manner. Furthermore, although the active layer 3 is a GaAs layer, it is extremely thin compared to other epitaxial layers, so it is etched together with the first cladding layer 2, which is made of GaAQAs material barbs, underneath it. ) is shown in the figure. You can. Since the cap layer 5 remains without being etched, the 411' feature of this groove structure is formed by the eaves or eaves 14 of length d.
is located at a point projecting into the upper part of the groove 13.

次に、このようにして溝13が形成されたウェーハすな
なわち半導体発光本体11に対しその全面に一様に電極
用の金属を蒸着する。よって、第3図(D)に示すよう
に、各発光素子領域(a)、 (b) 、 (c)にお
ける各キャップ層5」二に夫々直接金属電極層!3a、
13b、9cが被着すると」(に、これら発光素子領域
間の溝13内の半導体基板l上に金属層が被着するが、
後者の金属層は発光装置の動作に何等悪影響を及ばすも
のではない。また、半導体基板の下側面にも金属電極層
lOを設ける。
Next, a metal for an electrode is uniformly deposited over the entire surface of the wafer, that is, the semiconductor light emitting body 11 in which the grooves 13 have been formed in this manner. Therefore, as shown in FIG. 3(D), each cap layer 5'' in each light emitting element region (a), (b), (c) is directly connected to a metal electrode layer! 3a,
13b and 9c, a metal layer is deposited on the semiconductor substrate l within the groove 13 between these light emitting element regions.
The latter metal layer does not have any adverse effect on the operation of the light emitting device. Furthermore, a metal electrode layer IO is provided on the lower surface of the semiconductor substrate.

このようにして得られた本発明の半導体レーザ装置の構
造によれば、電極金属層9a、9b、9cは電極領域で
あるZn拡散領域6には勿論のことキャップ層5の上側
表面上に何等酸化膜を介することなく直接接触していて
、しかも、これら隣接する半導体レーザ素子領域(a)
、(b)、(C)はもとより、電極金属層9a、9b、
9cも、隣接するキャップ層5の庇14間の間隙よりも
幅広の溝13によって、互いに電気的に確実に分離され
ている。これに対し、第1図に示した従来構造の半導体
レーザ装置では、金属電極層9a、9b、8cはキャッ
プ層5上に設けた絶縁膜8の窓12を介してこの層5の
Zn拡散領域6にのみ電気的に接触しているにすぎない
According to the structure of the semiconductor laser device of the present invention obtained in this way, the electrode metal layers 9a, 9b, and 9c are not limited to the Zn diffusion region 6, which is the electrode region, but also to the upper surface of the cap layer 5. These semiconductor laser element regions (a) are in direct contact without an oxide film and are adjacent to each other.
, (b), (C) as well as electrode metal layers 9a, 9b,
9c are also reliably electrically separated from each other by grooves 13 that are wider than the gaps between the eaves 14 of adjacent cap layers 5. On the other hand, in the conventional semiconductor laser device shown in FIG. It is only in electrical contact with 6.

しかしながら、この両者の相違点は、この構造ではバイ
アス電流が実質的に流れる領域はZn拡散領域6に対応
する図中りで示す領域であるので、レーザ発振のための
しきい値電流の大きさは両者共変わらずほぼ同一の値が
得られるので問題はない。
However, the difference between the two is that in this structure, the region where the bias current substantially flows is the region shown in the figure corresponding to the Zn diffusion region 6, so the magnitude of the threshold current for laser oscillation is There is no problem since almost the same value is obtained for both.

ところで、選択エツチングに使用するエッチャントはG
aAsとGaAQAsとに対するエツチング速度が異な
ることが重要な要素であるが、その具体例として、例え
ば、電気通信学会資料5SD73−80(1974−0
2)第9〜17頁に掲載された沖電気工業KKの研究者
等の開発のエッチャントがある。このエッチャントはN
H,0H−H,O□系のエツチング液であり、このx 
ッチング液ノGaAs(+00)面及びGaAQAs(
100)面に対するエツチング速度のγ−11□o2/
 Nl+40Hを第4図に示す。同図において、横軸に
エツチング液の組成を表わす混合容積比γをプロットシ
て示し、縦軸にエツチング速度ル/ff1inをプロワ
l−1゜て示す。そして、曲線IはGao4AQ、)+
Δg(100)及びπはGaAs(100)面に対する
エツチングを示す。この図から、γ= H,O2/ N
ll、 Ollの値を適当に変えることにより、GaA
QAsを選択エツチングすることが出来ること明らかで
ある。
By the way, the etchant used for selective etching is G.
An important factor is that the etching speeds of aAs and GaAQAs are different.
2) There is an etchant developed by researchers at Oki Electric Industry KK published on pages 9 to 17. This etchant is N
This is an etching solution based on H,0H-H,O
The GaAs (+00) plane and GaAQAs (
100) Etching rate for the surface γ-11□o2/
Nl+40H is shown in FIG. In the figure, the horizontal axis plots the mixing volume ratio γ representing the composition of the etching solution, and the vertical axis plots the etching rate l/ff1 in. And curve I is Gao4AQ, )+
Δg (100) and π indicate etching on the GaAs (100) plane. From this figure, γ=H,O2/N
By appropriately changing the values of ll and Oll, GaA
It is clear that QAs can be selectively etched.

(発明の効果) 上述したところから明らかなように、本発明の半導体発
光装置によれば、■溝及び絶縁膜の組み合わせによらず
、半導体基板」―であってかつキャップ層より下側の各
層の幅をキャップ層の幅よりも狭くして隣接する発光素
子領域間の電気的分離をその間の溝で行うように構成し
であるので、従来よりも構造簡単であり、製造工程数も
少なくて済み、従って、装置の製造歩留まりが向上する
。さらに、本発明の製造方法によれば、つ工−ハに設け
られキャップ層の」−側表面から第一クラッド層に達し
ている溝を介して選択エツチングを行い、その下側の、
基板上の各層の一部分をエツチングしてキャップ層より
も幅狭とし、然る後、キャップ層に直接電極金属層を被
着形成するので、各発光素子領域を電気的に確実に分離
することが出来ると共に、従来のようにフォトリソ技術
を用いずに、従来よりも簡単にかつ少ない工程数で製造
出来、従って、製造歩留まりが向上し、製造コストも安
価となる利点がある。
(Effects of the Invention) As is clear from the above, according to the semiconductor light-emitting device of the present invention, each layer of the semiconductor substrate below the cap layer, irrespective of the combination of grooves and insulating films. The width of the cap layer is narrower than the width of the cap layer, and the electrical isolation between adjacent light emitting element regions is achieved by a groove between them, resulting in a simpler structure and fewer manufacturing steps than before. Therefore, the manufacturing yield of the device is improved. Furthermore, according to the manufacturing method of the present invention, selective etching is performed through the groove provided in the trench and reaching the first cladding layer from the ``-'' side surface of the cap layer.
A portion of each layer on the substrate is etched to make it narrower than the cap layer, and then an electrode metal layer is directly deposited on the cap layer, so each light emitting element region can be electrically isolated reliably. In addition, it can be manufactured more easily and with fewer steps than in the past without using photolithography technology, which has the advantage of improving the manufacturing yield and lowering the manufacturing cost.

このような利点を有するので、本発明はモノリシックア
レイ構造の半導体発光装置に適用して好適である。
Because of these advantages, the present invention is suitable for application to a semiconductor light emitting device having a monolithic array structure.

尚、本発明は上述した実施例にのみ限定されるものでは
ないこと明らかである。すなわち、半導体レーザとして
GaAQAsレーザにつき説明したが、InGaAsP
レーザであっても良い。また、導電型も上述とは反対の
導電型とすることも出来る。さらに、レーザに限らず発
光ダイオードであっても良い。さらに、例えば、得られ
た一次元アレイの半導体発光装置の電気的分離用の溝中
及び金属電極層上に絶縁物を設けその」二側に新たに結
晶を成長させることによって、三次元構造を(りること
も出来る。
It is clear that the present invention is not limited only to the embodiments described above. That is, although GaAQAs laser was explained as a semiconductor laser, InGaAsP
It may also be a laser. Furthermore, the conductivity type can also be the opposite conductivity type to that described above. Furthermore, the light emitting diode is not limited to the laser. Furthermore, for example, a three-dimensional structure can be created by providing an insulator in the electrical isolation grooves and on the metal electrode layer of the obtained one-dimensional array of semiconductor light-emitting devices and growing new crystals on the two sides of the insulator. (You can also go.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体発光装置の一例を説明するための
断面図、 第2図(A)〜(D)は従来の半導体発光装置の製造方
法を説明するための製造工程図、 第3図(A)〜(D)は本発明の半導体発光装置及びそ
の製造方法を説明するための製造工程図、第4図は本発
明製造に使用するエラチャンi・の説明に供するエツチ
ング速度のγ依存性を示す特性曲線図である。 l・・・半導体基板、2・・・第一クラッド層3・・・
活性層、 4・・・第二クラッド層5・・・キャップ層 6・・・電極領域(又は拡散領域) 7・・・V型アイソレーション領域(lit)8・・・
絶縁膜 9a、9b、8c、10−=金属電極層11・・・半導
体発光本体、12・・・(絶縁膜の)窓13・・・溝、
 14・・・(キャップ層の)庇(a) 、 (b) 
、 (c)・・・発光素子領域。 11− へ −口 \11 \、l ^へ Q ロ 一
FIG. 1 is a sectional view for explaining an example of a conventional semiconductor light emitting device, FIGS. 2(A) to (D) are manufacturing process diagrams for explaining a conventional method for manufacturing a semiconductor light emitting device, and FIG. (A) to (D) are manufacturing process diagrams for explaining the semiconductor light emitting device of the present invention and its manufacturing method, and FIG. FIG. l...Semiconductor substrate, 2...First cladding layer 3...
Active layer 4... Second cladding layer 5... Cap layer 6... Electrode region (or diffusion region) 7... V-type isolation region (lit) 8...
Insulating films 9a, 9b, 8c, 10-=metal electrode layer 11...semiconductor light emitting body, 12...(insulating film) window 13...groove,
14... (cap layer) eaves (a), (b)
, (c)...Light emitting element region. 11- He-mouth \11 \, l ^heQ Loichi

Claims (1)

【特許請求の範囲】 1、半導体基板の基板表面」二に該基板表面側から第一
クラッド層、活性層、第二クラッド層及びキャップ層を
順次積層して成る発光素子領域を複数個具えると共に、
これら各発光素子領域内に該キャップ層の上側表面から
該第二クラッド層に達する電極領域を有して成るモノリ
シックアレイ構造の半導体発光装置において、発光方向
に対し垂直で、かつ、前記基板表面に対し平行な方向に
測った前記第一クラッド層、活性層及び第二クラッド層
の幅を同一方向に測った前記キャップ層の幅よりも狭く
し、及び、該キャップ層の上側表面上に直接金属電極層
を被着形成した構造として成ることを特徴とする半導体
発光装置。 2、半導体基板の基板表面上に第一クラッド層。 活性層、第二クラッド層及びキャップ層が順次積層され
ていて、かつ、該キャップ層の−1−側表面から該第二
クラッド層に達する電極領域が複数個形成されている半
導体発光本体を用意し、次いで、該半導体発光本体のこ
れら各電極領域間に該キャップ層の上側表面から少なく
ても前記第一クラッド層に達する溝を掘り複数個の発光
素子領域を形成してから半導体発光装置を製造するに当
り、 該溝を介してこれら各発光素子領域に対し選択エツチン
グを行って、発光方向に対し垂直でかつ前記基板表面に
対し平行な方向に測った前記第一クラッド層、活性層及
び第二クラッド層の幅を同一方向に測った前記キャップ
層の幅よりも狭く形成する工程と、 その後に、前記半導体発光本体に対し金属電極層を被着
する工程と を含むことを特徴とする半導体発光装置の製造方法。
[Claims] 1. A plurality of light-emitting device regions formed by laminating a first cladding layer, an active layer, a second cladding layer, and a cap layer in sequence from the substrate surface side on the substrate surface of a semiconductor substrate. With,
In a semiconductor light emitting device having a monolithic array structure having an electrode region extending from the upper surface of the cap layer to the second cladding layer in each of these light emitting element regions, the electrode region is perpendicular to the light emitting direction and located on the surface of the substrate. The width of the first cladding layer, the active layer, and the second cladding layer measured in a direction parallel to the cap layer is narrower than the width of the cap layer measured in the same direction, and metal is directly applied onto the upper surface of the cap layer. A semiconductor light emitting device characterized in that it has a structure in which an electrode layer is deposited. 2. A first cladding layer on the substrate surface of the semiconductor substrate. Prepare a semiconductor light emitting body in which an active layer, a second cladding layer, and a cap layer are sequentially laminated, and a plurality of electrode regions are formed that reach the second cladding layer from the -1- side surface of the cap layer. Next, trenches are dug between the electrode regions of the semiconductor light emitting body, reaching at least the first cladding layer from the upper surface of the cap layer, and a plurality of light emitting element regions are formed, and then the semiconductor light emitting device is assembled. During manufacturing, selective etching is performed on each of these light emitting device regions through the grooves to form the first cladding layer, active layer, and The method is characterized by comprising the steps of: forming the second cladding layer to be narrower than the width of the cap layer measured in the same direction; and then depositing a metal electrode layer on the semiconductor light emitting body. A method for manufacturing a semiconductor light emitting device.
JP58201648A 1983-10-27 1983-10-27 Semiconductor light emitting device and manufacture thereof Pending JPS6094783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58201648A JPS6094783A (en) 1983-10-27 1983-10-27 Semiconductor light emitting device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58201648A JPS6094783A (en) 1983-10-27 1983-10-27 Semiconductor light emitting device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6094783A true JPS6094783A (en) 1985-05-27

Family

ID=16444566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58201648A Pending JPS6094783A (en) 1983-10-27 1983-10-27 Semiconductor light emitting device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6094783A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142388A (en) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp Semiconductor laser device
KR100404416B1 (en) * 2001-07-06 2003-11-05 주식회사 옵토웨이퍼테크 LED and method of fabricating thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142388A (en) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp Semiconductor laser device
KR100404416B1 (en) * 2001-07-06 2003-11-05 주식회사 옵토웨이퍼테크 LED and method of fabricating thereof

Similar Documents

Publication Publication Date Title
US4662988A (en) Semiconductor devices and their fabrication
JPH08250808A (en) Semiconductor device and its manufacture
US4380861A (en) Method of making a semiconductor laser by liquid phase epitaxial growths
JPH0323634A (en) Manufacture of device
JPH07112091B2 (en) Method of manufacturing embedded semiconductor laser
JPH0864907A (en) Manufacture of planar buried laser diode
JPS6094783A (en) Semiconductor light emitting device and manufacture thereof
JP2714642B2 (en) Method for manufacturing semiconductor light emitting device
JPS6215876A (en) Manufacture of semiconductor light emitting device
JPH077846B2 (en) Method of manufacturing light emitting device
JPS6119186A (en) Manufacture of two-wavelength monolithic semiconductor laser array
JPS5884483A (en) Buried hetero-structure semiconductor laser
JPS60261184A (en) Semiconductor laser device and manufacture thereof
JPS6231165A (en) Hetero-junction compound semiconductor device
JPS60147119A (en) Manufacture of semiconductor element
JPS58110086A (en) Semiconductor laser and manufacture thereof
JPH07297497A (en) Semiconductor laser and its manufacturing method
JPS6062173A (en) Semiconductor laser device
JPH09181388A (en) Mask for forming buried layer of buried-type semiconductor laser and manufacture of buried-type semiconductor laser
JPH0691240B2 (en) Method for manufacturing optoelectronic integrated circuit
JPS63271991A (en) Manufacture of semiconductor laser element
JPS6318875B2 (en)
JPS57136385A (en) Manufacture of semiconductor laser
JPH06120615A (en) Manufacture of semiconductor laser element
JPH01208871A (en) Quantum fine line structure and formation thereof