JPS609253A - 信号伝送方法 - Google Patents
信号伝送方法Info
- Publication number
- JPS609253A JPS609253A JP11505583A JP11505583A JPS609253A JP S609253 A JPS609253 A JP S609253A JP 11505583 A JP11505583 A JP 11505583A JP 11505583 A JP11505583 A JP 11505583A JP S609253 A JPS609253 A JP S609253A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data signal
- data
- clk
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J7/00—Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は信号伝送方法に関する。
技術の背景
データ伝送系において、送信されたデータ信号を受信側
において再生するためには該データ信号に同期したクロ
ック信号が不可欠である。このクロック信号により前記
データ信号を打ち抜いて“１″＋１１０１１の信号を得
、これによシ原データを正確に再生することができる。
において再生するためには該データ信号に同期したクロ
ック信号が不可欠である。このクロック信号により前記
データ信号を打ち抜いて“１″＋１１０１１の信号を得
、これによシ原データを正確に再生することができる。
従来技術と問題点
従来から一般に行われている、クロック信号を再生する
ための代表的な方法として、受信側においてタイミング
抽出回路を設ける方法がある。この方法は、受信１した
データ信号そのものから、ＰＬＬ回路等によってそのタ
イミング成分を抽出し、これをもってクロック係号とす
るものである。
ための代表的な方法として、受信側においてタイミング
抽出回路を設ける方法がある。この方法は、受信１した
データ信号そのものから、ＰＬＬ回路等によってそのタ
イミング成分を抽出し、これをもってクロック係号とす
るものである。
ところが、この方法には２つの問題点がある。第１は、
受信側において比較的高価なタイミング抽出回路を設け
なけれはならず、データ伝送系の低コスト化に尺するこ
と。第２は、該タイミング抽出回路として広帯域で動作
するものか得られないこと、である。つまシ、送信でき
るデータ信号のビットレートを広範囲に亘って任意に設
足できないことでるる。このことは、例えは、データ伝
送系が光システムからなるときに特に問題となる。
受信側において比較的高価なタイミング抽出回路を設け
なけれはならず、データ伝送系の低コスト化に尺するこ
と。第２は、該タイミング抽出回路として広帯域で動作
するものか得られないこと、である。つまシ、送信でき
るデータ信号のビットレートを広範囲に亘って任意に設
足できないことでるる。このことは、例えは、データ伝
送系が光システムからなるときに特に問題となる。
光システムはもともと広帯域伝送に最適という利点を有
しながら、その利点が、タイミング抽出回路の狭帯域動
作という制限によって十分に発揮されないからである。
しながら、その利点が、タイミング抽出回路の狭帯域動
作という制限によって十分に発揮されないからである。
発明の目的
本発明の目的は、上記２つの問題点を同時に解決する仁
とのできる信号伝送方法を提案することである。
とのできる信号伝送方法を提案することである。
発明の構成
上記目的を達成するために本発明は、信号振幅Ａ１のク
ロック信号と信号振＠Ａ２ （ＡＩ＞Ａ２ ）のデータ
信号を同時に伝送するようにし、しかも該゛データ信号
を前記クロック＠号の各スペース領域に挿入するように
したことを特徴とするものである。
ロック信号と信号振＠Ａ２ （ＡＩ＞Ａ２ ）のデータ
信号を同時に伝送するようにし、しかも該゛データ信号
を前記クロック＠号の各スペース領域に挿入するように
したことを特徴とするものである。
発明の実施例
第１図は本発明の方法全実施するための送信装置の一例
を示す回路図である。本図において、送信装置１０は入
力端子１１および１１’にそれぞれデータ信号りおよび
これと対をなすクロック信号ＣＬＫを受信する。クロッ
ク信号ＣＬＫは該データ信号りのビットレートを規定す
る。一般的にはデータ信号りとクロック（Ｌ号ＣＬＫと
を区別して受信するということは行われていない。然し
本発明では、これらを敢えて区別して受信した上で、両
者を混成して伝送路１９に供給し、受信装置（図示せず
）に送信するものとする。
を示す回路図である。本図において、送信装置１０は入
力端子１１および１１’にそれぞれデータ信号りおよび
これと対をなすクロック信号ＣＬＫを受信する。クロッ
ク信号ＣＬＫは該データ信号りのビットレートを規定す
る。一般的にはデータ信号りとクロック（Ｌ号ＣＬＫと
を区別して受信するということは行われていない。然し
本発明では、これらを敢えて区別して受信した上で、両
者を混成して伝送路１９に供給し、受信装置（図示せず
）に送信するものとする。
第２図は第１図の送信装置１０の動作説明に用いる要部
波形図であシ、（１）〜（５）＠は、第１図の■〜■部
分にそれぞれ対応する。ｋ１図および第２図を参照する
と、クロック信号ＣＬＫは例えはデ−ティー５０％（こ
れに限らない）のパルス列がらなシ（（１）榴）、デー
タＤは、クロック信号ＣＬＫと同一のビラトレートラ有
する、例えばＮＲＺ信号である。なお、データ信号ＤＫ
は、ハツチングを飾し、クロック信号ＣＬＫと区別し易
くしている。
波形図であシ、（１）〜（５）＠は、第１図の■〜■部
分にそれぞれ対応する。ｋ１図および第２図を参照する
と、クロック信号ＣＬＫは例えはデ−ティー５０％（こ
れに限らない）のパルス列がらなシ（（１）榴）、デー
タＤは、クロック信号ＣＬＫと同一のビラトレートラ有
する、例えばＮＲＺ信号である。なお、データ信号ＤＫ
は、ハツチングを飾し、クロック信号ＣＬＫと区別し易
くしている。
これらデータ信号りとクロック信号ＣＬＫとを混成して
、結論的には（５）ｓの送信信号Ｓを得る。（５）欄に
おいて、クロック信号ＣＬＫは振幅ＡＩを有し、データ
信号りは振幅Ａ２を有し、ＡＩ ） Ａ２である。
、結論的には（５）ｓの送信信号Ｓを得る。（５）欄に
おいて、クロック信号ＣＬＫは振幅ＡＩを有し、データ
信号りは振幅Ａ２を有し、ＡＩ ） Ａ２である。
好ましくはＡ１＝２・Ａ２である。さらにデータ信号り
はクロック信号ＣＬＫの各スペース領域ＳＰに挿入され
る。このようにすれば、前記受信装置では振幅Ａ１の信
号のみを選択的に取シ出すことによシクロツク信号ＣＬ
Ｋを簡単に抽出することができる。
はクロック信号ＣＬＫの各スペース領域ＳＰに挿入され
る。このようにすれば、前記受信装置では振幅Ａ１の信
号のみを選択的に取シ出すことによシクロツク信号ＣＬ
Ｋを簡単に抽出することができる。
又、振幅Ａ２の信号のみを選択的に取シ出すと共に、抽
出したクロック信号ＣＬＫに同期してこれを打ち抜けば
簡単にデータ信号りを再生することができる。信号りと
ＣＬＫから送信信号Ｓを得る過程は次のとおシである。
出したクロック信号ＣＬＫに同期してこれを打ち抜けば
簡単にデータ信号りを再生することができる。信号りと
ＣＬＫから送信信号Ｓを得る過程は次のとおシである。
データ信号りおよびクロック信号ＣＬＫを、まずＤ−フ
リップフロップ１２のＤ−人力およびＣ−人力にそれぞ
れ印加する。これによシ、クロック信号ＣＬＫに完全に
同期したデータ信号ＤＪ−Ｄ−７リツプフロツプ１２の
Ｑ−出力よシ得ることができる（（２）欄）。このＱ−
出力からのデータ信号りはにΦダート１３の一方の入力
に印加される。ＡＮＤダート１３の他方の入力には、ク
ロック信号ＣＬＫをインバータ１４によυレベル反転し
た信号（（３） ４１１１ ）を受信する。そうすると
、ＡＮＤゲート１３からは、（４）欄に示すＭの出力が
得られる。このＡＮＤ出力は、クロック信号ＣＬＫの各
スペース領域ＳＰ内に落ち込んだデータ信号となる。Ｓ
Ｐ内に落ち込んだデータ信号ｄは、送信駆動回路１５（
１６，１７，１８を呑む）に供給される。又、クロック
信号ＣＬＫも一部分岐して該回路１４に供給される。送
信装置１０が光システム内のものであれはＬＥＤ又はＬ
Ｄ等の発光素子１８が伝送路１９と結合することになる
が、この発光素子１８はドライバ１６およびドライバ１
７によって６勤制御される。それぞれトランジスタよシ
なるドライバ１６と１７の各エミッタには抵抗Ｒ１およ
びＲ２が接ＭＬされる。ここで、これらの抵抗値の比を
Ｒ１：Ｒ２＝１：２に設定しておけは、クロ″信号側″
）５１１Ａ１６は＃′＠、、ＡＩのり°′り １化号Ｃ
ＬＫを出力し、データ信号側のドライバ１７は振幅Ａ２
のデータ信号Ａ２ （ＡＩ ）Ａ２ ）を出力し且つＡ
１とＡ２の比はＡ１：Ａ２＝２：１となシ、送信信号５
（（５）ａ）が形成される。図中のＶは電源である。第
３図鉱論理″１”および１０＃の場合の第１図の送信信
号Ｓの具体的波形を示す図である。
リップフロップ１２のＤ−人力およびＣ−人力にそれぞ
れ印加する。これによシ、クロック信号ＣＬＫに完全に
同期したデータ信号ＤＪ−Ｄ−７リツプフロツプ１２の
Ｑ−出力よシ得ることができる（（２）欄）。このＱ−
出力からのデータ信号りはにΦダート１３の一方の入力
に印加される。ＡＮＤダート１３の他方の入力には、ク
ロック信号ＣＬＫをインバータ１４によυレベル反転し
た信号（（３） ４１１１ ）を受信する。そうすると
、ＡＮＤゲート１３からは、（４）欄に示すＭの出力が
得られる。このＡＮＤ出力は、クロック信号ＣＬＫの各
スペース領域ＳＰ内に落ち込んだデータ信号となる。Ｓ
Ｐ内に落ち込んだデータ信号ｄは、送信駆動回路１５（
１６，１７，１８を呑む）に供給される。又、クロック
信号ＣＬＫも一部分岐して該回路１４に供給される。送
信装置１０が光システム内のものであれはＬＥＤ又はＬ
Ｄ等の発光素子１８が伝送路１９と結合することになる
が、この発光素子１８はドライバ１６およびドライバ１
７によって６勤制御される。それぞれトランジスタよシ
なるドライバ１６と１７の各エミッタには抵抗Ｒ１およ
びＲ２が接ＭＬされる。ここで、これらの抵抗値の比を
Ｒ１：Ｒ２＝１：２に設定しておけは、クロ″信号側″
）５１１Ａ１６は＃′＠、、ＡＩのり°′り １化号Ｃ
ＬＫを出力し、データ信号側のドライバ１７は振幅Ａ２
のデータ信号Ａ２ （ＡＩ ）Ａ２ ）を出力し且つＡ
１とＡ２の比はＡ１：Ａ２＝２：１となシ、送信信号５
（（５）ａ）が形成される。図中のＶは電源である。第
３図鉱論理″１”および１０＃の場合の第１図の送信信
号Ｓの具体的波形を示す図である。
第２図の（５）欄に示す送信信号Ｓからクロック信号Ｃ
ＬＫとデータ信号りを前記受信装置で再生することは前
述したように容易である。
ＬＫとデータ信号りを前記受信装置で再生することは前
述したように容易である。
第４図は第１図および第２図（５）ａに示した送信信号
Ｓからクロック信号ＣＬＫおよびデータ信号りを再生す
る受信装置の一例を示す回路図である。
Ｓからクロック信号ＣＬＫおよびデータ信号りを再生す
る受信装置の一例を示す回路図である。
受信装置４０は、伝送路１９〃・らの送信信号Ｓを受信
して原データＤおよび原クロツク信号ＣＬＫを再生する
。第５図は第４図の受信装置４０の動作説明に用いる後
部波形図であシ、（１）〜（５）欄は第４図の０〜０部
分にそれぞれ対応する。第４図および第５図を参照する
と、伝送路１９からの送信信号Ｓは、ＰＩＮ又はＡＰＤ
％：の受光素子４１によって受信され、電気信号に俊換
されてから増幅器４２を通して受信４１号Ｒ（（１）ｔ
ｉｌｌ！ ）となる。この受信信号Ｒはコンパレータ４
３およびコンパレータ４４の各第１人力に印加され、各
第２人力にはスレッショルド電圧■ｔ１およびＶｔ２が
それぞれ印加される。Ａ１：Ａ２＝２：１とすれば、Ｖ
、、： Ｖ ｔ２”＝２：１とする。これらのスレッシ
ョルド常圧レベルは、（１）ｉｌ＋’ａ中の一点鎖線で
示される。コンパレータ４３はＶｔ１によって、クロッ
ク信号ＣＬＫを選択的に抽出して、（２）４ｍの出力を
得る。コンパレータ４４は、Ｖｔ２によって、データ信
号りを迎、択的に抽出して、（３）欄の出力を得る。論
理゛０ ＋＋のときはノ・ツチングの部分には信号か現
われない。
して原データＤおよび原クロツク信号ＣＬＫを再生する
。第５図は第４図の受信装置４０の動作説明に用いる後
部波形図であシ、（１）〜（５）欄は第４図の０〜０部
分にそれぞれ対応する。第４図および第５図を参照する
と、伝送路１９からの送信信号Ｓは、ＰＩＮ又はＡＰＤ
％：の受光素子４１によって受信され、電気信号に俊換
されてから増幅器４２を通して受信４１号Ｒ（（１）ｔ
ｉｌｌ！ ）となる。この受信信号Ｒはコンパレータ４
３およびコンパレータ４４の各第１人力に印加され、各
第２人力にはスレッショルド電圧■ｔ１およびＶｔ２が
それぞれ印加される。Ａ１：Ａ２＝２：１とすれば、Ｖ
、、： Ｖ ｔ２”＝２：１とする。これらのスレッシ
ョルド常圧レベルは、（１）ｉｌ＋’ａ中の一点鎖線で
示される。コンパレータ４３はＶｔ１によって、クロッ
ク信号ＣＬＫを選択的に抽出して、（２）４ｍの出力を
得る。コンパレータ４４は、Ｖｔ２によって、データ信
号りを迎、択的に抽出して、（３）欄の出力を得る。論
理゛０ ＋＋のときはノ・ツチングの部分には信号か現
われない。
ところで、コンパレータ４４はｖｔｌよシ低いレベｉｖ
ノｖｔ ２ ｆスレッショルド電圧とするかう、結局
はクロック信号ＣＬＫも一緒に抽出してしまうことにな
る。そこで、データ信号が存在する部分のみを選択に抽
出する必要がある。そこで、クロック信号ＣＬＫ （＜
２）株）の立上シを、図中の矢印に沿って（４）４Ｔｈ
に示す如く遅延させ、この遅延されたクロック信号の立
上シで、（３）’ｌＦｉのデータ信号を打ち抜くことと
する。ただし、実用上、前記の矢印に泊った非常に長い
遅延を形成するのは困難である。
ノｖｔ ２ ｆスレッショルド電圧とするかう、結局
はクロック信号ＣＬＫも一緒に抽出してしまうことにな
る。そこで、データ信号が存在する部分のみを選択に抽
出する必要がある。そこで、クロック信号ＣＬＫ （＜
２）株）の立上シを、図中の矢印に沿って（４）４Ｔｈ
に示す如く遅延させ、この遅延されたクロック信号の立
上シで、（３）’ｌＦｉのデータ信号を打ち抜くことと
する。ただし、実用上、前記の矢印に泊った非常に長い
遅延を形成するのは困難である。
そこでインバータ４７によって（２）欄のクロック信号
をレベル反転し、それから所望の前記遅延を形成するよ
うにすれは、必要な遅延時間は（４）ｓのτと短くて済
む。このτなる遅延を与えるのが遅延回路（ＤＬ ）
４５である。又、このインバータ４７は、次段のインバ
ータ４８と共に、ＴＴＬレベルのＩＣからなる遅延回路
４５０入出力保護バツフアとしても機能する。インバー
タ４９はインバータ４８によるレベル反転を元に戻すだ
めのものでちる。
をレベル反転し、それから所望の前記遅延を形成するよ
うにすれは、必要な遅延時間は（４）ｓのτと短くて済
む。このτなる遅延を与えるのが遅延回路（ＤＬ ）
４５である。又、このインバータ４７は、次段のインバ
ータ４８と共に、ＴＴＬレベルのＩＣからなる遅延回路
４５０入出力保護バツフアとしても機能する。インバー
タ４９はインバータ４８によるレベル反転を元に戻すだ
めのものでちる。
かくして０部分には（４）＃のクロック信号が得られる
から、これをもって、■部分からの（３）ｓのクロック
およびデータ信号のうち、データ信号のみを選択的に打
ち抜く。この打抜きは、Ｄ−７リツゾフロツｆ４６によ
って行われ、そのＱ−出力より、原データ信号りを再生
する（ （５）ａ ）。なお、受信したクロック信号Ｃ
ＬＫ （（１）欄）と、再生したクロック信号ＣＬＫ
（（４）＃ ）との間の位相がずれているが、問題とは
ならない。クロック信号ＣＬＫはデータ信号りのビット
レートを表わすものとして付随的なものであるからであ
る。
から、これをもって、■部分からの（３）ｓのクロック
およびデータ信号のうち、データ信号のみを選択的に打
ち抜く。この打抜きは、Ｄ−７リツゾフロツｆ４６によ
って行われ、そのＱ−出力より、原データ信号りを再生
する（ （５）ａ ）。なお、受信したクロック信号Ｃ
ＬＫ （（１）欄）と、再生したクロック信号ＣＬＫ
（（４）＃ ）との間の位相がずれているが、問題とは
ならない。クロック信号ＣＬＫはデータ信号りのビット
レートを表わすものとして付随的なものであるからであ
る。
発明の詳細
な説明したように本発明によれは、データ信号のビット
レートがどのように変動しようとも、受信側において常
に正確なデータ信号の再生を可能とする、信号伝送方法
が火現され、特に広帯竣の光信号伝送に有益である。
レートがどのように変動しようとも、受信側において常
に正確なデータ信号の再生を可能とする、信号伝送方法
が火現され、特に広帯竣の光信号伝送に有益である。
第１図は本発明の方法を実旋するための送信装置の一例
を示す回路図、第２図は第１図の送信装置１０の動作説
明に用いる要部波形図、第３図は論理″１”およびｔｏ
Ｏｎの場合の第１図の送信信号Ｓの具体的波形を示す
図、第４図は第１図および第２図（５）框に示した送信
イ１号Ｓからクロック信号ＣＬＫおよびデータ信号りを
再生する受信装置の一例を示す回路図、第５図は第４図
の受信装置４０の動作説明に用いる要部波形図である。 １０・・・送信装置、１１ 、１１’・・・入力端子、
１５・・・駆動１路、１９・・・伝送路、４０・・・受
信装置、Ｄ・・・データ信号、ＣＬＫ・・・クロック信
号、Ｓ・・・送信信号、Ｒ・・・受信信号。
を示す回路図、第２図は第１図の送信装置１０の動作説
明に用いる要部波形図、第３図は論理″１”およびｔｏ
Ｏｎの場合の第１図の送信信号Ｓの具体的波形を示す
図、第４図は第１図および第２図（５）框に示した送信
イ１号Ｓからクロック信号ＣＬＫおよびデータ信号りを
再生する受信装置の一例を示す回路図、第５図は第４図
の受信装置４０の動作説明に用いる要部波形図である。 １０・・・送信装置、１１ 、１１’・・・入力端子、
１５・・・駆動１路、１９・・・伝送路、４０・・・受
信装置、Ｄ・・・データ信号、ＣＬＫ・・・クロック信
号、Ｓ・・・送信信号、Ｒ・・・受信信号。
Claims (1)
- 【特許請求の範囲】 １、 データ信号と該データ信号のビットレートに同期
したクロック信号とを混成して伝送する信号伝送方法に
おいて、 前記クロック信号は振幅Ａ１のパルス列とするとともに
、前記データ信号は振幅Ａ２ （ＡＩ ＞Ａ２ ）とし
、且つ該データ信号は前記クロック係号の各スペー及領
域に挿入して伝送するようにしたことを特徴とする信号
伝送方法。 ２、前記振幅Ａ２のレベルが前記振幅Ａ１の約７のレベ
ルである特許請求の範囲第１項記載の４８号伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11505583A JPS609253A (ja) | 1983-06-28 | 1983-06-28 | 信号伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11505583A JPS609253A (ja) | 1983-06-28 | 1983-06-28 | 信号伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609253A true JPS609253A (ja) | 1985-01-18 |
Family
ID=14653055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11505583A Pending JPS609253A (ja) | 1983-06-28 | 1983-06-28 | 信号伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2652217A1 (fr) * | 1989-09-20 | 1991-03-22 | Merlin Gerin | Dispositif de transmission synchrone, notamment pour declencheur electronique. |
| EP1865633A1 (en) * | 2006-06-09 | 2007-12-12 | British Telecommunications Public Limited Company | Framing of analog communication |
| WO2007141508A1 (en) * | 2006-06-09 | 2007-12-13 | British Telecommunications Public Limited Company | Framing of analog communication |
-
1983
- 1983-06-28 JP JP11505583A patent/JPS609253A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2652217A1 (fr) * | 1989-09-20 | 1991-03-22 | Merlin Gerin | Dispositif de transmission synchrone, notamment pour declencheur electronique. |
| EP1865633A1 (en) * | 2006-06-09 | 2007-12-12 | British Telecommunications Public Limited Company | Framing of analog communication |
| WO2007141508A1 (en) * | 2006-06-09 | 2007-12-13 | British Telecommunications Public Limited Company | Framing of analog communication |
| US8730987B2 (en) | 2006-06-09 | 2014-05-20 | British Telecommunications Public Limited Company | Framing of analog communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542420A (en) | Manchester decoder | |
| US8284848B2 (en) | Differential data transferring system and method using three level voltages | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US20040101036A1 (en) | Digital signal transfer method | |
| US4255742A (en) | Data communication code | |
| US10630314B1 (en) | Method and system for asynchronous serialization of multiple serial communication signals | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US6304600B1 (en) | Modulation/demodulation method and apparatus | |
| JPS609253A (ja) | 信号伝送方法 | |
| JPH0519348B2 (ja) | ||
| US5933799A (en) | Noise eliminating bus receiver | |
| JPH0436494B2 (ja) | ||
| US4806907A (en) | Apparatus and method for digital data transmission | |
| JPS5913450A (ja) | 直列デ−タ伝送方式 | |
| EP0093614B1 (en) | Frequency-encoding circuit for reducing distortion | |
| US3976996A (en) | Conversion of FSK to NRZ coding | |
| US3488600A (en) | Digital demodulator network | |
| US4255813A (en) | Dicode transmission system | |
| PT79621A (fr) | Procede et circuit de regeneration d'instants significatifs d'un signal periodique | |
| JPH02274139A (ja) | データ伝送システム | |
| US5666117A (en) | Non-Return to Zero Level to Bi-Phase signal converter | |
| JPS5829028B2 (ja) | 光信号伝送方式 | |
| JPH10308728A (ja) | 同期伝送システム | |
| GB1155623A (en) | Error Reduction Coding for Digital Facsimile | |
| JP3340822B2 (ja) | 双方向光送受信方法及び双方向光送受信装置 |