JPS6088380A - レ−ダ装置 - Google Patents
レ−ダ装置Info
- Publication number
- JPS6088380A JPS6088380A JP19586383A JP19586383A JPS6088380A JP S6088380 A JPS6088380 A JP S6088380A JP 19586383 A JP19586383 A JP 19586383A JP 19586383 A JP19586383 A JP 19586383A JP S6088380 A JPS6088380 A JP S6088380A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- register
- target video
- area
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/66—Radar-tracking systems; Analogous systems
- G01S13/70—Radar-tracking systems; Analogous systems for range tracking only
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、飛翔体、地上目標２Ｍｉ船等を追尾〔従来
技術〕 従来のこの種装置の一例として第１図に示すものがあっ
た。図において＋１１は空中線、−＋２１４１受信信号
を検波し増幅する受信機、（３）は追尾距離ゲートの前
半分である前ゲート回路、（４）は追尾距離ゲートの後
半分である後ゲート回路、（５ａ）及び（５ｂ）は前ゲ
ート回路（３）及び後ゲート回路（４）でゲートさｉｔ
た目標ビデオ信号の面積に比例した電圧を発生するスト
レッチ回路、（６）は追尾目標中心と追尾ゲート中心の
差を検出するディスクリ回路、（７）は前ゲート回路（
３）及び後ゲート回路（４）に追尾ゲート位置を指示す
るゲート発生回路である。
技術〕 従来のこの種装置の一例として第１図に示すものがあっ
た。図において＋１１は空中線、−＋２１４１受信信号
を検波し増幅する受信機、（３）は追尾距離ゲートの前
半分である前ゲート回路、（４）は追尾距離ゲートの後
半分である後ゲート回路、（５ａ）及び（５ｂ）は前ゲ
ート回路（３）及び後ゲート回路（４）でゲートさｉｔ
た目標ビデオ信号の面積に比例した電圧を発生するスト
レッチ回路、（６）は追尾目標中心と追尾ゲート中心の
差を検出するディスクリ回路、（７）は前ゲート回路（
３）及び後ゲート回路（４）に追尾ゲート位置を指示す
るゲート発生回路である。
第２図は第１図に示したものの動作波形図であり、←）
は受信機（２）の出刃信号である目標ビデオ信号、 Ｃ
Ｂ）は前ゲート回路（３）のゲート信号、（Ｃ）は後ゲ
ート回路（４）のゲート信号、（ｐ）はストレッチ回路
（５ａ）の出力波形、（ト））はストレッチ回路（５ｂ
）の出刃波形、（Ｆ）はディスクリ回路（６）の出力特
性、 （′ｒ）は目標ビデオ信号（Ａ）に、ゲート信号
（Ｂ）を掛けて抽出されふ１檜ビデオ面積、←）は目標
ビデオ信号（Ａ）にゲート信号（Ｃ）を掛けて抽出され
る目標ビデオ面積。
は受信機（２）の出刃信号である目標ビデオ信号、 Ｃ
Ｂ）は前ゲート回路（３）のゲート信号、（Ｃ）は後ゲ
ート回路（４）のゲート信号、（ｐ）はストレッチ回路
（５ａ）の出力波形、（ト））はストレッチ回路（５ｂ
）の出刃波形、（Ｆ）はディスクリ回路（６）の出力特
性、 （′ｒ）は目標ビデオ信号（Ａ）に、ゲート信号
（Ｂ）を掛けて抽出されふ１檜ビデオ面積、←）は目標
ビデオ信号（Ａ）にゲート信号（Ｃ）を掛けて抽出され
る目標ビデオ面積。
ＶＥは、目標ビデオ面積０）に比例した電圧、ＶＬは目
標ビデオ面積←）に比例した電圧、（ハ）は目標ビデオ
信号（ハ））が大きい場合のディスクリ特性、に）は目
標ビデオ信号←）が小さい場合のディスクリ特性を示す
ものである。
標ビデオ面積←）に比例した電圧、（ハ）は目標ビデオ
信号（ハ））が大きい場合のディスクリ特性、に）は目
標ビデオ信号←）が小さい場合のディスクリ特性を示す
ものである。
次に従来の動作を第１図及び第２図を用いて説明する。
空中線＋１１は追尾しようとする目標からのレーダ・エ
コー信号を受信して、受信機（２）に送出する。
コー信号を受信して、受信機（２）に送出する。
受信機（２）においては、検波及びＮｉ＠を行い、目標
ビデオ信号（ハ））として出力する。この目標ビデオ信
号（Ａ）は、前ゲート回路（３）においてゲート信号（
Ｂ）を掛けて目標ビデオ面積０）を得る。−万、目標ビ
デオ信号（Ａ）は後ゲート回路（４）において、グーＨ
ぎ号←）を掛けて目標ビデオ面積←）を得る。ここで得
られた目標ビデオ面積（イ）、及び（ロ）をそれぞれス
トレッチ回路（５ａ）及び（５ｂ）に入力し、目標ビデ
オ面積（イ）及び←）に比例した電圧、ＶＥ及びｖＬを
得て９次に続くディスクリ回路（６）に送る。ディスク
リ回路（６）テは、 Ｖｅ＝Ｖｇ＋ＶＩ、 （ココテＶ
ｅＦｉディスク、す・エラー電圧）なる演算を行ってい
る。つまシブイスクリ・エラー電圧Ｖθは、目標ビデオ
面積（イ）と←）の差を示す電圧であシ、言換えれば目
標ビデオ信号に））の面積中心と追尾ゲートの中心のず
れを示すものである。この関係を示すのがディスクリ特
性便）であり、ディスクリ・エラー電圧Ｖθに対する追
尾ゲートのずれＲを検出するためのもの−である。ディ
スクリ回路（６）よｐ追尾ゲートの位置ずれ情報をゲー
ト発生回路（７）に送出し、その情報を基にゲート発生
回路（７）では、前ゲート回路（３）及び後ゲート回路
（４）に河しゲート信号（Ｂ）、及び（０）を制御する
。このようにして、目標ビデオ信号（ハ））の面積中心
を常に追尾グーＩ・中心に一致させるように、フィード
・バック・ループを形成し、目標ビデオ信号（Ａ） を
追尾するようになっている。
ビデオ信号（ハ））として出力する。この目標ビデオ信
号（Ａ）は、前ゲート回路（３）においてゲート信号（
Ｂ）を掛けて目標ビデオ面積０）を得る。−万、目標ビ
デオ信号（Ａ）は後ゲート回路（４）において、グーＨ
ぎ号←）を掛けて目標ビデオ面積←）を得る。ここで得
られた目標ビデオ面積（イ）、及び（ロ）をそれぞれス
トレッチ回路（５ａ）及び（５ｂ）に入力し、目標ビデ
オ面積（イ）及び←）に比例した電圧、ＶＥ及びｖＬを
得て９次に続くディスクリ回路（６）に送る。ディスク
リ回路（６）テは、 Ｖｅ＝Ｖｇ＋ＶＩ、 （ココテＶ
ｅＦｉディスク、す・エラー電圧）なる演算を行ってい
る。つまシブイスクリ・エラー電圧Ｖθは、目標ビデオ
面積（イ）と←）の差を示す電圧であシ、言換えれば目
標ビデオ信号に））の面積中心と追尾ゲートの中心のず
れを示すものである。この関係を示すのがディスクリ特
性便）であり、ディスクリ・エラー電圧Ｖθに対する追
尾ゲートのずれＲを検出するためのもの−である。ディ
スクリ回路（６）よｐ追尾ゲートの位置ずれ情報をゲー
ト発生回路（７）に送出し、その情報を基にゲート発生
回路（７）では、前ゲート回路（３）及び後ゲート回路
（４）に河しゲート信号（Ｂ）、及び（０）を制御する
。このようにして、目標ビデオ信号（ハ））の面積中心
を常に追尾グーＩ・中心に一致させるように、フィード
・バック・ループを形成し、目標ビデオ信号（Ａ） を
追尾するようになっている。
しかるに上記のようにディスクリ回路（６）が、目標ビ
デオ信号（Ａ）の面積を利用したものであるために、デ
ィスクリ特性であるディスクリ・エラ一電子な関係に保
てず、追尾ゲートの前後で８字カーブになり、リニア範
囲は送信パルス幅と追尾ゲート幅で決まる値以上広げる
ことはできず、重速目標の追尾等に対し１重大な欠点と
なっていた。
デオ信号（Ａ）の面積を利用したものであるために、デ
ィスクリ特性であるディスクリ・エラ一電子な関係に保
てず、追尾ゲートの前後で８字カーブになり、リニア範
囲は送信パルス幅と追尾ゲート幅で決まる値以上広げる
ことはできず、重速目標の追尾等に対し１重大な欠点と
なっていた。
またディスクリ特性Ｃ）が、目標ビデオ信号←）に依存
していることから、ＡＧＯが利かないような小信号時に
は、ディスクリ特性ψ）の二のように。
していることから、ＡＧＯが利かないような小信号時に
は、ディスクリ特性ψ）の二のように。
ハに比べ同じ追尾ゲート中心位置ずれＲに対してディス
クリ・エラー電圧Ｖｅは低くなってしまい安定追尾動作
が困難とな９．ついには過量不能となる欠点がめった。
クリ・エラー電圧Ｖｅは低くなってしまい安定追尾動作
が困難とな９．ついには過量不能となる欠点がめった。
この発明は、かかる欠点を改善する目的でなされたもの
で、目標ビデオ信号のｔＭ＋績中心位置をメモリ・アド
レスよりめることによシ、ディスク特性を完全リニアに
し、かつ目標ビデオ信号の大小と無関係にディスクリ特
性の傾きを一短に保つことｆｔ０Ｊ′能にし、目標の追
尾を安置にしたレーダ装置を提供することを目的として
いる。
で、目標ビデオ信号のｔＭ＋績中心位置をメモリ・アド
レスよりめることによシ、ディスク特性を完全リニアに
し、かつ目標ビデオ信号の大小と無関係にディスクリ特
性の傾きを一短に保つことｆｔ０Ｊ′能にし、目標の追
尾を安置にしたレーダ装置を提供することを目的として
いる。
ｒ発明の寥施侑１］
第３図はこの発明の一実施例を示すブロック図。
第４図は第３図に示し友ものの動作波形図である。
第３図において、 ＋１１． ＋２１．及び（７）は上
記従来の装置と全く同一のものである。（３）￥ｉ目標
ビデオ信号を抽出するためのゲート回路、（９）はアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換回路、
Ｑ［ｌはデジタル化された目標ビデオ信号を記憶するメ
モリ回路、０Ｉ）は上記メモリ回路叫の任意なアドレス
区間のデジタル化目標ビデオ信号を読み出して刀口算す
ることにより２面積を算出する面稙算出回路、α力は１
／２ スケーラ、１１列はレジスタ、 ｔｔａｔｉ面積
算出回路（Ｉｌ）とレジスタ（２）の値を常に比較して
いる比較回路、ａ９は前１７２目標ビデオ面積算出時の
メモリ・アドレスを保持する前１／２レジスタ。
記従来の装置と全く同一のものである。（３）￥ｉ目標
ビデオ信号を抽出するためのゲート回路、（９）はアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換回路、
Ｑ［ｌはデジタル化された目標ビデオ信号を記憶するメ
モリ回路、０Ｉ）は上記メモリ回路叫の任意なアドレス
区間のデジタル化目標ビデオ信号を読み出して刀口算す
ることにより２面積を算出する面稙算出回路、α力は１
／２ スケーラ、１１列はレジスタ、 ｔｔａｔｉ面積
算出回路（Ｉｌ）とレジスタ（２）の値を常に比較して
いる比較回路、ａ９は前１７２目標ビデオ面積算出時の
メモリ・アドレスを保持する前１／２レジスタ。
駄Ｑは後１／２目標ビデオ面積算出時のメモリ・アドレ
スを保持する後１／２レジスタ、（６）は前１／２レジ
スタ（１９と後１／２レジスタ０Ｉにそれぞれ保持され
ているメモリ・アドレスよシ、その差を算出し目標ビデ
オ信号の面積中心と追尾ゲートの中心位置とのずれを検
出するディスクリ回路を示しているＯ 第４図は第３図に示したものの動作波形図であり、（Ｇ
）はメモリ回路α（ＩＫ記憶されているデジタル化目標
ビデオ信号を概念的に示したもので１〜２１の数字はメ
モリ・アドレスを示す。０）はメモリ・アドレス１から
順次面積算出回路（Ｉυで面Ｍｋをめて行き、全目標ビ
デオ面積の２分の１を越える１つ前のメモリ・アドレス
までの前１／２目標ビデオ面績ｆＩ＝）と、メモリ・ア
ドレスト１０ｉ示している。Ｇｒ）は反対にメモリ・ア
ドレス２１から順次面積算出回路ａυで内積をめて行き
、全目標ビデオ面積の２分の１を越える１つ前のメモリ
・アドレスまでの後１／２目標ビデオ面積（へ）とメモ
リ・アドレス２１〜１２を示している。（６））は縦軸
をメモリ・アドレス、横軸を追尾ゲートの中心位置ずれ
Ｒとしたディスクリ回路（６）の出方特性を示す。
スを保持する後１／２レジスタ、（６）は前１／２レジ
スタ（１９と後１／２レジスタ０Ｉにそれぞれ保持され
ているメモリ・アドレスよシ、その差を算出し目標ビデ
オ信号の面積中心と追尾ゲートの中心位置とのずれを検
出するディスクリ回路を示しているＯ 第４図は第３図に示したものの動作波形図であり、（Ｇ
）はメモリ回路α（ＩＫ記憶されているデジタル化目標
ビデオ信号を概念的に示したもので１〜２１の数字はメ
モリ・アドレスを示す。０）はメモリ・アドレス１から
順次面積算出回路（Ｉυで面Ｍｋをめて行き、全目標ビ
デオ面積の２分の１を越える１つ前のメモリ・アドレス
までの前１／２目標ビデオ面績ｆＩ＝）と、メモリ・ア
ドレスト１０ｉ示している。Ｇｒ）は反対にメモリ・ア
ドレス２１から順次面積算出回路ａυで内積をめて行き
、全目標ビデオ面積の２分の１を越える１つ前のメモリ
・アドレスまでの後１／２目標ビデオ面積（へ）とメモ
リ・アドレス２１〜１２を示している。（６））は縦軸
をメモリ・アドレス、横軸を追尾ゲートの中心位置ずれ
Ｒとしたディスクリ回路（６）の出方特性を示す。
次に動作について説明する。窒中腺（１）は追尾しよう
とする目標からのレーダ・エコー信号を受信して、受信
機（２）に送出する。受信機（２）においては。
とする目標からのレーダ・エコー信号を受信して、受信
機（２）に送出する。受信機（２）においては。
検波及び増幅を行い、目標ビデオ信号として出力する。
この目標ビデオ信号はゲート回路（８）におい゛ て、
追尾ゲートを掛けてゲーテッド・ビデオ信号となり２次
に続（Ａ／Ｄ変換回路（９）に送出する。
追尾ゲートを掛けてゲーテッド・ビデオ信号となり２次
に続（Ａ／Ｄ変換回路（９）に送出する。
Ａ／Ｄ 変換回路（９）でデジタル化目標ビデオ信号（
Ｇ）に変換され、メモリ回路ａｌに記憶さ九る。ここで
まず面積算出回路ａυにょ）、メモリ回路−に記憶され
ているデジタル化目標ビデオ信号（Ｇ）をメモリ・アド
レス１より２１まで順次加算して、全目標ビデオ面積を
算出し、 １／２スケーラυにて２分の１とし、その後
レジスタ（Ｉ３に保持する。つづいて１面積算出回路住
υはメモリ回路Ｑ１のメモリ・アドレス１より順次読み
出し面ａを算出する。その際比較回路Ｉは面積算出回路
ａｌｌの中間結果とレジスタα漕に保持されている全目
標ビデオ面積の２分の１の値と常に比較をし、Ａ２Ｂな
る条件に達しｆｃか否かを判定し、もし、Ａ２Ｂに達し
ていなかったならば前１／２レジスタα９に現時点のメ
モリ・アドレスを保持するように指示している。よって
、メモリ・アドレス１より）畝次面積〃ｕ算を進めて行
き第４図（［（）に示すように、メモリ・アドレス１０
まではＡ２Ｂなる条件に達していないので。
Ｇ）に変換され、メモリ回路ａｌに記憶さ九る。ここで
まず面積算出回路ａυにょ）、メモリ回路−に記憶され
ているデジタル化目標ビデオ信号（Ｇ）をメモリ・アド
レス１より２１まで順次加算して、全目標ビデオ面積を
算出し、 １／２スケーラυにて２分の１とし、その後
レジスタ（Ｉ３に保持する。つづいて１面積算出回路住
υはメモリ回路Ｑ１のメモリ・アドレス１より順次読み
出し面ａを算出する。その際比較回路Ｉは面積算出回路
ａｌｌの中間結果とレジスタα漕に保持されている全目
標ビデオ面積の２分の１の値と常に比較をし、Ａ２Ｂな
る条件に達しｆｃか否かを判定し、もし、Ａ２Ｂに達し
ていなかったならば前１／２レジスタα９に現時点のメ
モリ・アドレスを保持するように指示している。よって
、メモリ・アドレス１より）畝次面積〃ｕ算を進めて行
き第４図（［（）に示すように、メモリ・アドレス１０
まではＡ２Ｂなる条件に達していないので。
前１／２レジスタαωには現時点のメモリ・アドレス１
０が保持される。つづいて、メモリ・アドレス１１を面
積算出回路０υでめた時、比較回路０４１はＡ２Ｂなる
条件に達したと判定し、前１／２レジスターに対しメモ
リ・アドレス１１を保持することを禁止する。よって前
１／２レジスタには。
０が保持される。つづいて、メモリ・アドレス１１を面
積算出回路０υでめた時、比較回路０４１はＡ２Ｂなる
条件に達したと判定し、前１／２レジスターに対しメモ
リ・アドレス１１を保持することを禁止する。よって前
１／２レジスタには。
メモリ・アドレス１ｏが保持されたままとなる。
引続き、今度は反対にメモリ・アドレス２１より面構〃
ｕ算を開始し、上記前１／２レジスタａ９のメモリ・ア
ドレス値をめた時と同様にして、第４図（Ｊ）に示すよ
うに、メモリ・アドレス１２を後１／２ ｖジｙ、、ｐ
ａ６に保持する。前１／２レジスタα９のメモリ・アド
レス区間と、後１／２レジスタｔｔ。
ｕ算を開始し、上記前１／２レジスタａ９のメモリ・ア
ドレス値をめた時と同様にして、第４図（Ｊ）に示すよ
うに、メモリ・アドレス１２を後１／２ ｖジｙ、、ｐ
ａ６に保持する。前１／２レジスタα９のメモリ・アド
レス区間と、後１／２レジスタｔｔ。
のメモリ・アドレス値とをディスクリ回路（６）に送出
する。ディスクリ回路（６）は ＭＡ２−ＭＡｌ ＭＡ＝ＭＡｔ ＋−−−−−−−ｉ１ンここで ＭＡは
追尾目積ビデオ面情の中ｉ１”ｓ （ｉ７ ｍを示すメ
モリ・アドレス ＭＡｌは前１／２レジスタに保持されているメモリ・ア
ドレス ＭＡ２は後１／２レジスタに保持されているメモリ・ア
ドレス なる演算を行い、追尾目標ビデオ面積の中心位置ＭＡと
追尾ゲート中心位置とのづれＲとのディスクリ特性を生
爪している。ゲート発生回路イア）は。
する。ディスクリ回路（６）は ＭＡ２−ＭＡｌ ＭＡ＝ＭＡｔ ＋−−−−−−−ｉ１ンここで ＭＡは
追尾目積ビデオ面情の中ｉ１”ｓ （ｉ７ ｍを示すメ
モリ・アドレス ＭＡｌは前１／２レジスタに保持されているメモリ・ア
ドレス ＭＡ２は後１／２レジスタに保持されているメモリ・ア
ドレス なる演算を行い、追尾目標ビデオ面積の中心位置ＭＡと
追尾ゲート中心位置とのづれＲとのディスクリ特性を生
爪している。ゲート発生回路イア）は。
ディスク回路（６）からの追尾ゲート中心位置ずれＲの
情報全党け、ゲート回路（８）に対し追尾ゲート中心位
置が、目標ビデオ面積中心位置に来るよう制御している
。
情報全党け、ゲート回路（８）に対し追尾ゲート中心位
置が、目標ビデオ面積中心位置に来るよう制御している
。
なお上記実施例では、ディスクリ回路においてメモリ・
アドレスのみにより、追尾目標ビデオ面積の中心位置を
めたが、前１／２目標ビデオ面積ホ、及び後１／２目標
ビデオ面積へを用い、第４図に示したαなる度を上記２
つの面積（ホ）、（へ）の比の逆数で分割することによ
シ、追尾目標ビデオ面積の中心位置をよシ高精度にめる
ことが可能である。
アドレスのみにより、追尾目標ビデオ面積の中心位置を
めたが、前１／２目標ビデオ面積ホ、及び後１／２目標
ビデオ面積へを用い、第４図に示したαなる度を上記２
つの面積（ホ）、（へ）の比の逆数で分割することによ
シ、追尾目標ビデオ面積の中心位置をよシ高精度にめる
ことが可能である。
また、上記実施例においてメモリ回路Ｈのメモリ・アド
レスｆｒ１〜２１としであるが、こノＬに限る必要はな
く２個々のレーダ装置に合わせて最適な数を選べば良い
。
レスｆｒ１〜２１としであるが、こノＬに限る必要はな
く２個々のレーダ装置に合わせて最適な数を選べば良い
。
また、処理時間を短縮したい場合は Ａ／Ｄ変換回路（
９）の出力をメモリ回路ａ１に格納すると同時に面積算
出回路α１）にも入力することにより、全目標ピテオ面
積の算出時間分短縮することが０工叱である。
９）の出力をメモリ回路ａ１に格納すると同時に面積算
出回路α１）にも入力することにより、全目標ピテオ面
積の算出時間分短縮することが０工叱である。
また第４図（Ｋ）に示したディスクリ特性の傾き（利得
）はメモリ・アドレスによシ決まるので個々のレーダ装
置において最適な値に選べば良す。
）はメモリ・アドレスによシ決まるので個々のレーダ装
置において最適な値に選べば良す。
この発す］は以上説明したとおり、目標ビデオ信号の面
積中心位置をメモリ・アドレスよりめることにより、デ
ィスクリ特性を追尾ゲート内全域において完全リニア範
囲とする効果がある。また。
積中心位置をメモリ・アドレスよりめることにより、デ
ィスクリ特性を追尾ゲート内全域において完全リニア範
囲とする効果がある。また。
目標ビデオ信号の大小とは無関係にディスクリ特性の傾
きが一定であるので、小信号時の安定追尾が可能となる
効果がある。
きが一定であるので、小信号時の安定追尾が可能となる
効果がある。
第１図は従来のレーダ装置會示すブロック図。
第２図は第１図の動作波形図、第一３図はこの発明の一
実施例を示すブロック図、第４図ｉ′ｌ：第３図の動作
波形図である。 図においてｆｉ＋は空中ｓ、 ｆ２＋は受信機、（３）
は前ゲート回路、（４）は後ゲート回路、（５ａ） 、
（５ｂ） はストレッチ回路、（６）はディスクリ回
路、（７）はゲート発生回路、（８）はゲート回路、（
９）はＡ／Ｄ変換回路。 ａｌはメモリ回路、αυは面積算出回路、ＯＪは１／２
スケーラ、 （１３１はレジスタ、 （１４１は比較回
路、（へ）は前１／２レジスタ、αＱは後１／２レジス
タである。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第 １ げ 第２図 第４図
実施例を示すブロック図、第４図ｉ′ｌ：第３図の動作
波形図である。 図においてｆｉ＋は空中ｓ、 ｆ２＋は受信機、（３）
は前ゲート回路、（４）は後ゲート回路、（５ａ） 、
（５ｂ） はストレッチ回路、（６）はディスクリ回
路、（７）はゲート発生回路、（８）はゲート回路、（
９）はＡ／Ｄ変換回路。 ａｌはメモリ回路、αυは面積算出回路、ＯＪは１／２
スケーラ、 （１３１はレジスタ、 （１４１は比較回
路、（へ）は前１／２レジスタ、αＱは後１／２レジス
タである。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第 １ げ 第２図 第４図
Claims (1)
- 【特許請求の範囲】 望中線で受信したレーダ・エコー信号を検波し増幅する
受信機と、この受信機によって得られた目標ビデオ信号
に追尾ゲートを掛て、ゲーテッドビデオ信号を抽出する
ゲート回路と、このゲート回路で抽出されたゲーテッド
・ビデオ信号を量子化するＡ／Ｄ変換回路と、このＡ／
Ｄ変換回路によって得られたデジタル・ビデオ信号を記
憶するメモリ回路と、このメモリ回路の任意なアドレス
区間のデジタル・ビデオ信号を加算して、目標ビデオ面
積を算出する面積算出回路と、上記メモリ回路に記憶し
ている全デジタル・ビデオ信号を。 上記面積算出回路で得た全目標ビデオ面積を２分の１に
する１／２スケーラと、この１／２スケーラによって得
られた１／２目標ビデオ面′ｎｉを保持するレジスタと
、上記面積算出回路によって得ら記レジスタに保持され
ている値を比較しＡ２Ｂなる条件を検出する比較回路と
、この比較回路によって得られるＡ≧Ｂ信号を導入して
上記面積算出回路を用い前１／２目標ビデオ面積を算出
した時のメモリ・アドレスを保持する前１／２レジスタ
と、同様にして後１／２目標ビデオｒｒｕ積を算出した
時のメモリ・アドレスを保持する後１／２レジスタと、
上記前１／２レジスタに保持されたメモリ・アドレス及
び上記後１／２レジスタに保持されたメモリ・アドレス
を導入して距離ディスクリ・エラー信号を発生するディ
スクリ回路と、このディスクリ回路によって得られた距
離ディスクリ・エラー信号を導入し、目標ビデオ面積の
中心が上記追尾ゲートの中心に一致するように追尾ゲー
トの位置を制御するゲート発生回路とを備えたことを特
徴とするレーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19586383A JPS6088380A (ja) | 1983-10-19 | 1983-10-19 | レ−ダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19586383A JPS6088380A (ja) | 1983-10-19 | 1983-10-19 | レ−ダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6088380A true JPS6088380A (ja) | 1985-05-18 |
Family
ID=16348238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19586383A Pending JPS6088380A (ja) | 1983-10-19 | 1983-10-19 | レ−ダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8714178B2 (en) | 2009-09-30 | 2014-05-06 | Keihin Corporation | Valve stem connection structure of pressure reducing valve and method therefor |
-
1983
- 1983-10-19 JP JP19586383A patent/JPS6088380A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8714178B2 (en) | 2009-09-30 | 2014-05-06 | Keihin Corporation | Valve stem connection structure of pressure reducing valve and method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388506B2 (ja) | 改良されたクラスタ目標分解機能のパルス・ドップラ・レーダー・システム | |
| JPH0627234A (ja) | 二次レーダによって受信されるパルスの混信を検出するための方法及び装置 | |
| US5121413A (en) | Digital pulse processor for determining leading and trailing time-of-arrival | |
| US4929958A (en) | High precision radar detection system and method | |
| JPH0130114B2 (ja) | ||
| JPS6088380A (ja) | レ−ダ装置 | |
| US3573820A (en) | Method and system of range sidelobe rejection in a multitarget environment | |
| US4313117A (en) | Method and apparatus for electrically scanning an antenna array in a monopulse DF radar system | |
| US3873984A (en) | Passive ranging technique | |
| JP3209333B2 (ja) | 目標検出方法及び装置 | |
| US3364482A (en) | Apparatus for reducing radar weather returns by coincidence detection | |
| US3283323A (en) | Automatic gain control ratio circuit | |
| US5004183A (en) | Switched comparator system for obtaining dynamic range | |
| US4014020A (en) | Automatic gain control circuit for high range resolution correlation radar | |
| JP2830596B2 (ja) | モノパルス測角回路 | |
| US3042897A (en) | Passive wave propagation direction indicator | |
| US4502052A (en) | Passive data acquisition and analysis system for microwave | |
| US3176295A (en) | Monopulse radar system | |
| JPS59154377A (ja) | フエ−ズドアレ−レ−ダ装置 | |
| GB902326A (en) | Improvements in single impulse radar equipment | |
| US3886461A (en) | Missile radar doppler processing unit | |
| JPS58108468A (ja) | 電磁信号受信機及び処理装置 | |
| US3034120A (en) | Pulse analysis circuits | |
| JPH0248071B2 (ja) | Reedaasochi | |
| RU2027196C1 (ru) | Приемоиндикатор радионавигационной системы |