JPS6086923A - Audio muting circuit - Google Patents

Audio muting circuit

Info

Publication number
JPS6086923A
JPS6086923A JP58194640A JP19464083A JPS6086923A JP S6086923 A JPS6086923 A JP S6086923A JP 58194640 A JP58194640 A JP 58194640A JP 19464083 A JP19464083 A JP 19464083A JP S6086923 A JPS6086923 A JP S6086923A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
time
mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58194640A
Other languages
Japanese (ja)
Other versions
JPS6327904B2 (en
Inventor
Koichi Kunitomo
国友 浩一
Hideto Sato
秀人 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58194640A priority Critical patent/JPS6086923A/en
Publication of JPS6086923A publication Critical patent/JPS6086923A/en
Publication of JPS6327904B2 publication Critical patent/JPS6327904B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To prevent transmission of noises in a reception start mode and to set freely the muting characteristics by muting a sound circuit for a period of time needed for the rise of a sound demodulating circuit and transmitting a sound signal after releasing said muting state. CONSTITUTION:When a carry input (a) is supplied for a prescribed period of time through a squelch circuit 11 of an audio muting circuit, a squelch output (b) is changed to level L from level H. While a muting signal (d) given from a muting signal generating circuit 15 is set at level H after it is kept at level L for a prescribed period of time and then changed to level L again when the input (a) does not exist any more. At the same time, a rise/fall detecting circuit 13 detects the rise and fall of the output (b). A timer 14 counts a prescribed period of time, and the circuit 15 is controlled by an output (c) of the CPU12. Then an analog switch part 16 is controlled by the signal (d) of the circuit 15. Thus a sound signal is transmitted just for a prescribed period of time. This prevents transmission of noises in a reception start mode.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル無線システムなどの通信システムに用
いる、マイクロプロセッサのプログラム制御による音声
および雑音のオーディオミュート回路に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microprocessor program controlled speech and noise audio mute circuit for use in communication systems such as digital radio systems.

従来例の構成とその問題点 第1図はディジタル無線通信システム等に使用されるミ
ュート回路の構成例を示すブロック図である。図におい
て1はキャリア入力等によシスケルチ信号を発生ずるス
ケルチ回路、2はスケルチ回路1からの出力(ミュート
信号)により制御される音声復調回路、3はスケルチ回
路1と音声復調回路2の中間に挿入されコンデンサーC
7抵抗R等で構成されノこディレィ回路である。
Conventional Structure and Problems Therein FIG. 1 is a block diagram showing an example of the structure of a mute circuit used in a digital wireless communication system or the like. In the figure, 1 is a squelch circuit that generates a system squelch signal by carrier input, etc., 2 is an audio demodulation circuit controlled by the output (mute signal) from squelch circuit 1, and 3 is a squelch circuit between squelch circuit 1 and audio demodulation circuit 2. inserted capacitor C
It is a saw delay circuit consisting of 7 resistors R, etc.

次に上記構成の動作を第2図のタイムチャートを基に説
明する。;ifi常の音声復調回路2はキャリヤ入力(
第2図のa)があってスケルチ信号(第2図のb)が送
出され始めてから音声復調信号(第2図d)が出)Jさ
れるまで数10m5OCないし100 ms の1′J
′、上り時間を要する。従って音声復調回路2が正常な
動作を行うまでの時間(T1)を、音声回路からの雑音
出力防止のだめミュート作用を施す必要があった。この
ためのミュート方法として、従来例では受信部のスケル
チ回路1の出力にディレィ回路3を介してミュート信号
(第2図C)を得て、これをミュートのだめの制御信号
としていた。
Next, the operation of the above configuration will be explained based on the time chart of FIG. ;ifi The usual audio demodulation circuit 2 has a carrier input (
From when the squelch signal (b in Fig. 2) starts to be transmitted due to a) in Fig. 2 until the audio demodulation signal (d in Fig. 2) is output, it takes 1'J of several tens of m5OC to 100 ms.
′, it takes time to go up. Therefore, it is necessary to apply a mute function to prevent noise output from the audio circuit during the time (T1) until the audio demodulation circuit 2 performs normal operation. As a muting method for this purpose, in the conventional example, a mute signal (FIG. 2C) is obtained from the output of the squelch circuit 1 of the receiving section via a delay circuit 3, and this is used as a control signal for muting.

しかしながら、第1図に代表される従来例ではミュート
信号Cはスケルチ回路1によシー量的に支配されるため
以下に示す様な問題点があった。
However, in the conventional example shown in FIG. 1, the mute signal C is controlled by the squelch circuit 1 in terms of quantity, so there are problems as shown below.

(1)ミュート信号Cのディレィ作用が受信立上り時だ
けでなく立下り時にも生じ、この間雑音を発生する。
(1) The delay effect of the mute signal C occurs not only at the rising edge of reception but also at the falling edge, generating noise during this period.

(2) ディレィ回路構成素子が温度等により特性変化
し、ディレィ時間の変化が生ずる。
(2) The characteristics of the delay circuit components change due to temperature and other factors, resulting in a change in delay time.

特に、デジタル無線の場合には符号化悄号の複合化時間
が加わるために音声復調の立上り時間が100 ms 
にもなり、また無信号時の雑音レベルが音声信号レベル
と同程度の場合(弱電界)が多く、このため上記問題点
が一層強調され問題化することが多かった。
In particular, in the case of digital radio, the rise time of audio demodulation is 100 ms due to the addition of decoding time of the encoded code.
In addition, the noise level when there is no signal is often on the same level as the audio signal level (weak electric field), and for this reason, the above-mentioned problem is often emphasized and becomes a problem.

発明の目的 本発明は上記従来の欠点を除去し、無線機の動作変化に
迅速に対応出来、かつ受信々号終了時にも雑音を発生ず
ることなく、ミュート特性を自由に設定出来る安定なオ
ーディオミュート回路を提供することを目的とする。
Purpose of the Invention The present invention eliminates the above-mentioned conventional drawbacks, and provides a stable audio mute that can quickly respond to changes in radio equipment operation, does not generate noise even at the end of received signals, and can freely set mute characteristics. The purpose is to provide circuits.

発明の構成 本発明は上記目的を達成するために、ミュート動作ヲマ
イクロプロセノサのプログラム制御により行ない、信号
の受信開始後所定時間ミュート動作を維持し、タイマー
オーバー後ミュート解除として音声を出力し、信号の受
信終了と同時に再びミュート状態に復するようにスケル
チ出力の立上り・立下り検出手段とタイマ一手段を制御
するものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention performs the mute operation by program control of a microprocessor, maintains the mute operation for a predetermined period of time after the start of signal reception, and outputs audio as mute release after the timer expires. The squelch output rise/fall detection means and timer means are controlled so that the squelch output rise/fall detection means and timer means are returned to the mute state at the same time as the reception of the signal ends.

実施例の説明 以下本発明の一実施例を図面と共に説明する。Description of examples An embodiment of the present invention will be described below with reference to the drawings.

第3図は本発明の基本構成を示す図、また第4図は第3
図の回路のフローチャート、第5図は第3図の回路の各
部の波形図である。第3図において11はスケルチ回路
、12はマイクロプロセッサ−(CPU)、13は立上
9・立下り検出子′段。
Figure 3 is a diagram showing the basic configuration of the present invention, and Figure 4 is a diagram showing the basic configuration of the present invention.
FIG. 5 is a waveform diagram of each part of the circuit of FIG. 3. In FIG. 3, 11 is a squelch circuit, 12 is a microprocessor (CPU), and 13 is a rise/fall detector stage.

14はタイマ一手段、16はミュート信号発生回路、1
6はアナログスイッチ部である。また第3図及び第5図
においてaはキャリヤ入力、bはスケルチ出力、CはC
PU出力信号、dはミュート信号、eは音声信号である
14 is a timer means; 16 is a mute signal generation circuit; 1
6 is an analog switch section. Also, in Figures 3 and 5, a is the carrier input, b is the squelch output, and C is the C
The PU output signal, d is a mute signal, and e is an audio signal.

次に動作を説明する。受信機の動作中に信号が受信され
キャリヤ人力aが第6図に示したように時刻T。からT
2 の間入力すると、スケルチ出力すはH(ハイ)から
L(o−)に転する。これに対し、ミュート信号発生回
路15からのミュート信号dは所定の時間(1)の間り
を保った後にHになり、キャリヤ入力aの終了と共に再
びLに転する。
Next, the operation will be explained. While the receiver is in operation, a signal is received and the carrier signal a is detected at time T as shown in FIG. From T
When input for 2 seconds, the squelch output changes from H (high) to L (o-). On the other hand, the mute signal d from the mute signal generating circuit 15 becomes H after maintaining the predetermined time (1), and changes to L again when the carrier input a ends.

一方、アナログスイッチ部16はミュート信号dがLの
時非導通、Hの時導通となるように構成されているので
、時刻T1 からT2 の間抜ル11出力栃の音声信号
を通すことになる。
On the other hand, since the analog switch section 16 is configured to be non-conductive when the mute signal d is L and conductive when it is H, it passes the audio signal from the output of the 11 output from time T1 to T2. .

次にCPU12の動作について、第4図のフローチャー
トにより説明する。ステップ31で受信機にパワーが入
り(パワー・オン)動作状態になる。この状態でスケル
チ回路11にキャリヤaが入力すると、その出力はステ
ップ32でHからLに転じ、立上り・立下り検出手段1
3で出力の立下りを検出して、ステップ33で後述する
ようにミュート信号dをLに維持すると共に、ステップ
34でタイマ手段13をスタートさせる。この間タイマ
一手段13の出力はLに保たれる。タイマ手段13が所
定の時間(1)をカウントすると、ステップ35でタイ
マーオーバーとなり、ステップ36においてタイマ手段
13の出力(= c、p U出力C)はHになり、この
結果ミュート信号もH(ミュートオフ)になる。前述の
ようにミュート信号dがHの間は、アナログスイッチ部
16は導通となるので、ステップ37に示すように音声
信号eは通過状態となる。さらに、ステップ38におい
て時刻T2 でスケルチ出力すが再びLからHに転する
と立上り・立下り検出手段13は入力の立上りを検出し
て、タイマ手段14を介せず直接CPU出力Cをオン(
ハ)とする。このだめステップ39において、ミュー1
・信号発生回路15は再びLを出力し、音声信号eは遮
断状態に復する。
Next, the operation of the CPU 12 will be explained using the flowchart shown in FIG. In step 31, the receiver is powered on and becomes operational. When carrier a is input to the squelch circuit 11 in this state, its output changes from H to L in step 32, and the rise/fall detection means 1
At step 3, the fall of the output is detected, and at step 33, the mute signal d is maintained at L as described later, and at the same time, at step 34, the timer means 13 is started. During this time, the output of the timer means 13 is kept at L. When the timer means 13 counts a predetermined time (1), the timer exceeds in step 35, and in step 36 the output (= c, p U output C) of the timer means 13 becomes H, and as a result, the mute signal also becomes H ( mute off). As described above, while the mute signal d is H, the analog switch section 16 is conductive, so as shown in step 37, the audio signal e is passed. Further, in step 38, when the squelch output changes from L to H again at time T2, the rising/falling detection means 13 detects the rising edge of the input and directly turns on the CPU output C without going through the timer means 14 (
c). In this step 39, Mu 1
- The signal generation circuit 15 outputs L again, and the audio signal e returns to the cutoff state.

次に、ミュート信号発生回路16及びアナログスイッチ
部16の動作を第6図を用いてより詳細に説明する。同
図で、17.18はそれぞれミュート信号発生回路16
を構成するN0R1路とインバータ回路、19はオペア
ンプ19A等より成る増幅器、20は音声信号(復調出
力)の入力端子、21は同じく出力端子である。同図の
構成で、NOR回路17にはスケルチ出力すとCPU出
力出力大力されていて、スケルチ出力すがLでCPU出
力出力大の時刻T0〜T1の間はミューI・信号dはL
になる。時刻T2でタイマーオーバーになると、タイマ
出力、従ってCPU出力出力大に転じてNOR回路17
の出力(=ミュート出力d)はHになり、音声信号が出
力される。
Next, the operations of the mute signal generation circuit 16 and the analog switch section 16 will be explained in more detail using FIG. 6. In the same figure, 17 and 18 are mute signal generation circuits 16, respectively.
19 is an amplifier including an operational amplifier 19A, 20 is an input terminal for an audio signal (demodulated output), and 21 is an output terminal. In the configuration shown in the figure, when the squelch is output to the NOR circuit 17, the CPU output is high, and between times T0 and T1 when the squelch output is low and the CPU output is high, the mu I signal d is low.
become. When the timer exceeds at time T2, the timer output, and therefore the CPU output, changes to a large output and the NOR circuit 17
The output (=mute output d) becomes H, and an audio signal is output.

一方、時刻T2にCPU出力出力大びHになると、ミュ
ート信号dは再びLに戻り音声を遮断する。ここで、N
OR回路17の出力はアナログスイッチ16Aの制御端
子に直接に、またアナログスイッチ16Bの制御端子に
インバータ18によシ逆相にして入力されている。また
アナログスイッチ16Aは制御端子がLの時に非導通に
、またHの時に導通になるように構成されている。この
ため、NOR回路17の出力がHの時にはアナログスイ
ッチ1eAi、jオン、アナログスイッチ16Bはオフ
となり、跨座信号に対し低いインピーダンスを呈する。
On the other hand, when the CPU output becomes high at time T2, the mute signal d returns to low again and cuts off the audio. Here, N
The output of the OR circuit 17 is directly input to the control terminal of the analog switch 16A, and is also input to the control terminal of the analog switch 16B in reverse phase by the inverter 18. Further, the analog switch 16A is configured to be non-conductive when the control terminal is at L, and conductive when the control terminal is at H. Therefore, when the output of the NOR circuit 17 is H, the analog switch 1eAi,j is on and the analog switch 16B is off, presenting a low impedance to the straddle signal.

一方、N、OR回路17の出力がLの時はアナログスイ
ッチ16Aがオフになると共にアナログスイッチ16B
をオンにして、低いインピーダンスで音声信号を短絡す
ることによって、ミュート時の効果を一層確実にしてい
る。なお、アナログスイッチ16A、16Bとしては、
制御特性がHでオフ、してオンになるようにしても、イ
ンバータ17の(〆続をアナログスイッチ16Bから1
6Aに変更すれば容易に同じ特性が得られる。
On the other hand, when the output of the NOR circuit 17 is L, the analog switch 16A is turned off and the analog switch 16B is turned off.
By turning on and short-circuiting the audio signal with low impedance, the mute effect is further ensured. In addition, as analog switches 16A and 16B,
Even if the control characteristic is turned off at H and then turned on, the inverter 17 (terminal) is
The same characteristics can be easily obtained by changing to 6A.

発明の効果 本発明は上記のような構成であυ、以下に示す効果が得
られる。
Effects of the Invention The present invention has the above-described configuration, and the following effects can be obtained.

(1) 音声復調1路の立上りに必要な時間だけ音声回
路をミュートし、しかる後ミュート解除して音声信号を
通過させるように構成することにより、受信開始時の雑
音送出を防止出来る。
(1) By configuring the system so that the audio circuit is muted for the time required for the rise of one audio demodulation path, and then unmuted to allow the audio signal to pass, it is possible to prevent noise from being transmitted at the start of reception.

(2) 受信終了時には即時にミュートオンになるので
、雑音が発生しない。
(2) Mute is turned on immediately upon completion of reception, so no noise is generated.

(3)ミュート信号の発生機構がデジタル化されている
ので、温度特性のバラツキ等の変化が無く安定である。
(3) Since the mute signal generation mechanism is digitalized, it is stable without changes such as variations in temperature characteristics.

(4) マイクロプロセッサによるタイマを用いている
ので、ミュート特性の設定の自由度が大きく、特にデジ
タル無線に使用するに適している。
(4) Since a microprocessor-based timer is used, there is a large degree of freedom in setting mute characteristics, making it particularly suitable for use in digital radio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来のオーディオミュート回路のブロ
ック図及びタイムチャート、第3図は本発明の一実施例
におけるオーディオミュート回路の基本構成図、第4図
は同回路のフローチャート1g5図は同回路のタイムチ
ャート、第6図は同回路の要部構成を示すブロック図で
ある。 11・・・・・・スケルチ回路、12・・・・・・マイ
クロプロセッサ、13・・・・・・立上り・立下り検出
手段、14・・・・・・タイマ手段、16・・・・・・
ミュート信号発生(回路、16・・・・・・アナログス
イッチ部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図 図
Figures 1 and 2 are block diagrams and time charts of a conventional audio mute circuit, Figure 3 is a basic configuration diagram of an audio mute circuit according to an embodiment of the present invention, and Figure 4 is a flowchart of the circuit. The time chart of the circuit, FIG. 6, is a block diagram showing the configuration of the main parts of the circuit. 11...Squelch circuit, 12...Microprocessor, 13...Rise/fall detection means, 14...Timer means, 16...・
Mute signal generation (circuit, 16...analog switch section. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1)
Figure 2 Figure

Claims (1)

【特許請求の範囲】 スケルチ回路出方の文士9・立下り検出手段とタイマ一
手段とを備え、受信開始時における前記スケルチ回路出
力の変化を検出しミュート信号発生回路を介してアナロ
グスイッチ部により音声信号を遮断するようにミュート
動作をさせると共に前記タイマ一手段を始動させ、所定
のタイマ一時間経過時に前記ミュート動作を解除して音
声信号が通過するように#記アナログスイッチ1【1s
を切替え、さらに受信終了時における前記スケルチ回路
出力の変化を検出して、前記タイマ一手段を介すること
なく、前記アナログスイッチ部をLI丁びミュート動作
に復帰するように制御して成るオーディオミュート回路
[Claims] Literature 9 of the output of the squelch circuit is provided with fall detection means and a timer means, detects a change in the output of the squelch circuit at the start of reception, and transmits the change in output of the squelch circuit to an analog switch section via a mute signal generation circuit. A mute operation is performed to cut off the audio signal, and the timer means is started, and when a predetermined timer of one hour elapses, the mute operation is canceled and the audio signal is passed.
an audio mute circuit which detects a change in the output of the squelch circuit at the end of reception and controls the analog switch section to return to the LI and mute operation without using the timer means. .
JP58194640A 1983-10-18 1983-10-18 Audio muting circuit Granted JPS6086923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58194640A JPS6086923A (en) 1983-10-18 1983-10-18 Audio muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58194640A JPS6086923A (en) 1983-10-18 1983-10-18 Audio muting circuit

Publications (2)

Publication Number Publication Date
JPS6086923A true JPS6086923A (en) 1985-05-16
JPS6327904B2 JPS6327904B2 (en) 1988-06-06

Family

ID=16327872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58194640A Granted JPS6086923A (en) 1983-10-18 1983-10-18 Audio muting circuit

Country Status (1)

Country Link
JP (1) JPS6086923A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643342U (en) * 1987-06-26 1989-01-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643342U (en) * 1987-06-26 1989-01-10

Also Published As

Publication number Publication date
JPS6327904B2 (en) 1988-06-06

Similar Documents

Publication Publication Date Title
JP4236335B2 (en) Wireless microphone receiver
US4246441A (en) FM Receiver equipped with noise pulse supression device
JP2000004174A (en) Receiver
JP2841309B2 (en) Multiplex broadcast receiver
JPS6086923A (en) Audio muting circuit
US5220685A (en) Mute and automatic restore device for communications receivers
JPS60103946U (en) AM receiver
JPH053441A (en) Fm radio reception system
JP3124119B2 (en) Receiving machine
JPS585041A (en) Diversity receiver
JP2601421Y2 (en) Radio receiver
JPH0210685Y2 (en)
JPH028498B2 (en)
EP0074386A1 (en) Pilot tone detector utilizing phase deviation signals
KR830001850B1 (en) receiving set
JPS5720047A (en) Am stereophonic receiver
JP3213087B2 (en) Automatic channel selection method and receiver for receiver
JPH048680Y2 (en)
JPS58210795A (en) Voice control circuit
JPH0136739B2 (en)
JPS58130634A (en) Selective calling system
JPS5880920A (en) Receiver
JPS5880921A (en) Receiver
JPH02298120A (en) Squelch control method for radio equipment
JPS5952926A (en) Noise suppressing circuit of receiver