JPS6083335A - Processing method of wafer - Google Patents

Processing method of wafer

Info

Publication number
JPS6083335A
JPS6083335A JP19150183A JP19150183A JPS6083335A JP S6083335 A JPS6083335 A JP S6083335A JP 19150183 A JP19150183 A JP 19150183A JP 19150183 A JP19150183 A JP 19150183A JP S6083335 A JPS6083335 A JP S6083335A
Authority
JP
Japan
Prior art keywords
region
wafer
etching
thickness
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19150183A
Other languages
Japanese (ja)
Inventor
Hiroshi Tanigawa
紘 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19150183A priority Critical patent/JPS6083335A/en
Publication of JPS6083335A publication Critical patent/JPS6083335A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To make the film thickness of a diaphragm constant easily by removing one part of a region up to predetermined depth and simultaneously etching each region in a device in which one part of a semiconductor wafer is etched selectively and changed into a thin-film. CONSTITUTION:A thin-film section 11 is second thickness of t2 is formed in a first region 12 in the first main surface of an silicon wafer 10 with first thickness of t1 through etching. An opening in (a) width is formed to a mask pattern 14 in one part 13 of a third region in the second main surface of the wafer 10 corresponding to a second region except the region 12. One part of the second region except the first region or one part 13 of the third region in the second main surface of the wafer 10 corresponding to the second region is removed up to approximately the same depth as the second thickness t2. The first region 12 and the second or third region are etched simultaneously.

Description

【発明の詳細な説明】 本発明はウェハーの加工法、詳じくは、半導体ウェハー
の一部を選択的にエツチングして薄膜化する方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for processing a wafer, and more particularly, to a method for selectively etching a portion of a semiconductor wafer to reduce its thickness.

最近の半導体技術の進歩に伴って、空気、水、油等の流
体の圧力検出器や、圧力・電気信号変換器などに半導体
ダイアフラムを使用する。所謂。
With recent advances in semiconductor technology, semiconductor diaphragms are used in pressure detectors for fluids such as air, water, oil, etc., and pressure/electrical signal converters. So-called.

ダイアフラム型シリコン圧力センサが実用化されつつあ
る。第1図(a)、(blは当該センサの構造を説明す
る図であり、同図(a+は平面図、同図(b)はA−A
’における断面図である。同図において、シリコンダイ
1の中央部には、超音波加工、放電加工、異方性エツチ
ング、電解ml磨等の方法を用いて、選択的に薄膜化さ
れたダイアフラム2が設けられている。当該ダイアフラ
ム部には、複数のゲージ抵抗3が埋設されている、蚊抵
抗はイオン打込み、熱拡散等の手法により形成され、ダ
イ1とは反対導電型を有し、前記1との間にPN接合を
形成している。さらに、ダイ1の主面には酸化シリコン
等の絶縁膜(図示せず)が被着され、当該センサの信頼
性を高めると共に、特性の安定化を図っている。また、
3の抵抗値を検出するための金属導体4が、ダイ1上に
設けられておシ、ポンディングワイア5によシパッケー
ジ6に設けられているピンク7に接続されている。ダイ
1の主面上には。
Diaphragm type silicon pressure sensors are being put into practical use. Figures 1(a) and 1(bl) are diagrams explaining the structure of the sensor;
' is a sectional view at '. In the figure, a diaphragm 2 is provided in the center of a silicon die 1, which is selectively thinned using methods such as ultrasonic machining, electric discharge machining, anisotropic etching, and electrolytic milling. A plurality of gauge resistors 3 are embedded in the diaphragm part. The mosquito resistors are formed by methods such as ion implantation and thermal diffusion, and have a conductivity type opposite to that of the die 1. forming a junction. Furthermore, an insulating film (not shown) made of silicon oxide or the like is deposited on the main surface of the die 1 to increase the reliability of the sensor and stabilize its characteristics. Also,
A metal conductor 4 for detecting the resistance value of 3 is provided on the die 1 and is connected to a pin 7 provided on the package 6 through a bonding wire 5. On the main surface of die 1.

通常、4個のゲージ抵抗が埋設されておシ、該表面上、
あるいは、パッケージ外部にて、ホイートストンブリッ
ジ回路を構成する。
Usually, four gauge resistors are buried, and on the surface,
Alternatively, a Wheatstone bridge circuit is configured outside the package.

W、1図に示した構成例においては、2が10〜205
mの厚さで−あるので、ダイアフラム2の上下面に導か
れた流体の圧力差に応じて、2が変形する。当該変形は
、ダイアフラム20表面に圧縮、引張応力を誘起し、該
応力値に比例したゲージ抵抗値変化が起こる。該抵抗値
変化はピエゾ抵抗効果と呼ばれている。前記した如く、
複数のゲージ抵抗がホイートストンブリッジを構成して
いるならば、当該抵抗値変化を電圧変化として検出でき
ることは周知である。当該構造においては、薄膜ダイア
フラム2を有しているので、ダイ1に発生する不要な応
力、歪性、該ダイアプラムの変形を容易に誘起する。か
かる応カー歪の発生要因の一つとして、1と6との熱膨
張係数の差がある。
W, In the configuration example shown in Figure 1, 2 is 10 to 205
Since the diaphragm 2 has a thickness of m, the diaphragm 2 deforms in response to the pressure difference between the fluids introduced to the upper and lower surfaces of the diaphragm 2. The deformation induces compressive and tensile stress on the surface of the diaphragm 20, and a change in gauge resistance value occurs in proportion to the stress value. This change in resistance value is called a piezoresistance effect. As mentioned above,
It is well known that if a plurality of gauge resistors constitute a Wheatstone bridge, the change in resistance value can be detected as a voltage change. Since this structure has the thin film diaphragm 2, unnecessary stress and distortion occurring in the die 1 and deformation of the diaphragm are easily induced. One of the causes of such stress stress is the difference in thermal expansion coefficient between 1 and 6.

シリコンダイ1の熱膨張係数は約3X10 /’Cであ
り、パッケージ6の熱膨張係数は通常1桁太きい値であ
る。かかる係数の差は、当該構造体の動作雰囲気温度の
変化に伴ない該ダイアフラム2に圧縮、引張応力を発生
させ、該ブリッジの出力電圧を変動させる。1と6との
間に設けられた台座8は、かかる不要な応力を軽減する
ものであシ。
The thermal expansion coefficient of the silicon die 1 is about 3×10 2 /'C, and the thermal expansion coefficient of the package 6 is usually one order of magnitude larger. This difference in coefficients generates compressive and tensile stresses in the diaphragm 2 as the operating ambient temperature of the structure changes, causing the output voltage of the bridge to vary. The pedestal 8 provided between 1 and 6 is intended to reduce such unnecessary stress.

lと6との熱膨張係数の中間、あるいは、いずれか−万
に近い熱膨張係数を有する材質が選定される。−例を挙
げるならば、単結晶シリコン、パイレックス、結晶化ガ
ラス等である。1.8間、および8.6間の結合は低融
点ガラス−共晶合金。
A material having a coefficient of thermal expansion between 1 and 6 or close to either -10,000 is selected. - Examples include single crystal silicon, Pyrex, crystallized glass, etc. The bond between 1.8 and 8.6 is a low melting glass-eutectic alloy.

静電結合等周知の手法により達成される。9はパッケー
ジ6の中央部近傍で、ダイアフラム2の領域と対応して
設けられた圧力導入パイプである。
This is achieved by well-known techniques such as electrostatic coupling. Reference numeral 9 denotes a pressure introduction pipe provided near the center of the package 6 and corresponding to the area of the diaphragm 2.

第1図においては、ダイアフラム2の上方から流体圧力
を供給する手段は省略されている。かかる供給手段は、
第2の圧力導入パイプを有するキャップを6と組み合わ
せることによシ容易に達成される。
In FIG. 1, means for supplying fluid pressure from above the diaphragm 2 is omitted. Such supply means are
This is easily achieved by combining 6 with a cap having a second pressure introduction pipe.

第1図に示した圧力センサは全てシリコン材料を用いて
いるので、再現性、長期安定性に秀れた素オを実現でき
る・ しかしながら・ ′す°′ダイlの製造プロセス
には殆んど従来の半導体プロセスが流用できるが、ダイ
ヤフラム2の形成には新規プロセスを導入しなければな
らない。ダイアフラム形成法は前述した如く種々の方法
が公知になっているが、いずれも、従来の半導体プロセ
スとは趣きを異にしている。ダイアフラムの形状が円形
である場合には、同一分布圧力が印加された状態で、厚
さの二乗に反比例し、かつ1面積に比例する仁とが知ら
れている。第1図に示した四辺形の場合にも、ゲージ抵
抗が受ける応力は、厚さの二乗に反比例し1面積に比例
すると見なせる。面積の規定については、フォトレジス
ト工程で決定されるので十分な精度を維持でき、る。し
かるに、ダイアフラムの膜厚については、薄膜化工程中
で制御されなければならない。ダイアプラム型シリコン
圧力センナで社、通常、2oO〜500μm程度の厚さ
を有するシリコ7flエバーが母材として用いられる。
All the pressure sensors shown in Figure 1 are made of silicon material, so they can be made with excellent reproducibility and long-term stability. Although conventional semiconductor processes can be used, a new process must be introduced to form the diaphragm 2. As mentioned above, various diaphragm forming methods are known, but all of them are different from conventional semiconductor processes. When the shape of the diaphragm is circular, it is known that the thickness is inversely proportional to the square of the thickness and proportional to one area when the same distributed pressure is applied. Even in the case of the quadrilateral shown in FIG. 1, the stress applied to the gauge resistor can be considered to be inversely proportional to the square of the thickness and proportional to one area. Since the area is determined in the photoresist process, sufficient accuracy can be maintained. However, the thickness of the diaphragm must be controlled during the thinning process. In diaphragm type silicon pressure sensors, silicon 7fl Ever having a thickness of about 200 to 500 μm is usually used as the base material.

かかるウェハーを用いるならば、当該薄膜化工程におい
て、厚さの大部分を除去し。
If such a wafer is used, most of the thickness is removed in the thinning process.

10〜20μm程度を残すことが必要である。さらに、
応力が厚さの二乗に依存するので1μmオーダで膜厚制
御が要求されている。現時点において。
It is necessary to leave about 10 to 20 μm. moreover,
Since the stress depends on the square of the thickness, film thickness control is required on the order of 1 μm. At the moment.

種々の膜厚制御法が提案されているが、いずれも実用性
に乏しく、大量生産のための技術として確立されていな
い6当該膜厚が素子毎にばらついているとすれば、素子
毎の応力値が異なり、即ち。
Various film thickness control methods have been proposed, but none of them are practical and have not been established as a technology for mass production6.If the film thickness varies from device to device, the stress of each device The values are different, ie.

圧力変換感度が広い範囲にわたって分布することになる
。かかる感度の分布は、素子の歩mまりを低減させたシ
、信号処理回路で個々に感度補正をしなければならない
という重要な問題を誘起することになる。
The pressure transduction sensitivity will be distributed over a wide range. Such a distribution of sensitivity causes a serious problem in that the yield rate of the element is reduced and the sensitivity must be corrected individually in the signal processing circuit.

本発明の目的は、かかる技術的背景をもとに成されたも
のであり、ダイアプラムの膜厚を容易に一定値となるよ
うなウェハーの加工法を提供するととKある。
It is an object of the present invention to provide a wafer processing method that allows the thickness of the diaphragm to be easily kept at a constant value.

本発明によれば、第1の厚さを有するウェハーの第1の
主面の第1の領域K、エツチング等の手段によシ、第2
の厚さを有する薄膜部を形成するウェハーの加工におい
て、該第1の領域を除く第2の領域の一部あるいは当該
第2の領域と対応するウェハーの第2の主面の第3の領
域の一部を前記第2の厚さと大略等しい深さまで除去す
る第1の工程と、前記第1の領域と前記第2あるいは第
3の領域とを同時にエツチングする第2の工程とから成
ることを特徴とするウェノ・−の加工法が得られる。
According to the present invention, the first region K of the first main surface of the wafer having the first thickness is etched by etching or the like.
In processing a wafer to form a thin film portion having a thickness of a first step of removing a portion of the etching layer to a depth approximately equal to the second thickness, and a second step of etching the first region and the second or third region at the same time. A characteristic weno-processing method can be obtained.

次に図面を参照して詳細な説明を行なう。Next, a detailed explanation will be given with reference to the drawings.

第2図は、ダイアフラムの膜厚を制御する従来例を説明
する図であり、ウェハーの断面が示されている。同図に
おいて10はクリコンウェハーで第1の厚さtlを有し
ている。11は10の第1の主面側の第1の領域12か
ら形成される第2の厚さt2を有するダイアフラム即ち
薄膜部である。
FIG. 2 is a diagram illustrating a conventional example of controlling the film thickness of a diaphragm, and shows a cross section of a wafer. In the same figure, numeral 10 is a cricon wafer having a first thickness tl. Reference numeral 11 denotes a diaphragm or thin film portion having a second thickness t2 formed from the first region 12 on the first main surface side of 10.

11の形成手段として、エチレンジアミン働ピロカテコ
ール・水、KOH,ヒドラジン等を用いた異方性エツチ
ングがある。100面方位を(100)とするならば第
2図の斜面は(111)面になり、図中の角度θは54
.7°になる。周知の如く、異方性エツチング液を用い
ると(111)面のエツチング速度は他の面よシも極度
に遅いので、100μm以上の深いエツチングを行なう
場合にも、サイドエッチが発生せず、パターン精度を維
持できる利点がある。同図においては、ウェハー10の
第2の主面にも一部エッチングが行なわれる領域13が
存在する。当該領域の幅aは所望の12に応じて、(2
t 2/lan 54.7°)に決定されている。
As a means for forming No. 11, there is anisotropic etching using ethylene diamine, pyrocatechol, water, KOH, hydrazine, or the like. If the orientation of the 100 plane is (100), the slope in Figure 2 becomes the (111) plane, and the angle θ in the figure is 54.
.. It becomes 7°. As is well known, when an anisotropic etching solution is used, the etching speed of the (111) plane is extremely slow compared to other planes, so even when performing deep etching of 100 μm or more, side etching does not occur and the pattern is It has the advantage of maintaining accuracy. In the figure, there is also a region 13 on the second main surface of the wafer 10 where a portion is etched. The width a of the area is (2
t2/lan 54.7°).

即ち、13の領域が異方性エツチングされると。That is, when 13 regions are anisotropically etched.

図示するが如く三角形状の溝が形成され、その深さが1
2と等しくなった段階でエツチングが自動的に停止する
ことになる。以上のエツチングは100□両主面に設け
られた、酸化膜、窒化膜等の材質からなるマスクパター
ン14をマスクとして1両生面から同時に行なわれる。
As shown in the figure, a triangular groove is formed, and its depth is 1
Etching will automatically stop when the value becomes equal to 2. The above etching is performed simultaneously from one and both surfaces using the mask pattern 14 made of a material such as an oxide film or nitride film provided on both main surfaces of 100 □ as a mask.

該エツチングが進行して、13の溝が第1の主面側から
のエツチング領域と貫通すると、ウェハーがエツチング
液の中で分離され、15で大きさが示されたダイか作成
される。分離は目視観測可能であるので、ダイか分離生
成された瞬間にエツチングを停止させれば。
As the etching progresses and the groove 13 penetrates the etched area from the first major surface side, the wafer is separated in the etching solution and a die having a size indicated by 15 is created. Separation can be visually observed, so stop etching the moment the die separates.

11のダイアフラムの膜厚はt2と等しいことになる。The thickness of the diaphragm No. 11 is equal to t2.

エツチングの停止を速やかに達成する牟めの好ましい方
法は、多量の水をエツチング液に流し込み、希釈させる
ことである。かかる手法により、ウェハーから分離され
たダイは所望の後工程。
A preferred method to quickly stop etching is to dilute the etching solution by pouring a large amount of water into it. With this method, the dies separated from the wafer can be subjected to desired post-processing.

組み立て工程を経て、第1図に示した構造体が実現され
る。しかるに、当該膜厚制御技術には重大な欠点が存在
する。即ち、ダイアフラム形成のための薄膜化工程とダ
イ分離工程が共通であるため。
Through the assembly process, the structure shown in FIG. 1 is realized. However, this film thickness control technique has serious drawbacks. That is, the thinning process and die separation process for forming the diaphragm are common.

「金魚すく!」類似のダイ収集法が不可欠であること、
ダイ分離が溶液中で行なわれるためダイ相互が衝突しあ
い、ダイアフラムを破壊すること。
A die collection method similar to “Kingyo Suku!” is essential;
Since die separation is performed in a solution, the dies collide with each other and destroy the diaphragm.

ダイの乾燥中にスピン乾燥、窒素ブロー等が使用できな
いので、良好な乾燥が達成されないこと、全てダイ毎に
後工程を行なわなければならないので工数増加を防げな
いこと等である。さらに、13と対抗するウェハーの第
1の主面側にも斜面が形成されるので、ダイサイズが大
きくなシ、ウェハー当シのダイ収容数が低下する欠点も
ある。
Spin drying, nitrogen blowing, etc. cannot be used during drying of the die, so good drying cannot be achieved, and post-processing must be performed for each die, making it impossible to prevent an increase in man-hours. Furthermore, since a slope is formed on the first main surface side of the wafer opposite to 13, there is also the disadvantage that the die size is large and the number of die accommodated on the wafer is reduced.

采発明はかかる従来例での欠点を排除するものである。The invention of the collar eliminates the drawbacks of the prior art.

第3図は本発明の一実施例を説明するための図であり、
第2図と同様なウェハー断面図が示されている。同図に
おいて第2図と同一番号は同一構成要素を示している。
FIG. 3 is a diagram for explaining one embodiment of the present invention,
A wafer cross-section similar to FIG. 2 is shown. In this figure, the same numbers as in FIG. 2 indicate the same components.

同図において、第1の厚さtlを有するシリコンウェハ
ー10 の第1の主面の第1の領域12には、エツチン
グによシ、第2の厚さ【2の薄膜部11が形成される。
In the figure, a thin film portion 11 having a second thickness [2] is formed by etching in a first region 12 of the first main surface of a silicon wafer 10 having a first thickness tl. .

当該領域12を除く第2の領域と対応する該ウェハーの
第2の主面の第3の領域の一部13には、幅aの開口が
マスクパターン14に設けられている。本発明が第2図
と異なる点は、13がウェハー内の一部に限定されてい
ることである。ウェハーの第2の主面上での13の位置
の一例を第4図に示すが。
In a portion 13 of the third region of the second main surface of the wafer corresponding to the second region excluding the region 12, an opening having a width a is provided in the mask pattern 14. The present invention differs from FIG. 2 in that 13 is limited to a portion within the wafer. An example of the position of 13 on the second main surface of the wafer is shown in FIG.

これに限定されるものではない。第4図において。It is not limited to this. In Fig. 4.

20は当該ウェハーの第2の主面、21はウェハーの結
晶軸方向を示す1例えば<110>方向のオリエンテー
シ璽ンフラット、22は13の設けられる位置である。
20 is the second main surface of the wafer, 21 is an orientation flat in the <110> direction, for example, indicating the crystal axis direction of the wafer, and 22 is the position where 13 is provided.

14に開口13が形成され、かつ、該ウェハーの第1の
主面にも11形成のためのマスクパターン14が設けら
れた後圧、異方性エツチングが行なわれる。領域13は
エツチングが進行するにつれ、三角形の溝が生成され、
さらにエツチングが進行すると、領域13に対抗する第
1の主面からのエツチング領域と貫通することになる。
An opening 13 is formed in 14, and a mask pattern 14 for forming 11 is also provided on the first main surface of the wafer, after which pressure anisotropic etching is performed. As etching progresses in region 13, triangular grooves are generated.
As the etching progresses further, the etched region from the first main surface opposing the region 13 is penetrated.

かかる貫通が達成されると、ウェハーの一部23はウェ
ハーから分離する。しかるに、本実施例では13がウェ
ハー内の一ン所に限定されているので、25で大きさか
°示されたグイが相互に分離することなく、ウェハー形
状を維持している。′23が分離した瞬間K、ウェハー
10を工。
Once such penetration is achieved, portion 23 of the wafer separates from the wafer. However, in this embodiment, since the number 13 is limited to one location within the wafer, the gouers whose size is indicated by 25 do not separate from each other and maintain the wafer shape. At the moment when '23 separates, wafer 10 is processed.

チンダ液から引き上げて、水洗すれば、エツチングが停
止する。130幅aは、所望の第2の厚さt2と前記し
た関係に設定されているならば、エツチング停止時にお
ける11の厚さt2と一致することになる。かかるウェ
ハーは後工程を経て。
Etching will stop if you remove it from the tinde solution and wash it with water. If the width a of 130 is set in the above-described relationship with the desired second thickness t2, it will match the thickness t2 of 11 when etching is stopped. Such wafers undergo post-processing.

スクライプ、組み立て工程へ進み、第1図の構造体が実
現される。本実施例では、薄膜化工程とダイ分離工程と
が別工程になっているので、前記後工程は通常のハンド
リングが可能であシ、前記した欠点は排除されている。
Proceeding to the scribing and assembling process, the structure shown in FIG. 1 is realized. In this embodiment, since the film thinning process and the die separation process are separate processes, normal handling is possible in the post-process, and the above-mentioned drawbacks are eliminated.

さら罠、グイ相互間には第1の主面からエツチングする
領域が存在しないので、25の大きさで示されるグイサ
イズは従来例と比して小さくでき、ウェハー当シのダイ
収容数も増加する。本実施例においては、エツチングの
マスクパターンをウェハーの第1および第2の主面に同
時に形成する必要がある。かかるマスクパターン形成に
は、フォトレジスト工程を用いるのが一般的であるが、
両面百合わせ露光機を使用しなければならない。次に示
す本発明の第2の実施例では両面百合わせ露光機を必要
としない、よシ秀れた方法が示される。
Since there is no region etched from the first main surface between the grooves and the grooves, the groove size indicated by the size of 25 can be made smaller than in the conventional example, and the number of dies per wafer can also be increased. . In this embodiment, it is necessary to simultaneously form etching mask patterns on the first and second major surfaces of the wafer. A photoresist process is generally used to form such a mask pattern, but
A double-sided exposure machine must be used. A second embodiment of the present invention, which will be described below, shows an improved method that does not require a double-sided exposure machine.

第5図(al〜(e)は本発明の第2の実施例を説明す
るための図であり、工程毎のウェハー断面図が示されて
いる。なお、同図において第3図と同一番号は同一構成
物を示している。同図(alでは、第1の厚さ11を有
するシリコンから成るウェハー10の第1の主面には、
所望のパターンが形成された酸化膜、窒化膜等から成る
マスク30が設けられ。
5(a) to 5(e) are diagrams for explaining the second embodiment of the present invention, and show wafer cross-sectional views for each process.In addition, in the same figures, the same numbers as in FIG. 3 are shown. 1 shows the same structure.
A mask 30 made of an oxide film, a nitride film, etc. in which a desired pattern is formed is provided.

第2の主面にはパターンが形成されていない同様なマス
ク31が設けられている。32はエツチングによシ薄膜
部となるダイアフラムが形成される第1の領域、33は
該第1の領域を含まない第2の領域であシ、共にマスク
3oは被覆されていない。34は当該ウェハーの第2の
領域33以外を被覆しているマスクである。同図(al
の構造体はシリコンのエツチング液中に浸され、領域3
3が深さt2となるまでエツチングされる。当該工、チ
ンダ液は前記異方性エツチングを行なうも・のではなく
、硝酸、弗酸との混液で代表される等方性エツチング液
で良い、しかる場合には、34の材質としてはフォトレ
ジストが利用できるのでプロセスが簡便になる。該エツ
チングが終了した後、34が除去されると、同図(b)
に示した構造体が得られる。次に、前記異方性エツチン
グを用いて、領域32.33を同時にエツチング加工す
る。同図(blに示した如く、該異方性エツチングでは
、厚さがt2だけ異なる32.33が同時にエツチング
されるので、一定時間経過後には同図(C)に示す様K
A similar mask 31 without a pattern is provided on the second main surface. 32 is a first region in which a diaphragm which becomes a thin film portion is formed by etching, and 33 is a second region that does not include the first region, both of which are not covered with the mask 3o. 34 is a mask covering the wafer other than the second region 33; The same figure (al
The structure in area 3 is immersed in a silicon etching solution.
3 is etched to a depth t2. In this process, the etching solution is not one that performs the above-mentioned anisotropic etching, but may be an isotropic etching solution such as a mixture of nitric acid and hydrofluoric acid. simplifies the process. After the etching is completed, when 34 is removed, the same figure (b) is obtained.
The structure shown in is obtained. Next, regions 32 and 33 are simultaneously etched using the anisotropic etching. As shown in the same figure (bl), in the anisotropic etching, 32 and 33 whose thicknesses differ by t2 are etched at the same time, so after a certain period of time has passed, K as shown in the same figure (C) is etched.
.

領域33でのシリコンが全て除去され、同時に、領域3
2ではシリコンの厚さがt2になる。31の厚さは通常
0.2〜1μmla度であるので、10〜20μmであ
るt2と比し仝十分に小さく、かつ。
All the silicon in region 33 is removed, and at the same time
2, the thickness of silicon is t2. Since the thickness of 31 is usually 0.2 to 1 μm la degrees, it is sufficiently smaller than t2, which is 10 to 20 μm.

機械的強度も弱い。即ち、麻の如き、31の一部35は
、エツチング液の攪拌にょシ破壊され、当該ウェハーか
ら分離される。35がウェハーの端部のみに限定して配
置されているならば、目視観測ヵ8ユむあ、。第。エム
。6置。−filオオす図であるが、これに限定される
もの□ではない。
Mechanical strength is also weak. That is, part 35 of 31, such as linen, is destroyed by the stirring of the etching solution and separated from the wafer. If 35 is located only at the edge of the wafer, visual observation is possible. No. M. 6 places. -fil is a diagram, but is not limited to this.

同図において、40は該ウェハーの第1の主面。In the figure, 40 is the first main surface of the wafer.

41は領域32に形成されているダイアフラム。41 is a diaphragm formed in the region 32;

即ち、薄“膜部である。同図に泉した配装置では、ウェ
ハーの一端が欠落した瞬間に、該ウェハーを引き上げ、
水洗することによシ、エツチングの停止を行えば、該薄
膜部の厚さはt2になi、膜厚制御が達成されているこ
と罠なる。なお、本実施例では、二種類のエラチン夛マ 用しているが、第7図(at〜(d)4示すような一種
類のマスクを二回パターンニングしても良い。同図(a
lにおいて、該第1の主面には、マスク5oが設けられ
、領域33のみが開口されている。当該構遺体を前記エ
ツチング手法により、領域33のみを深さtlまでエツ
チングすれば、同図(b)が得られる。次に、50に対
してフォトレジスト工程によシ、領域32を開口し、同
図(C1の構造体を得る。
In other words, it is a thin film part.The mounting device shown in the same figure pulls up the wafer the moment one end of the wafer breaks off.
If etching is stopped by washing with water, the thickness of the thin film portion becomes t2, which means that film thickness control has been achieved. In this example, two types of eratin masks are used, but one type of mask may be patterned twice as shown in FIGS.
1, a mask 5o is provided on the first main surface, and only the region 33 is opened. If only the region 33 is etched to the depth tl using the etching method described above, the structure shown in FIG. 3(b) is obtained. Next, the region 32 is opened in the photoresist step 50 to obtain the structure shown in the same figure (C1).

異方性エツチングを施すことによシ、同図(cl)の構
造体が得られ、μ35の分離によシ膜厚制御が確認され
る。第5図(al〜(C)、第7図ta>〜(diに示
した本発明の第2の実施例においては、領域33を予め
所望の深さにまでエツチングすることが特徴である。勿
論該深さ゛まで当該ウェハーの一部を加工除去するため
に、エツチング以外の方法1例えば、超音波加工、放電
加工、研磨等の機械的手法を用いても艮く、さらに、電
子ビーム、荷電粒子等による非化学的なエツチング手法
を用いても良い。
By applying anisotropic etching, the structure shown in the same figure (cl) is obtained, and film thickness control is confirmed by separation of μ35. The second embodiment of the present invention shown in FIGS. 5(al-(C)) and FIGS. 7(ta)-(di) is characterized in that the region 33 is etched in advance to a desired depth. Of course, in order to process and remove a part of the wafer to this depth, methods other than etching may be used, such as mechanical methods such as ultrasonic machining, electric discharge machining, and polishing. A non-chemical etching method using particles or the like may also be used.

また、A35は当該ウェハーから分離させることなく、
一体化した状態で該エツチングを停止しても良い。前記
マスク31は通常光に対して透明で第8図(a)〜(d
iは本発明の第3の実施例を説明するだめの図であシ、
工程毎のウエノ・−断面図が示されている。同図におい
て第5図と同一番号は同一構成物を示している。同図(
alでは厚さtlのシリコンウェハー10の第2の主面
にはエツチングマスクとなるマスク60が被覆され、一
部が開目62となっている。該開口の位置は第6図の3
5と類似の位置が選ばれる。該ウェノ・−の第1の主面
には全面マスク61が被覆されている。60゜61は酸
化膜、窒化膜等が選ばれている。次に。
In addition, A35 is not separated from the wafer,
The etching may be stopped in the integrated state. The mask 31 is transparent to normal light and is shown in FIGS. 8(a) to 8(d).
i is a diagram for explaining the third embodiment of the present invention;
Ueno cross-sectional views are shown for each process. In this figure, the same numbers as in FIG. 5 indicate the same components. Same figure (
In the case of al, the second main surface of the silicon wafer 10 having a thickness tl is covered with a mask 60 serving as an etching mask, and a part thereof has an opening 62. The position of the opening is 3 in Figure 6.
A position similar to 5 is selected. The first main surface of the weno sheet is covered with a full-face mask 61. At 60°61, an oxide film, a nitride film, etc. are selected. next.

エツチングによシ当該開口62が深さt2iでエツチン
グされる(同図(b))。次に、61がパターンニング
され、領域32の部分の該61が除去される(同図(C
))。かかる構造体が異方性エツチング液に浸され、3
2.62の領域が両主面から同62でのシリコンが全て
除去された時刻に、領域32での膜厚はtlとなる。領
域62の一部63はfIIJとなって、工、チング液中
に破壊分離、あるいは、光に対して透明になることを利
用して当該時刻の判定がなされる。該時刻において該エ
ツチングを停止すれば、薄膜形成時の膜厚制御が実現さ
れることになる。本実施例においては、当iウェハ、−
の第1の領域32を除く領域と対応するウェハーの第2
の主面の第3の領域の一部62を予めエツチング、機械
加工等にょシ所望の深さまで除去し、次に、該第1.第
3の領域とを同時にエツチングする。ことに特徴がある
The opening 62 is etched to a depth t2i (FIG. 6(b)). Next, 61 is patterned, and the 61 in the area 32 is removed (FIG.
)). Such a structure is immersed in an anisotropic etching solution, and 3
At the time when all the silicon in the region 2.62 is removed from both main surfaces, the film thickness in the region 32 becomes tl. A portion 63 of the region 62 becomes fIIJ, and the relevant time is determined by utilizing the fact that it is destroyed and separated in the liquid, or becomes transparent to light. If the etching is stopped at this time, film thickness control during thin film formation will be realized. In this example, the i wafer, -
The second region of the wafer corresponding to the region excluding the first region 32 of
A portion 62 of the third region of the main surface of the first region is removed by etching, machining, etc. to a desired depth in advance, and then a portion 62 of the third region of the main surface of the first region is removed by etching, machining, etc. to a desired depth. The third area is etched at the same time. There are certain characteristics.

以上1本発明について詳細な説明を行った。本発明によ
れば、ウェハ□−の一部に薄膜部、即ち。
The present invention has been described in detail above. According to the present invention, a thin film portion is formed on a part of the wafer □-, ie.

ダイア7シムを形成する加工法において、該ダイアフラ
ムの膜厚を予め定められた一定値に制御することが容易
釦可能となる。本発明は現時点において公開されている
他の制御手法と比較して、ウーハ−に一度分布を設けた
シ、絶縁膜上にシリコン単結晶膜を成長させ’7’l−
80Iウェハーを用いたシすることなく、また、大量生
産に適した現実的な制御手法を提供する。本発明は単に
ダイアフラム型圧力センナに適用されるばかシでなく、
薄膜化工程を必要とする他の素子、例えば、異方性エツ
チングによシリコンウェハーを加工して、マイクロメカ
ニカル素子を製造する工程にも適用される。また、高濃
度を層でのエツチング速度が極度に遅いことを利用し、
PN接合境界でエツチングを自動的に停止させる手法や
、電界によりエツチング速度を制御するエレクトロケミ
カルエツチング手法等に1本発明を併用し、エツチング
停止時の目視モニタとすることも本発明に含まれる。
In the processing method for forming the 7-diameter shim, it is possible to easily control the film thickness of the diaphragm to a predetermined constant value. Compared to other control methods that have been published at the present time, the present invention is capable of providing a distribution once on the woofer, and then growing a silicon single crystal film on an insulating film.
To provide a practical control method suitable for mass production without using 80I wafers. The present invention is not simply applied to a diaphragm type pressure sensor;
It can also be applied to other devices that require a thin film process, such as the process of manufacturing micromechanical devices by processing silicon wafers by anisotropic etching. In addition, by utilizing the extremely slow etching speed of the high concentration layer,
The present invention also includes the use of the present invention in conjunction with a method for automatically stopping etching at a PN junction boundary, an electrochemical etching method for controlling the etching rate using an electric field, and visual monitoring when etching is stopped.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)、 (blはダイアフラム型圧力センナの
構造を説明する図であシ、1はシリコンダイ、2はダイ
アフラム、3はゲージ抵抗、4は金属導体。 5はボンディングワイア、6はパッケージ、7はピン、
8は台座、9は圧力導入パイプである。 第2図はダイアフラムの膜厚を制御する従来例を説明す
る図であシ、10はシリコンウェハー、11社ダーtア
フラム、即ち、薄膜部、12.13は領域、14はマス
クパターン、15はダイの大きさである。 第3図、第4同社本発明の一実施例を説明する図であル
、第2図と同一番号は同一構成要素を示している。図に
おいて、20はウェハーの第2の主面、21はオリエン
テーシ胃ンフラット、22は位1電、23は分離するウ
ェハーの一部、25はダイの大きさである。 図と同一番号は同一構成要素を示している。図において
30,31,34.50はマスク、32゜33は領域、
35はμ、40はウェハーの第1の主面、41はダイア
フラム、即ち、薄膜部である。 第8図(a)〜(diは本発明の第3の実施例を説明す
る図であり、第5図と同一番号は同一構成要素を示して
いる。同図において、60−61はマスク、62は領域
、63は島である。 (b) 第 1 窮 0 第 20 第4あ 第C凹
Fig. 1(a), (bl is a diagram explaining the structure of a diaphragm type pressure sensor, 1 is a silicon die, 2 is a diaphragm, 3 is a gauge resistor, 4 is a metal conductor, 5 is a bonding wire, 6 is a Package, 7 is pin,
8 is a pedestal, and 9 is a pressure introduction pipe. FIG. 2 is a diagram illustrating a conventional example of controlling the film thickness of a diaphragm, in which 10 is a silicon wafer, 11 is a diaphragm, that is, a thin film portion, 12 and 13 are regions, 14 is a mask pattern, and 15 is a It is the size of the die. FIGS. 3 and 4 are diagrams illustrating one embodiment of the present invention; the same numbers as in FIG. 2 indicate the same components. In the figure, 20 is the second main surface of the wafer, 21 is the orientation flat, 22 is the potential, 23 is the part of the wafer to be separated, and 25 is the size of the die. The same numbers as in the figures indicate the same components. In the figure, 30, 31, 34.50 are masks, 32°33 are regions,
35 is μ, 40 is the first main surface of the wafer, and 41 is a diaphragm, that is, a thin film portion. FIGS. 8(a) to (di) are diagrams explaining the third embodiment of the present invention, and the same numbers as in FIG. 5 indicate the same components. In the same figure, 60-61 are masks; 62 is the area, 63 is the island. (b) 1st 0 20th 4th A 4th C concavity

Claims (1)

【特許請求の範囲】[Claims] 第1の厚さを有するウェハーの第1の主面の第1の領域
に、エツチング等の手段によシ、第2の厚さを有する薄
膜部を形成するウェハーの加工において、該第1の領域
を除く第2の領域の一部あるいは当該筒2の領域と対応
するウェハーの第2の主面の第3の領域の一部を前記第
′2の厚さと大略等しい深さまで除去する第1の工程と
、前記第1の領域と前記第2あるいは第3の領域とを同
時にエツチングする第2の工程とから成ることを特徴と
するウェハーの加工法。
In processing a wafer in which a thin film portion having a second thickness is formed in a first region of a first main surface of the wafer having a first thickness by means such as etching, the first A first step of removing a part of the second region other than the region or a part of the third region of the second main surface of the wafer corresponding to the region of the cylinder 2 to a depth approximately equal to the thickness of the '2nd part. and a second step of etching the first region and the second or third region at the same time.
JP19150183A 1983-10-13 1983-10-13 Processing method of wafer Pending JPS6083335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19150183A JPS6083335A (en) 1983-10-13 1983-10-13 Processing method of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19150183A JPS6083335A (en) 1983-10-13 1983-10-13 Processing method of wafer

Publications (1)

Publication Number Publication Date
JPS6083335A true JPS6083335A (en) 1985-05-11

Family

ID=16275697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19150183A Pending JPS6083335A (en) 1983-10-13 1983-10-13 Processing method of wafer

Country Status (1)

Country Link
JP (1) JPS6083335A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093657A (en) * 1996-05-20 2000-07-25 Nec Corporation Fabrication process of semiconductor device
JP2008005967A (en) * 2006-06-28 2008-01-17 Univ Nihon Toothbrush

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093657A (en) * 1996-05-20 2000-07-25 Nec Corporation Fabrication process of semiconductor device
JP2008005967A (en) * 2006-06-28 2008-01-17 Univ Nihon Toothbrush

Similar Documents

Publication Publication Date Title
JP3464657B2 (en) Device configured using diaphragm-based sensor
EP1012552B1 (en) 5 micron high acute cavity with channel by oxidizing fusion bonding of silicon substrates and stop etching
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP3489309B2 (en) Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask
DE102011050837A1 (en) Sensor and method for producing the same
CN102583232A (en) Method for fabricating a sensor
DE102011050839A1 (en) Sensor and method for producing the same
TW201302598A (en) Device for measuring environmental forces and method of fabricating the same
JP2822486B2 (en) Strain-sensitive sensor and method of manufacturing the same
JPS6083335A (en) Processing method of wafer
JP2000022168A (en) Semiconductor acceleration sensor and manufacture thereof
US6308575B1 (en) Manufacturing method for the miniaturization of silicon bulk-machined pressure sensors
JPS63237482A (en) Semiconductor pressure sensor
JPH08248061A (en) Acceleration sensor and manufacture thereof
JP3744218B2 (en) Manufacturing method of semiconductor pressure sensor
JPH11186566A (en) Manufacture of fine device
JP2001044449A (en) Force detection sensor and manufacture of force detection sensor
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JPH11214705A (en) Acceleration detector and its manufacture as well as film thickness calculation
JP3122494B2 (en) Manufacturing method of pressure sensor
Knechtel et al. Surface Protection for Semiconductor Direct Bonding
JP2680471B2 (en) Semiconductor pressure sensor and method of manufacturing the same
CN113483926A (en) Explosion field MEMS piezoresistive pressure sensor
JPH0298972A (en) Manufacture of semiconductor pressure sensor
JPH0835982A (en) Manufacture of semiconductor acceleration sensor