JPS607804B2 - sequence controller - Google Patents
sequence controllerInfo
- Publication number
- JPS607804B2 JPS607804B2 JP8577378A JP8577378A JPS607804B2 JP S607804 B2 JPS607804 B2 JP S607804B2 JP 8577378 A JP8577378 A JP 8577378A JP 8577378 A JP8577378 A JP 8577378A JP S607804 B2 JPS607804 B2 JP S607804B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- line
- internal
- relay
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は外部出力ライン、内部出力ライン及び出力フ
ィードバックラインを設けてなるシーケンスコントロー
ラに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence controller provided with an external output line, an internal output line, and an output feedback line.
従来、シーケンスコントローラにおいては内部出力ライ
ンを設けていないため、例えば出力フィードバックライ
ンに出力のメモリー回路を設定する場合出力ラインの１
つを使用しその出力ラインに対応する出力フィードバッ
クラインにメモリー回路を設定しなければならず使用で
きない出力端子が出て来る不都合があった。Conventionally, sequence controllers do not have internal output lines, so for example, when setting an output memory circuit to the output feedback line, one of the output lines
In this case, it is necessary to set a memory circuit in the output feedback line corresponding to the output line, which results in the inconvenience of unusable output terminals.
このため、例えば内部出力ライン及び出力端子の選択制
御を行なわない内部出力リレーを設け、内部出力ライン
の出力で内部出力リレーを付勢して出力フィードバック
ラインのみを選択制御し、その選択される出力フィード
バックラインをメモリー回路設定用ライン専用に使用す
ることが考えられる。For this reason, for example, an internal output relay that does not perform selection control of internal output lines and output terminals is provided, and the internal output relay is energized by the output of the internal output line to selectively control only the output feedback line, and the selected output It is conceivable to use the feedback line exclusively as a memory circuit setting line.
しかしこのようにするとその出力フィードバックライン
がメモリー回路の設定用にしか使用できなくなり、メモ
リー回路の設定を行わないときには無駄になる問題があ
る。の発明はこのような問題を解決するために為された
もので、出力フィードバックラインを内部出力のメモＩ
Ｊ‐回路設定用ライン及び入力ラインとして選択的に使
用でき、出力フィードバックラインを有効に使用できる
シーケンスコントローラを提供することを目的とする。However, in this case, there is a problem that the output feedback line can only be used for setting the memory circuit, and is wasted when the memory circuit is not set. The invention was made to solve this problem, and the output feedback line is connected to the internal output memo I.
It is an object of the present invention to provide a sequence controller that can be selectively used as a J-circuit setting line and an input line, and can effectively use an output feedback line.
以下、この発明の実施例を図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
１はＹ軸方向に条件プログラム設定用の複数のバスラィ
ン２，２，…・・・と順序プログラム設定用の複数のス
テップライン３，３，・・・・・・を設け、かつＸ軸方
向に複数の入力ライン４，４，・…・・、複数の外部出
力ライン５，５、内部出力ライン６、この各出力ライン
５，６に対応した複数の出力フィードバックライン７，
７，…・・・、複数のカウンタ制御ライン８，８，・・
・・・・を設けてなるマトリクス回路である。1 is provided with a plurality of bus lines 2, 2, . . . for setting a condition program in the Y-axis direction and a plurality of step lines 3, 3, . . . for setting a sequential program, and in the X-axis direction. A plurality of input lines 4, 4, ..., a plurality of external output lines 5, 5, an internal output line 6, a plurality of output feedback lines 7 corresponding to each of the output lines 5, 6,
7,..., a plurality of counter control lines 8,8,...
It is a matrix circuit provided with...
９は操作スイッチ１０．１０，・・・…、入力リレー１
１，１１，……及びこの各リレー１１，１１，・・・・
・・の切換接点１２，１２，・・…・からなる入力部で
ある。9 is an operation switch 10, 10, ..., input relay 1
1, 11, ... and each of these relays 11, 11, ...
It is an input section consisting of switching contacts 12, 12, . . . .
この入力部９は操作スイッチ１０．１０，…・・・によ
り前記入力リレーＩ１，１１，・・・・・・を選択的に
付勢してその切換接点１２，１２，・・・・・・を動作
し、それによって前記入力ライン４，４，・・・・・・
における入力制御を行なうようにしている。１３は外部
出力リレー１４，１４、内部出力リレー１５、上記外部
出力リレー１４，１４の切換接点１６，１６，１７，１
７及び上記内部出力リレー１５の切換接点１８からなる
出力部である。This input section 9 selectively energizes the input relays I1, 11, . . . by operating switches 10, 10, . , thereby causing said input lines 4, 4, . . .
The input control is performed in the following manner. 13 indicates external output relays 14, 14, internal output relay 15, switching contacts 16, 16, 17, 1 of the external output relays 14, 14;
7 and a switching contact 18 of the internal output relay 15.
この出力部１３は前記外部出力ライン５，５にそれぞれ
前記外部出力リレー１４，１４を接続するとともに前記
内部出力ライン６に前記内部出力リレー１５を切換スイ
ッチ１９の−方の固定接点を介して接続し、上記各出力
リレー１４，１４，１５がマトリクス回路１上のプ。グ
ラム設定によって選択的に付勢されるようになっている
。前記内部出力リレー１５は又前記切襖スイッチ１９の
他方の固定接点を介して入力端子２０１こ接続している
。前記外部出力リレー１４，１４は切後援点１６，１６
を動作して出力端子２１，２１，……を選択しこの出力
端子２１，２１，・…・・に接続される負荷を制御する
とともに切襖酸点１７，１７を動作して対応する出力フ
ィ‐ドバックラィン７，７を選択し、出力を内部にフィ
ードバックするようにしている。前記内部出力リレー１
５は切換接点１８を動作して対応する出力フィードバッ
クライン７を選択し、出力を内部にフィードバックする
ようにしている。前記外部出力リレー１４，１４によっ
て選択される出力フィードバックライン７，７は出力端
子２１，２１，・・・への出力を内部的に確かめるため
に使用され、かつ前記内部出力リレー１５によって選択
される出力フィードバックライン７は内部出力のメモリ
ー回路を設定するために使用されるものである。２２は
前記カウンタ制御ライン８，８，・・・・・・からの信
号を受けてカウンタ２３，２４を制御し、前記ステップ
ライン３，３，・・・・・・をステップ制御させる制御
回路であ。This output section 13 connects the external output relays 14, 14 to the external output lines 5, 5, respectively, and connects the internal output relay 15 to the internal output line 6 via the negative fixed contact of the changeover switch 19. The output relays 14, 14, 15 are connected to each other on the matrix circuit 1. It is designed to be selectively energized by the gram setting. The internal output relay 15 is also connected to the input terminal 201 via the other fixed contact of the switch 19. The external output relays 14, 14 have cut points 16, 16.
operates to select the output terminals 21, 21, . . . and control the load connected to the output terminals 21, 21, . - back lines 7, 7 are selected so that the output is fed back internally. The internal output relay 1
5 operates the switching contact 18 to select the corresponding output feedback line 7 so that the output is fed back internally. The output feedback lines 7, 7 selected by the external output relays 14, 14 are used to internally verify the output to the output terminals 21, 21, . . . and are selected by the internal output relay 15. The output feedback line 7 is used to set the internal output memory circuit. 22 is a control circuit that receives signals from the counter control lines 8, 8, . . . to control the counters 23, 24, and controls the step lines 3, 3, . a.
なお、出力フィードバックライン７，７，……を入力ラ
イン４，４，…・・・と同機の回路構成にしている。こ
のような構成の本発明実施例装置においては切換スイッ
チ１９の可動接点を一方の固定接点側に接続し、内部出
力ライン６に内部出力リレーＩ５を接続しておけば、こ
のリレー１５に対応する出力フィードバックライン７を
内部出力のモリ−回路設定用ラインとして使用すること
ができる。Note that the output feedback lines 7, 7, . . . have the same circuit configuration as the input lines 4, 4, . In the device according to the embodiment of the present invention having such a configuration, if the movable contact of the changeover switch 19 is connected to one of the fixed contacts and the internal output relay I5 is connected to the internal output line 6, the output signal corresponding to this relay 15 is connected. The output feedback line 7 can be used as an internal output memory circuit setting line.
そしてこの内部出力リレー１５は選択制御する出力端子
をもっていないので、内部出力のメモリー回路を設定す
ることによって使用できなくなる出力端子が出てくる虜
は全くない。換言すれば設けられている出力端子２１，
２１，・・…・は内部出力のメモリー回路が設定される
か否かにかかわらず常に負荷を制御するのに使用するこ
とができる。又、切換スイッチ１９の可動接点を他方の
固定接点側に接続し、入力端子２川こ内部出力リレー１
５を接続しておけば、このリレー１５に対応する出力フ
ィードバックライン７を入力ラインとしても使用するこ
とができる。したがって本来の入力ライン４，４，・・
…・がすべて使用され、さらに入力ラインを増加したい
ときにはその出力フィードバックライン７を入力ライン
として使用すればよくシーケンスコントローラを別途追
加する必要がない。このように出力フィードバックライ
ンを有効に使用することができ、コスト低下を図ること
ができる。以上詳述したようにこの発明によれば出力端
子を選択制御しない内部出力リレーを設け、その内部出
力リレーを切換スイッチを介して内部出力ラインからの
出力及び入力端子からの入力によって選択的に付勢し、
その内部出力リレーに対応する出力フィードバックライ
ンを内部出力のメモリ回路設定用ライン及び入力ライン
として選択使用できるようにしているので、出力フイー
ドバツクラィンを有効に使用することができるシーケン
スコントローラを提供できるものである。Since this internal output relay 15 does not have an output terminal to selectively control, there is no possibility that setting the internal output memory circuit will result in an unusable output terminal. In other words, the provided output terminal 21,
21, . . . can always be used to control the load regardless of whether the internal output memory circuit is configured or not. Also, connect the movable contact of the changeover switch 19 to the other fixed contact side, and connect the input terminal 2 to the internal output relay 1.
5, the output feedback line 7 corresponding to this relay 15 can also be used as an input line. Therefore, the original input line 4, 4,...
... are all used, and if it is desired to further increase the number of input lines, the output feedback line 7 can be used as an input line, and there is no need to add a separate sequence controller. In this way, the output feedback line can be used effectively and costs can be reduced. As detailed above, according to the present invention, an internal output relay that does not selectively control the output terminal is provided, and the internal output relay is selectively turned on by the output from the internal output line and the input from the input terminal via the changeover switch. Force,
Since the output feedback line corresponding to the internal output relay can be selectively used as the internal output memory circuit setting line and input line, it is possible to provide a sequence controller that can effectively use the output feedback line. It is something.
図はこの発明の実施例を示す回路図である。
１…・・・マトリクス回路、５……外部出力ライン、６
……内部出力ライン、７……出力フィードバックライン
、１４・・・・・・外部出力リレー、１５・・．・・・
内部出力リレー、１６，１７・…・・外部出力リレーの
切換接点、１８・・・・・・内部出力リレーの切換接点
、１９・・・・・・切換スイッチ、２０…・・・入力端
子、２１・・・・・・出力端子。The figure is a circuit diagram showing an embodiment of the invention. 1...Matrix circuit, 5...External output line, 6
...Internal output line, 7...Output feedback line, 14...External output relay, 15... ...
Internal output relay, 16, 17...external output relay switching contact, 18...internal output relay switching contact, 19...changeover switch, 20...input terminal, 21... Output terminal.
Claims (1)
れら各出力ラインに対応した出力フイードバツクライン
を設けてなるマトリクス回路と、上記外部出力ラインの
出力に付勢され対応する出力端子を選択するとともに対
応する出力フイードバツクラインを選択する外部出力リ
レーと、入力端子と、切換スイツチと、この切換スイツ
チの一方の固定接点を介して上記内部出力ラインの出力
により付勢され、かつ上記切換スイツチの他方の固定接
点を介して上記入力端子からの入力により付勢され、対
応する出力フイードバツクラインを選択する内部出力リ
レーとを具備してなることを特徴とするシーケンスコン
トローラ。1 A matrix circuit comprising at least an external output line, an internal output line, and an output feedback line corresponding to each of these output lines, and a matrix circuit that is energized by the output of the external output line and selects and responds to the corresponding output terminal. An external output relay that selects an output feedback line, an input terminal, a changeover switch, and is energized by the output of the internal output line through the fixed contact of one of the changeover switches, and the output of the other of the changeover switches. A sequence controller comprising: an internal output relay that is energized by input from the input terminal via a fixed contact and selects a corresponding output feedback line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8577378A JPS607804B2 (en) | 1978-07-14 | 1978-07-14 | sequence controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8577378A JPS607804B2 (en) | 1978-07-14 | 1978-07-14 | sequence controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5513456A JPS5513456A (en) | 1980-01-30 |
| JPS607804B2 true JPS607804B2 (en) | 1985-02-27 |
Family
ID=13868187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8577378A Expired JPS607804B2 (en) | 1978-07-14 | 1978-07-14 | sequence controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607804B2 (en) |
-
1978
- 1978-07-14 JP JP8577378A patent/JPS607804B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5513456A (en) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5831602B2 (en) | Dual system control device | |
| KR880700371A (en) | Vending Machine Power Switching Device | |
| JPH0351002B2 (en) | ||
| JPS607804B2 (en) | sequence controller | |
| GB1126891A (en) | Improvements relating to automation of working machines | |
| JPS5854405B2 (en) | Sequencer | |
| JPS60686B2 (en) | sequencer | |
| JPH0264845A (en) | Electronic computer multiplexing main control part | |
| JP2669925B2 (en) | Numerical control device having a plurality of operation panels | |
| GB1088754A (en) | Transformer control arrangement | |
| JPH021632Y2 (en) | ||
| JPS6138319Y2 (en) | ||
| KR920008365Y1 (en) | Over travel reset circuit of nc grinder | |
| JPS6260773B2 (en) | ||
| JPH0833843B2 (en) | Central processing unit duplication system | |
| JP2768774B2 (en) | Operation signal switching control device | |
| JP2527657Y2 (en) | Relay setting circuit | |
| JPS6225301A (en) | Sequence controller | |
| JP2510088Y2 (en) | Matrix switch circuit | |
| JPH06233550A (en) | Instruction input system of inverter | |
| JPH0523253U (en) | Program protection method for RAM area in handy terminal | |
| JPH0154719B2 (en) | ||
| JPS5985130A (en) | Switch input circuit | |
| JPS6073708A (en) | Multiplex operation device | |
| JPH0340185A (en) | One-chip microcomputer |