JPS6075871A - Improved character coloring circuit - Google Patents
Improved character coloring circuitInfo
- Publication number
- JPS6075871A JPS6075871A JP58184019A JP18401983A JPS6075871A JP S6075871 A JPS6075871 A JP S6075871A JP 58184019 A JP58184019 A JP 58184019A JP 18401983 A JP18401983 A JP 18401983A JP S6075871 A JPS6075871 A JP S6075871A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- logic
- luminance signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字図形輝度信号補正回路に関し、特にテレビ
ジョンセットを利用して文字図形データ(以下データと
いう)を再生するデータ表示システムに適用して好適な
ものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a character/graphic luminance signal correction circuit, and is particularly applicable to a data display system that reproduces character/graphic data (hereinafter referred to as data) using a television set. It is suitable for this purpose.
近年になってカラーテレビジョン受像機の普及にトモナ
ってカラーテレビジョンセットを表示器として利用して
ニュースや各種の情報を再生できるようにしたデータ伝
送システムが開発されている。その第1の例として、電
話回線を介してデータセンタに蓄積されているデータを
加入者電話機側の端末に設けられたカラーテレビジョン
セットに伝送してカラー画像情報を再生させるキャブテ
ンンステム(Character And patte
rnTelephone Access Inform
ation NetworkSystem )がある。In recent years, with the spread of color television receivers, data transmission systems have been developed that use color television sets as displays to reproduce news and various other information. The first example is a cab system (Character System) that transmits data stored in a data center via a telephone line to a color television set installed in a terminal on the subscriber's telephone side and reproduces color image information. And patty
rnTelephone Access Inform
ation Network System).
また第2の例としてテレビジョン放送を利用し、テレビ
ジョン信号のブランキング期間にデータを入れて放送し
、このデータをカラーテレビジョンセットで受信してカ
ラー画像情報として再生させる静止画像放送がある。A second example is still image broadcasting, which utilizes television broadcasting and broadcasts data by inserting it into the blanking period of the television signal, and this data is received by a color television set and reproduced as color image information. .
ところでテレビジョンセットによってデータに基づく画
像情報を再生しようとする場合、線又は文字の一部(以
下線状部という)のように幅が非常に狭いと画面の明る
さが低下し、表示最小限の1ドツトになると明るさの低
下が著しくなって画像全体として与で不自然さが目立つ
ようになる。By the way, when trying to reproduce image information based on data using a television set, if the width of a line or part of a character (hereinafter referred to as a line part) is very narrow, the brightness of the screen will decrease and the display will be at its minimum. When the number of dots reaches 1, the brightness decreases significantly and the image as a whole becomes noticeably unnatural.
その原因は線状部に対応する輝度信号部分の周波数はか
なシ高くなるため輝度信号を処理する回路糸がその周波
数特性等のために応動し切れなくなるためと考えられる
。The reason for this is thought to be that the frequency of the luminance signal portion corresponding to the linear portion becomes so high that the circuit thread that processes the luminance signal cannot respond fully due to its frequency characteristics.
本発明は以上の点を考みしてなされたもので、線状部の
明るさの低下を生じさせないようにしようとするもので
ある。The present invention has been made in consideration of the above points, and is intended to prevent the brightness of the linear portion from decreasing.
かかる目的を達成するため本発明は、表示画面の表示最
小限である1ドツトの幅の線状部に相当する輝度信号が
到来したときには、その振幅な増大させることによシ線
状部の輝度の低下を防止し、画像全体として輝度のばら
つきを比較的簡易な構成で修正できるようにする。In order to achieve such an object, the present invention provides that, when a luminance signal corresponding to a linear part with a width of one dot, which is the minimum display on a display screen, arrives, the luminance of the linear part is increased by increasing the amplitude of the luminance signal. To prevent a decrease in brightness of an image and to correct variations in brightness of an entire image with a relatively simple configuration.
以下図面について本発明をキャプテンシステムに適用し
た場合の実施例を詳述する。このデータ伝送システムは
第1図に示すように電話加入者の電話磯(1)と電話交
換局(2)との間に布設されている電話回線(3)の端
末にライン切換器(4)を設け、このライン切換器(4
)を切換えることによシデータセンタ(5)から電話交
換局Q)及び電話回線(3)を通じて伝送されて来るデ
ータを情報受信装置(6)によって受信表示できるよう
になされている。Embodiments in which the present invention is applied to a captain system will be described in detail below with reference to the drawings. As shown in Figure 1, this data transmission system uses a line switch (4) at the terminal of a telephone line (3) installed between a telephone subscriber's telephone line (1) and a telephone exchange (2). This line switch (4
), data transmitted from the data center (5) through the telephone exchange Q) and the telephone line (3) can be received and displayed by the information receiving device (6).
情報受信装置(6)はライン切換器(4)に接続された
変’[14i置(これをモデムと、いう)(7)を介し
てキーボード(8)からの情報選択入力に基づいて信号
処理回路(9)で得た指令信号を電話回線(3)に上シ
データ信号として送出する。このときデータセンタ(5
)から返送されて米たデータは再度電話回k(3)を通
じて下多データ4N号としてモデム(7)に供給され、
復調されて信号処理回路(9)に与えられる。The information receiving device (6) performs signal processing based on the information selection input from the keyboard (8) via the converter (referred to as a modem) (7) connected to the line switch (4). The command signal obtained by the circuit (9) is sent to the telephone line (3) as an upper data signal. At this time, the data center (5
) is sent back to the modem (7) through the telephone line k (3) as lower data number 4N.
It is demodulated and provided to the signal processing circuit (9).
ここでデータは画像信号再生回路(10)においてデコ
ードされ、色信号R,G、B等を含む画像信号に変換さ
れ、画像信号再生回路(1のは色信号R9G、Bから輝
度信号Yを作って輝度1に号補正回路(11)に与える
。そして輝度信号Yは補正を受けた技能の信号と共に映
像信号形成回路(12)に与えられ、その出力端の映像
信号がテレビジョンセット(13)に入力表示される。Here, the data is decoded in the image signal reproducing circuit (10) and converted into an image signal including color signals R, G, B, etc. The luminance signal Y is then given to the signal correction circuit (11) with a luminance of 1.The luminance signal Y is then given to the video signal forming circuit (12) together with the corrected skill signal, and the video signal at the output terminal is sent to the television set (13). will be displayed as input.
輝度信号補正回路(11)は、テレビジョンセット(1
3)の表示画面における1ビツトの線状部に相当する時
間幅の輝度信号Yが到来したときその振幅を予定の大き
さ例えば3倍にする次の構成をもつ。The brightness signal correction circuit (11) is connected to the television set (11).
3) has the following configuration in which when the luminance signal Y with a time width corresponding to a 1-bit linear portion on the display screen arrives, its amplitude is increased to, for example, three times the expected magnitude.
すなわち輝度信号補正回路(11)は第2図に示す如く
順序パルス発生回路(15)と、論理出方回路(16)
と、加其回路(17)とを有する。That is, the luminance signal correction circuit (11) includes a sequential pulse generation circuit (15) and a logic output circuit (16) as shown in FIG.
and an additional circuit (17).
順序パルス発生回路(15)は到来しfc′n度信号Y
を受ける4段回路構成のシフトレジスタでなシ、入力端
に第31囚に示す如く1ドツト幅分に相当する時間幅の
論理「1」の輝度信号Yが到来したときw11番目のク
ロックパルスCLによってこの論理「l」信号を第1段
回路(15A)に読み込む。この第1段回路(15A)
に読み込まれた論理「1」信号はその後第21第3番目
のクロックパルスCLが110序パルス発生回路(15
)に到来するごとに第2段回路(15B)、第3段回路
(15C)、第4段回路(15D)に順次シフトされ、
かくして第3図(BL(C)・0.[F]に示す如く順
序パルス発生回路(15)の第1.第2.第3.第4段
回路(15A )、 (15B) 。The sequential pulse generation circuit (15) receives the incoming fc′n degree signal Y
It is a shift register with a four-stage circuit configuration that receives the clock pulse CL. This logic "l" signal is read into the first stage circuit (15A). This first stage circuit (15A)
The logic "1" signal read into the 21st third clock pulse CL is then output to the 110th pulse generation circuit (15
) is sequentially shifted to the second stage circuit (15B), third stage circuit (15C), and fourth stage circuit (15D),
Thus, the first, second, third, and fourth stage circuits (15A) and (15B) of the sequential pulse generation circuit (15) as shown in FIG. 3 (BL(C).0.[F]).
(15C)及び(15D)の出力端にクロックパルスC
Lの周期と同じ立上91陥の出力パルスS2.S3゜S
4.S5を発生するようになされている。A clock pulse C is applied to the output terminals of (15C) and (15D).
The output pulse S2.L has a rising edge of 91 times with the same period as S2.L. S3゜S
4. S5 is generated.
ここでクロックパルスCLの周期は1ドツトの線状部の
幅に相当する時間幅と等しい大きさすなわち175ns
(すなわち5.727MI(z)に選定されておシ、
従って出カバにス821831 S41 S5の立上り
時間T2 、 T3 、 T4 、 T5は表示画面に
置き換えてみれば到来した1ドツト分の輝度信号Yの立
上シ時間T1に対してノー次隣る4つのドツトに対応す
ることになる。Here, the period of the clock pulse CL is equal to the time width corresponding to the width of the linear portion of one dot, that is, 175 ns.
(In other words, if it is selected as 5.727MI(z),
Therefore, the rising times T2, T3, T4, and T5 of the output signals S41 and S5 are the same as the rising times T1 of the brightness signal Y for one dot when the rising times T2, T3, T4, and T5 of the four adjacent It will correspond to dot.
かくして順序パルス発生回路(15)によって得られる
出力パルス82 、 S3 、84は入力端に到来した
輝度信号Yによる出力パルスS1と共に論理出力回路(
16)に与えられる。論理出力回路(16)は第2図に
おいて正論理で示すように、入力信号Yをインバータ(
17A)を介して第1の入力信号S1として受け、第1
段回路(15B)の出力パルスを直接第2の入力(i1
@s2として受け、第2段回路(15B)の出力パルス
をインバータ(17B)を介して第3の入力信号S3と
して受ける第1の3人カアンド回路(18)と、第2段
回路(15B)の出力パルスをインバータ(19A)を
介して第1の入カイ8号として受け、第3段回路(15
C)の出力パルスを直接第2の入力信号S4として受け
、第4段回路(15D)の出力パルスを17バータ(1
9B)を介して第3の入力信号S5として受ける第2の
3人カアンド回路(20)とを有する。このアンド回路
(2o)の出力は加算回路(17)に与えられる。In this way, the output pulses 82, S3, 84 obtained by the sequential pulse generation circuit (15) are sent to the logic output circuit (
16). The logic output circuit (16) converts the input signal Y into an inverter (
17A) as a first input signal S1;
The output pulse of the stage circuit (15B) is directly connected to the second input (i1
@s2, and a first three-person AND circuit (18) which receives the output pulse of the second stage circuit (15B) as a third input signal S3 via an inverter (17B) and a second stage circuit (15B). The output pulse of
C) is directly received as the second input signal S4, and the output pulse of the fourth stage circuit (15D) is sent to the 17-verter (1
9B). The output of this AND circuit (2o) is given to an adder circuit (17).
加算回路(17)は上述の順序パルス発生回路(15)
のシフト周期(すなわち175 nsの同期で、5 、
727 MHzの周波数に相当する)とほぼ等しい遅延
時間をもつ2つのアナログ遅延回路(25)及び(26
)を弔する。しかるに論理出力回路(16)の第1のア
ンド回路(18)の出力Sllは第1の遅延回路(25
)において遅延されて第1の加算器(27)に与えられ
順序パルス発生回路(15)の第2段回路(15B )
の出力S3と加算される。この加算器(27)の加算出
刃S12は第2の遅延回路(26)において遅延されて
第2の加算器(28)に与えられIW1序パルス発生回
路(15)の第2のアンド回路(′A)の出力813と
加算される。そしてこの加算器(28)の加算結果出力
が牌度侶号福正回路(11)の出力として映像信号形成
回路(12) (第i図)に出力される。The addition circuit (17) is the above-mentioned sequential pulse generation circuit (15).
5, with a shift period of (i.e. 175 ns synchronization)
Two analog delay circuits (25) and (26
) to mourn. However, the output Sll of the first AND circuit (18) of the logic output circuit (16) is
) is delayed in the second stage circuit (15B) of the sequential pulse generating circuit (15) and is applied to the first adder (27).
is added to the output S3 of. The addition blade S12 of this adder (27) is delayed in the second delay circuit (26) and given to the second adder (28), and then sent to the second AND circuit (') of the IW1 order pulse generation circuit (15). It is added to the output 813 of A). The addition result output of this adder (28) is outputted to the video signal forming circuit (12) (FIG. i) as the output of the tile degree judgment circuit (11).
以上の構成において、Ti#度信力信号補正回路1)の
kBhi出力回路(16)の第lのアンド回路(18)
は次の純理式
%式%(1)
で表わされる論理出力Sllを送出し、第2のアンド回
路(20)は
513=S3・S4・S5 ・・・・・・・・・ (2
)で表わされる論理出力S13を送出する。しかるにモ
デム(7)からの下シデータ信号に基づいて画像信号再
生回路(1のから1ドツト分の線状部に相当する時間だ
け論理rlJになる輝度信号Yが到来すると(第3胸回
)、この1ドツト相当時間T1〜T5ごとに順序パルス
発生回路(15)がシフト動作することにより、第1段
回路(15A)〜第4段回路(15D)から順次1ドツ
ト相当時間の間論理「l」となる出力82〜S5が得ら
れ(第3図CB)〜@)、これがWFam出力回路(1
6)に与えられる。In the above configuration, the l-th AND circuit (18) of the kBhi output circuit (16) of the Ti# reliability signal correction circuit 1)
sends out a logical output Sll expressed by the following pure formula % formula % (1), and the second AND circuit (20) outputs 513=S3・S4・S5 ・・・・・・・・・ (2
) is sent out as a logical output S13. However, based on the lower data signal from the modem (7), the image signal reproducing circuit (when a luminance signal Y that becomes logic rlJ for a time corresponding to the linear portion of one dot from 1 arrives (third chest cycle), By shifting the sequential pulse generation circuit (15) every time T1 to T5 corresponding to one dot, the logic "l" is sequentially generated from the first stage circuit (15A) to the fourth stage circuit (15D) during the time corresponding to one dot. ” are obtained (Figure 3 CB) ~ @), and this is the WFam output circuit (1
6) is given.
しかるに第1のアンド回路(18)は5l−82@S3
の論理演算をするので、時間T2において論理「1」と
なる出力811を送出する(第3図V))。これに対し
て第2のアンド回路(20)は]・S4・蔀の論理演算
をするめで、時間T4において論理rlJとなる出力8
13を送出する(第3図(G) )。However, the first AND circuit (18) is 5l-82@S3
Since the logical operation is performed, an output 811 which becomes logic "1" is sent out at time T2 (FIG. 3V)). On the other hand, the second AND circuit (20) performs the logical operation of], S4, and the output 8 which becomes the logic rlJ at time T4.
13 (Figure 3 (G)).
従って加算回路(17)の第1の加算器(27)には時
間T2において第1段回路(15A)から出力パルスS
2が得られた後遅延回路(25)の遅延時間だけ経過し
た時間T3において第1のアンド回路(18)のアンド
出力が到来し、このとき第2段回路(15B)に発生し
ている出力S3と加算される。かくして加算器(27)
の出力端には第3図0に示す如くアンド回路(18)の
論理「1」レベルに相当する電圧出力レベルと、第2段
回路(15B)の論理「l」レベルに相当する電圧出力
レベルとのアナログ的な和の出力、従って輝度補正回路
(11)に到来した輝度信号Yの振幅の2倍の振幅をも
つ出力S12を得ることになる。Therefore, the first adder (27) of the adder circuit (17) receives the output pulse S from the first stage circuit (15A) at time T2.
At time T3, when the delay time of the delay circuit (25) has elapsed after 2 is obtained, the AND output of the first AND circuit (18) arrives, and at this time the output generated in the second stage circuit (15B) It is added to S3. Thus the adder (27)
As shown in FIG. 30, the output terminal of the circuit has a voltage output level corresponding to the logic "1" level of the AND circuit (18) and a voltage output level corresponding to the logic "I" level of the second stage circuit (15B). Therefore, an output S12 having an amplitude twice that of the luminance signal Y arriving at the luminance correction circuit (11) is obtained.
この加算器(27)の加算出力s12は遅延回路(26
)においてさらに1シフト時間だけ遅延されて第2の加
算器(28)に与えられ、時間T4において第2のアン
ド回路(20)において得られる論理「1」の出力51
3(第3図(G))と加算され、従って輝度信号Yの振
幅の3倍の振幅をもつ出力を得ることになジ、これが輝
度補正出力S14として送出される。The addition output s12 of this adder (27) is the delay circuit (26).
) is further delayed by one shift time and fed to the second adder (28), and the logic "1" output 51 obtained in the second AND circuit (20) at time T4
3 (FIG. 3(G)), thus obtaining an output having an amplitude three times that of the luminance signal Y, which is sent out as the luminance correction output S14.
このように輝度補正回路(11)に1ドツト分の時間幅
の論理「1」の輝度信号Yが到来するとその3倍の振幅
をtつ輝度補正出力S14を得ることができる。従って
映像信号形成回路(12)は1ドツトの蕨状部に相当す
る輝度信号Yが到来したとき他の画面に対して3倍の輝
度レベルをもつ輝度信号をテレビジョンセット(13)
に与えることになる。In this way, when the brightness signal Y of logic "1" with a time width of one dot arrives at the brightness correction circuit (11), it is possible to obtain the brightness correction output S14 with t times the amplitude of the brightness signal Y having a time width of one dot. Therefore, when the luminance signal Y corresponding to the ridge of one dot arrives, the video signal forming circuit (12) transmits a luminance signal having a luminance level three times that of other screens to the television set (13).
will be given to
以上は1ドツト分の時間幅の輝度信号Yが到来した場合
について述べたが、2,3・・・ドツト分の時間幅の輝
度信号Yが到来したときは、アンド回路(18)及び(
20)の出力811及びS13が論理「1」になること
はないので、加算回路(28)からは編2段回路(15
B)において時間T3において送出される論理「l」の
出力パルスS3が加算器(27)、遅延回路(26)、
加算器(28)を通じてそのままの振幅で出力S14と
して送出される。従ってこの場合は輝度信号Yの輝度レ
ベルに対する補正はされない。The above description has been made of the case where the luminance signal Y with a time width of one dot arrives, but when the luminance signal Y with a time width of 2, 3... dots arrives, the AND circuit (18) and (
Since the outputs 811 and S13 of the adder circuit (20) never become logic "1", the two-stage circuit (15) is output from the adder circuit (28).
In B), the output pulse S3 of logic "I" sent out at time T3 is transmitted to the adder (27), the delay circuit (26),
It is sent out as an output S14 with the same amplitude through an adder (28). Therefore, in this case, no correction is made to the brightness level of the brightness signal Y.
上述においては本発明をキャプテンシステムに適用した
場付の実施例を述べたが、これに限らず静止画像放送り
要はカラーテレビジョンセットを用いてデータを表示す
る場合に広く適用し得る。In the above, a temporary embodiment in which the present invention is applied to a captain system has been described, but the present invention is not limited to this, and the still image broadcasting principle can be widely applied to displaying data using a color television set.
以上のように本発明によれば、表示画面において1ドツ
トの幅に相当する輝度毎号が到来したとき七の振幅を増
大させることによシ輝度レベルを上げるようにしたので
、文字図形の狭い線状部について輝度が回路特性に基づ
いて低下したとしてもこの低下分を確実に補償すること
ができる。従って表示画面上の文字図形が不自然になる
のを未然に防止できる。As described above, according to the present invention, when each brightness level corresponding to the width of one dot arrives on the display screen, the brightness level is increased by increasing the amplitude of the second dot. Even if the luminance of the shaped portion decreases based on circuit characteristics, this decrease can be reliably compensated for. Therefore, it is possible to prevent characters and graphics on the display screen from becoming unnatural.
かくするにつき構成としてディジタル信号態様での論理
処理と、アナログ信号態様での加算処理とをうまくタイ
ミングを合せて実行させるようにしたことにより、比軟
的簡易な回路構成で済む。In this way, the circuit configuration is relatively simple because the logic processing in the form of digital signals and the addition process in the form of analog signals are executed with good timing.
また上述のように輝度レベルを特に3倍に選定すれば、
実際上文字図形の不自然さを最も良く補正できる。In addition, if the brightness level is specifically selected to be 3 times as described above,
In fact, the unnaturalness of character shapes can be corrected best.
なお輝度レベルを3倍以外に選定するには・論理出力回
路(16)の論理条件な必振に応じて変更すれば良く、
かくしても上述の輝度補償効果を得ることができる。In addition, in order to select the brightness level other than 3 times, it is only necessary to change it according to the logical condition of the logic output circuit (16).
In this way, the above-mentioned brightness compensation effect can be obtained.
第1図は本発明に依る文字図形輝度信号補正回路を適用
したデータ伝送システムを示すブロック図、第2図はそ
の輝度信号補正回路を示すブロック図、第3図はその動
作の説明に供する信号波形図である。
(1)・・・電話機、(2)・・−電話交換局、(4)
・−・ライン切換器、(5)・・・データセンタ、(6
)・・・情報受信装置、(7)・・・変貌調装置、(8
)・−・キーボード、(9)・・・信号処理回路、(1
0)・・・画像信号再生回路、(11)・・・輝度信号
補正回路、(12)・・・成像信号形成回路、(13)
・・−力ラーテレビジョンセット、(15)・・・順序
パルスME回路、(16)・・・論理出力回路、(17
)・・・加算回路、(ゐ)。
(26)・・−アナログ遅延回路、(27) 、 (2
8)・・・加算器。
出願人代理人 1)辺 恵 基
第 2 図
第 3 図Fig. 1 is a block diagram showing a data transmission system to which a character/figure luminance signal correction circuit according to the present invention is applied, Fig. 2 is a block diagram showing the luminance signal correction circuit, and Fig. 3 shows signals for explaining its operation. FIG. (1)...telephone, (2)...-telephone exchange, (4)
・-・Line switch, (5) ・・Data center, (6
)...information receiving device, (7)...transformation device, (8
)・−・Keyboard, (9)・・Signal processing circuit, (1
0)...Image signal reproduction circuit, (11)...Brightness signal correction circuit, (12)...Image signal formation circuit, (13)...
. . . - Dynamic television set, (15) . . . Sequential pulse ME circuit, (16) . . . Logic output circuit, (17
)...Addition circuit, (ii). (26)...-Analog delay circuit, (27), (2
8)...adder. Applicant's agent 1) Megumi Hebe Figure 2 Figure 3
Claims (1)
を表示させるようになされたデータ表示システムにおい
て、上記データからデコードした論理レベルをもつ輝度
信号に基づいて表示画面の1ドツトに相当する時間ごと
に順次シフトする順序パルスを複数の出力端にそれぞれ
発生する順序パルス発生回路と、上記順序パルス発生回
路の論理出力に基づいて上記輝度信号の時間幅が1ドツ
トであるとき複数の論理出力を発生する論理出力回路と
、上記複数の論理出力をアナログ的に加算する加算回路
とを有し、上記加算回路の加算出力を上記映像信号を作
る際に用いる輝度信号として送出することを特徴とする
文字図形輝度信号補正回路。In a data display system that displays an image by creating a video signal from an image signal reproduced from the data, a signal is displayed every time corresponding to one dot on the display screen based on a luminance signal having a logical level decoded from the data. A sequential pulse generation circuit that generates sequentially shifted sequential pulses at a plurality of output terminals, and a plurality of logic outputs when the time width of the luminance signal is one dot based on the logic output of the sequential pulse generation circuit. A character figure comprising a logic output circuit and an addition circuit that adds the plurality of logic outputs in an analog manner, and sends out the addition output of the addition circuit as a luminance signal used in creating the video signal. Luminance signal correction circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58184019A JPH0616224B2 (en) | 1983-10-01 | 1983-10-01 | Data display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58184019A JPH0616224B2 (en) | 1983-10-01 | 1983-10-01 | Data display system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6075871A true JPS6075871A (en) | 1985-04-30 |
JPH0616224B2 JPH0616224B2 (en) | 1994-03-02 |
Family
ID=16145914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58184019A Expired - Lifetime JPH0616224B2 (en) | 1983-10-01 | 1983-10-01 | Data display system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0616224B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170581A (en) * | 1984-09-14 | 1986-04-11 | 松下電器産業株式会社 | Clearness corrector |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336979A (en) * | 1976-09-17 | 1978-04-05 | Matsushita Electric Works Ltd | Illuminating implement |
JPS56151983A (en) * | 1980-04-25 | 1981-11-25 | Tokyo Shibaura Electric Co | Intensity correcting system |
JPS57129486A (en) * | 1981-02-04 | 1982-08-11 | Hitachi Ltd | Display unit |
-
1983
- 1983-10-01 JP JP58184019A patent/JPH0616224B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336979A (en) * | 1976-09-17 | 1978-04-05 | Matsushita Electric Works Ltd | Illuminating implement |
JPS56151983A (en) * | 1980-04-25 | 1981-11-25 | Tokyo Shibaura Electric Co | Intensity correcting system |
JPS57129486A (en) * | 1981-02-04 | 1982-08-11 | Hitachi Ltd | Display unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170581A (en) * | 1984-09-14 | 1986-04-11 | 松下電器産業株式会社 | Clearness corrector |
Also Published As
Publication number | Publication date |
---|---|
JPH0616224B2 (en) | 1994-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5070395A (en) | Television signal system conversion apparatus | |
US4864402A (en) | Video memory | |
US4280133A (en) | Video signal processing circuit | |
JPS6184183A (en) | Successive scanning video-processor | |
US5016103A (en) | Spatial scan converter with vertical detail enhancement | |
JPS6341468B2 (en) | ||
US6501507B1 (en) | Multimode interpolation filter as for a TV receiver | |
JPS63316584A (en) | Large vertical/horizontal ratio display forming equipment | |
JPS6075871A (en) | Improved character coloring circuit | |
EP0739572B1 (en) | Video signal decompression system and multimode video up-convertor | |
JP2554373B2 (en) | Frequency conversion circuit | |
JP3231093B2 (en) | Inverse matrix circuit with superimpose function | |
JP2002185980A (en) | Multi-format recording and reproducing device | |
US6226042B1 (en) | Color encoder | |
JPH06225326A (en) | Multiscreen television receiver | |
JP2000175203A (en) | Image signal compounding and separating system | |
JPS59181789A (en) | Television signal processing system | |
JP2525431B2 (en) | RGB multi-terminal input type progressive scan conversion television receiver | |
JPS63316594A (en) | System and apparatus for tranmission and receiving | |
JPH0121676B2 (en) | ||
JPH0827610B2 (en) | Data display system | |
JPH08331580A (en) | Image processor | |
JPH0795490A (en) | Video signal processor for interlace display device | |
JPH05300480A (en) | Wide screen display device | |
JPS60153683A (en) | Television receiver |