JPS6070498A - Digital equalizer - Google Patents
Digital equalizerInfo
- Publication number
- JPS6070498A JPS6070498A JP58181696A JP18169683A JPS6070498A JP S6070498 A JPS6070498 A JP S6070498A JP 58181696 A JP58181696 A JP 58181696A JP 18169683 A JP18169683 A JP 18169683A JP S6070498 A JPS6070498 A JP S6070498A
- Authority
- JP
- Japan
- Prior art keywords
- digitizer
- fast fourier
- output
- inverse fast
- fourier transform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、デジタルイコライザに関するもので、特に
自由な特性を与えるデジタルオーディオ方式のデジタル
イコライザに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital equalizer, and particularly to a digital equalizer of a digital audio system that provides free characteristics.
[従来技術]
第1図は、従来の方式によるグラフィックイコライザの
回路図である。入力端子1に入力された音響信号は、各
々nなる中心周波数をもつn個のバンドパスフィルタ2
a、2b、・・・2nにより周波数分割された後、クラ
フィックイコライザの特性が所望の特性になるように、
n個のゲインコントローラ3a 、3b・・・、3Jn
により、周波数分割された各帯域の信号の振幅が11整
ξれた後加算器4により加算され、この加林器の出力は
出力端子5より出力される。かかる方式のグラフィック
イコライザでは素子値の個差および素子値の温度変動等
により周波数特性にリッフルを生じるなどの欠点をもっ
ていた。[Prior Art] FIG. 1 is a circuit diagram of a conventional graphic equalizer. The acoustic signal input to the input terminal 1 is passed through n bandpass filters 2, each having a center frequency of n.
After frequency division by a, 2b, ... 2n, so that the characteristics of the graphic equalizer become the desired characteristics,
n gain controllers 3a, 3b..., 3Jn
As a result, the amplitudes of the frequency-divided signals in each band are adjusted by ξ and then added by the adder 4, and the output of this adder is outputted from the output terminal 5. This type of graphic equalizer has drawbacks such as riffling in frequency characteristics due to individual differences in element values, temperature fluctuations in element values, and the like.
し発明の概要]
それゆえに、この発明の主たる目的は、デジタル化され
た音響信号に1灸用するデジタルフィルタの信号処理の
自由度の高さを利用して、任意の周波数特性をもち得る
デジタルイコライザを提供することである。[Summary of the Invention] Therefore, the main object of the present invention is to utilize the high degree of freedom in signal processing of a digital filter that applies moxibustion to digitized acoustic signals to create a digital signal that can have arbitrary frequency characteristics. It is to provide an equalizer.
この発明を要約すれば、線画像をデジタル化するデジタ
イ1J′と、逆高速フーリエ変換する逆高速フーリエ変
換部(以下FFT部という)と、記憶装置とにより有限
インパルス応答型フィルタ(以下FIR型フィルタとい
う)を@Ifcシ、このフィルタの出力と、デジタル化
されたアナログ信号に窓間数を乗界した出力と邊乗n弓
により乗棹し、これを加算器により加算し工、デジタル
化されたアナログ信号のスペクトラムを変化させるデジ
タルイコライザである。To summarize this invention, a digitizer 1J' that digitizes line images, an inverse fast Fourier transform section (hereinafter referred to as FFT section) that performs inverse fast Fourier transform, and a storage device are used to create a finite impulse response type filter (hereinafter referred to as FIR type filter). ) is @Ifc, the output of this filter is multiplied by the output obtained by multiplying the digitized analog signal by the window number, and the sum is multiplied by the n-th power, and this is added by an adder. This is a digital equalizer that changes the spectrum of analog signals.
この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。The above objects and other objects and features of the present invention will become more apparent from the detailed description given below with reference to the drawings.
[発明の実施例1
第2図は、この発明の一*施例の外観図である図におい
て、機器本体9の前面には、CRT6と操作ボタン類8
が設けられており、ライ]−ペン7は、i器本体9に接
続されている。CT’ R6上にライ!・ベン7で所望
の周波数特性を入力することにより、周波数特性がこの
入力された所望の周波数特性に変化する増幅器と考える
ことができる。Embodiment 1 of the Invention FIG. 2 is an external view of a first embodiment of the invention, in which a CRT 6 and operation buttons 8 are provided on the front of the device main body 9.
is provided, and the pen 7 is connected to the main body 9 of the i-device. Lie on CT' R6! - By inputting a desired frequency characteristic to Ben 7, it can be thought of as an amplifier whose frequency characteristic changes to the inputted desired frequency characteristic.
一方、デジタルフィルタのうちFIR型フィルタはモの
係数は入力された所望の周波数特性を逆フーリエ変換(
通常は高速フーリエ変換)をして得られたインパルス応
答がそのまま使えるという特徴があり、この発明はかか
る特質を有効に利用したちのであるっ
第3図はこの発明の一実施例の回路図である。On the other hand, among digital filters, the FIR type filter converts the input desired frequency characteristics into inverse Fourier transform (
There is a characteristic that the impulse response obtained by fast Fourier transform (usually fast Fourier transform) can be used as is, and this invention makes effective use of this characteristic. Figure 3 is a circuit diagram of one embodiment of this invention. be.
図において、ライトペン7は、画像入力部11に接続さ
れているっライトペン7で所望の周波数特性をCRTG
上に入力する。画像入力部1 ’lは。In the figure, a light pen 7 is connected to an image input section 11.
Enter above. Image input section 1'l.
その出力を記ffiする第1のRAM ’+ 2に接続
されている。入力された所望の周波数特性である図形は
、デジタイズされて第1のRAM12に記憶される6C
RT6を駆動するためのCRT駆動部10は、第1のR
AM12に接続されている。CRT駆動部10(よ第1
のRAM12より情報を受けてCRTe上に入力された
図形を表示する。ライトペン7と、画像入力部11と、
CRT6と、CRT駆動部10は、線画像をデジタル化
するデジタイザを構成する。第1のRAM12は、F[
−r部13に接続され、FF7部13は第2のRAM1
4に接続されている。第1のRAM12に記憶されたカ
ーブは、FF7部13で逆高速フーリ工変換され、FF
7部13の出力は第2のRAM14に記憶される。デジ
タイザと、第1のRAM 12と、FFT部゛13と、
第2のRAM14はFIH型フィルタを恰成し、F F
’1部13の出力は、イコライズする特性をも”)P
IF(型フィルタの係数となる。It is connected to a first RAM '+2 which records its output. The inputted figure representing the desired frequency characteristic is digitized and stored in the first RAM 12.
The CRT drive section 10 for driving the RT6 has a first R
Connected to AM12. CRT drive unit 10 (first
It receives information from the RAM 12 and displays the input figure on the CRTe. A light pen 7, an image input section 11,
The CRT 6 and the CRT drive section 10 constitute a digitizer that digitizes line images. The first RAM 12 has F[
-r section 13, and the FF7 section 13 is connected to the second RAM1
Connected to 4. The curve stored in the first RAM 12 is subjected to inverse fast Fourier transform in the FF7 section 13, and then
The output of the 7 section 13 is stored in the second RAM 14. A digitizer, a first RAM 12, an FFT section 13,
The second RAM 14 forms an FIH type filter, and F F
'The output of part 13 also has characteristics to be equalized')P
IF (becomes the coefficient of the type filter.
一方、デジタイズされたA−ティオ信号は、入1J端子
′1りより入力される。入力端子15は窓関数発生部2
4に接続され、窓関数発生部24は第3のRA〜116
に接続され1いる。デジタイズされたA−ディオ信号は
、窓関数発生部24にて窓関数W (t )か乗幹きれ
て第3のRAM 16に記憶される。On the other hand, the digitized A-tio signal is input from the input 1J terminal '1. Input terminal 15 is window function generator 2
4, and the window function generator 24 is connected to the third RA~116.
It is connected to 1. The digitized A-dio signal is multiplied by the window function W (t) in the window function generator 24 and stored in the third RAM 16.
第2のRAM14と第3のRAM16は乗算器17に接
続され、乗算器17は加幹器18に接続され′Lいる。The second RAM 14 and the third RAM 16 are connected to a multiplier 17, and the multiplier 17 is connected to an adder 18.
第1のRAM14および第3のRAM140記憶された
情報は乗算器17で順次乗粋され、加粋器18はjlt
xt器17の出力を加I!IIする。The information stored in the first RAM 14 and the third RAM 140 is sequentially multiplied by the multiplier 17, and the adder 18 is
Add the output of xt unit 17 to I! II.
加算器18は、加算器18にて加算する際一時乗算結梁
を記憶ダる第4のRAM19に接続され、第4のRAM
19は、箔tWti!i果を出力する出力端子20に接
続されている。The adder 18 is connected to a fourth RAM 19 that temporarily stores the multiplication link when adding in the adder 18.
19 is foil tWti! It is connected to an output terminal 20 that outputs the i-result.
今、所望の周波数特性が与えられた場合、この所望の周
波数特性をもつFIR型フイルりの出力信号は、入力信
号とこのフィルタのインノ(ルス応答つまりフィルタの
周波数特性の逆フー奮ノエ変換された信号とのコンボリ
ューション(畳み込み)により与えられる。Now, when a desired frequency characteristic is given, the output signal of the FIR type filter with this desired frequency characteristic is the inverse transform of the input signal and this filter's Inno(Russian response), that is, the frequency characteristic of the filter. It is given by convolution with the signal.
CRT6により入力されたフィルタの周波数特性を1+
−(ω)とするとこのフィルタのインlくルス応答H
(t)は次の(1)式により与えられる。The frequency characteristics of the filter input by CRT6 are 1+
−(ω), then the input pulse response H of this filter is
(t) is given by the following equation (1).
ト1 (t )=F−’ (h ′ (ω ) )FF
7部13の出力け、デジタイズされた入力波形の逆高速
フーリエ変換(逆FFT)されたものであるからh(n
)となる。入力信号を× (n)とすると、出力信@y
(n)は次の(2a)式に−にり与えられる。ここで、
nはサンプルの番号、Nは入力されたサンプルの約点数
である。t1 (t)=F-'(h' (ω))FF
The output of section 7 13 is h(n
). If the input signal is × (n), the output signal @y
(n) is given by − in the following equation (2a). here,
n is the sample number, and N is the approximate number of input samples.
また、h (n)、x (n)、y (n)のZvi換
を各々)l(Z)、X CZ’)、Y (Z)、!:す
ると、Y (Z)=X (Z) ・ l−1(Z) ・
・・ (2b)ここで1−1(Z)をZの中心筒に対し
て前後対称にすれば、フィルタの位相特性は直線になる
。かかる場合はH(Z)の対称性を利用して回路を簡単
にすることができる。Also, the Zvi transformations of h (n), x (n), and y (n) are respectively) l (Z), X CZ'), Y (Z),! : Then, Y (Z)=X (Z) ・ l-1(Z) ・
(2b) Here, if 1-1(Z) is made longitudinally symmetrical with respect to the center cylinder of Z, the phase characteristic of the filter becomes a straight line. In such a case, the circuit can be simplified by utilizing the symmetry of H(Z).
第4図は、この発明に上る位相特性が直線的Cある場合
の他の実施例の回路図である。なお、第4図において、
第3図と同様の部分には同じ参照番号を付している。図
において、第3のRA M 16に演埠部21を付加し
次の(3〉式0示される演算を行なう。ここでNは入力
されたサンプルの総点数である。FIG. 4 is a circuit diagram of another embodiment of the present invention in which the phase characteristic is linear C. In addition, in Fig. 4,
Parts similar to those in FIG. 3 are given the same reference numerals. In the figure, a calculation unit 21 is added to the third RAM 16 to perform the calculation shown in the following equation (3>0. Here, N is the total number of input samples.
ご
x −(n)=Σ x(i )十X (−i ) ・・
・(3)t + 0
一方、第2のRAM1・1に蓄積す゛るF I 11型
ノイルタの係数の点数も第3図の実施例の場合ではN点
であったが、この実施例ではN 、、’ 2 ト1点の
み蓄積しx−(n)どF F T部13の出力h(n)
とを乗綽し、この乗界されたものを加輝する。Go x - (n) = Σ x (i) x (-i)...
・(3) t + 0 On the other hand, the number of coefficient points of the FI 11 type noilter stored in the second RAM 1.1 was also N points in the case of the embodiment shown in FIG. 3, but in this embodiment, it is N, ,' 2 Accumulate only one point x-(n) and output h(n) of FFT section 13.
He rides this and brightens that which has been ridden.
上記実施例では、第2のRAM14に記憶された波形は
入力波形1つ分のみであったが、第2のRAM14の各
間をさらに何倍かに増して、たとえば、
(1) 過去の周波数特性設定例を記憶し、必要に応じ
て選択的に呼出す。In the above embodiment, the waveform stored in the second RAM 14 was only one input waveform, but the number of waveforms stored in the second RAM 14 can be increased several times, for example, (1) Past frequencies Store characteristic setting examples and selectively recall them as needed.
(2) 少しずつ異なる周波数特性を多数記憶しておき
、時間的に少しずつ離れた間隔で呼出1ことにより、あ
たかも時間ととも1J変化づるル]波数特性を実現する
。(2) By storing a large number of slightly different frequency characteristics and recalling them at intervals slightly apart in time, it is possible to realize a wave number characteristic that changes by 1J over time.
ことができる。be able to.
第5図は、この発明による周波数特性を記憶づるRAM
の容量を大きくした場合のさらに他の実施例の回路図で
ある。なお、第5図において、第2図、第3図および第
4図と同様の部分には同じ参照番号を付している。記憶
容量を人きくした1又AM140にRΔMコントO−ラ
22おにび操作ボタン23を接続しRAMコン1−ロー
ラ22によりRAM140の内容を適宜読出すことがで
きる。FIG. 5 shows a RAM that stores frequency characteristics according to the present invention.
FIG. 7 is a circuit diagram of still another embodiment in which the capacitance is increased. In FIG. 5, the same reference numbers are given to the same parts as in FIGS. 2, 3, and 4. The contents of the RAM 140 can be read out by the RAM controller 1-roller 22 by connecting the RΔM controller 22 and the operation button 23 to the RAM 140 having a large storage capacity.
上記実施例では、CRTとライトペンを波形入力装置と
して使用したが、図形をデジタイズできるものであれば
、他のもの、たとえば、タブレット、または□うインセ
ンサを備えたファクシミリの入力部などでもよいこと1
.tいうまでもない。In the above embodiment, a CRT and a light pen were used as waveform input devices, but other devices may be used as long as they can digitize figures, such as a tablet or a facsimile input unit equipped with an in-sensor. 1
.. It goes without saying.
[発明の効果]
以上のように、この発明によれば、線画像をデジタル化
するデジタイザ、そのデジタイザの出力を記憶する第1
のR/’、 M 、その第1のRAMの情報を逆高速フ
ーリエ変換〈逆FFT)するFFT部、そのFFT部の
出力を蓄積する第2のRAMを設け、この逆高速フーリ
エ変換(逆FFT)出力を係数とするFIR型フィルタ
を構成することにより、デジタル化されたアナログ信号
のスペクトラムに対して、任意の周波数特性を持ち1q
るデジタルイコライザをIfi成することができる。[Effects of the Invention] As described above, according to the present invention, there is provided a digitizer that digitizes a line image, and a first digitizer that stores the output of the digitizer.
R/', M, an FFT section that performs inverse fast Fourier transform (inverse FFT) on the information in the first RAM, and a second RAM that stores the output of the FFT section, and performs this inverse fast Fourier transform (inverse FFT). ) By configuring an FIR type filter that uses the output as a coefficient, it can be applied to the spectrum of the digitized analog signal with arbitrary frequency characteristics
It is possible to create a digital equalizer based on Ifi.
第1図は従来の方式によるグラフィックイコライザの回
路図である。
第2図はこの発明の一実施例の外観図である。
第3図はこの発明による一実施例の回路図である。
第4図はこの発明による位相特性が直線である場合の他
の実施例の回路図である。
第5図はこの発明による周波数特性を記憶するRAMの
客員を大きく1ノた場合のさらに他の実施例の回路図で
ある。
図において、6はCRT、7はライトベン、10はCR
T駆動部、11は画像入力部、12は第1のRAM、1
3はFFT部、14は第2のRAM1140は記t@容
儒を大きくした第2のRAM116は第3のRAM、1
7は乗界器、18は加算器、19は第4のRAM、20
は出力端子、21は演棹部、22はRAMコントローラ
である。
代 理 人 大 岩 増 雄
第1図
第2(21
第3図
第4図FIG. 1 is a circuit diagram of a conventional graphic equalizer. FIG. 2 is an external view of an embodiment of the present invention. FIG. 3 is a circuit diagram of an embodiment according to the present invention. FIG. 4 is a circuit diagram of another embodiment in which the phase characteristic is linear according to the present invention. FIG. 5 is a circuit diagram of still another embodiment in which the number of RAMs for storing frequency characteristics according to the present invention is increased by one step. In the figure, 6 is CRT, 7 is Light Ben, 10 is CR
T drive unit, 11 is an image input unit, 12 is a first RAM, 1
3 is the FFT section, 14 is the second RAM 1140 is the second RAM with a large capacity, 116 is the third RAM, 1
7 is a multiplier, 18 is an adder, 19 is a fourth RAM, 20
21 is an output terminal, 21 is a calculation section, and 22 is a RAM controller. Agent Masuo Oiwa Figure 1 Figure 2 (21 Figure 3 Figure 4)
Claims (5)
と、 前記デジタイザの出力を一時記憶する第1の記41!、
装置と、 前記第1の記憶装置の情報を逆高速フーリエ変換する逆
高速フーリエ変換部と、 前記逆高速フーリエ変換部の出力を一時記憶する第2の
記1!!装置と、 アナログ信号をデジタル化した信号を受ける入力端子と
、 前記入力端子の出力に窓関数を乗詐する窓関数発生部と
、 前記窓関数発生部の出力を一時記憶する第3の記1装置
と、 前記第1の記憶@置の情報と第3の記憶M置の情報を順
次乗惇する@界器と、 前記乗算器の出力を加算する加算器と、前記乗算器の乗
界結果を記憶する第4の記憶装置とを湘え、 前記デジタイザと、前記第1の記憶装置と、前記逆高速
フーリエ変換部と、前記第2の記憶装置とで前記逆高速
フーリエ変換したデジタイザの出力を係数とする有限イ
ンパルス応答型フィルタを構成し、 前記デジタル化されたアナログ信号のスペクトラムを変
化させることを特徴とする、デジタルイコライザ。(1) A digitizer that can digitize and input between line drawings, and a first record 41 that temporarily stores the output of the digitizer! ,
an inverse fast Fourier transform unit that performs inverse fast Fourier transform on information in the first storage device; and a second record 1! that temporarily stores the output of the inverse fast Fourier transform unit. ! an input terminal for receiving a signal obtained by digitizing an analog signal; a window function generation section for multiplying the output of the input terminal by a window function; and a third note for temporarily storing the output of the window function generation section. an @field device that sequentially multiplies the information in the first storage @ location and the information in the third storage M location; an adder that adds the outputs of the multiplier; and a multiplication field result of the multiplier. and a fourth storage device for storing the output of the digitizer, which is subjected to inverse fast Fourier transform by the digitizer, the first storage device, the inverse fast Fourier transform unit, and the second storage device. What is claimed is: 1. A digital equalizer comprising a finite impulse response filter having a coefficient of , and changing the spectrum of the digitized analog signal.
画像入力手段を備える、特許請求の範囲第1項記載のデ
ジタルイコライザ。(2) The digital equalizer according to claim 1, wherein the digitizer includes an image input means including a CRT and a light beam.
段を陥える、特許請求の範囲第1項記載のデジタルイコ
ライザ。(3) The digital equalizer according to claim 1, wherein the digitizer captures an image input means including a tablet.
む画像入力手段を備える、特許請求の範囲第1項記載の
デジタルイコライザ。(4) The digital equalizer according to claim 1, wherein the digitizer includes an image input means including a line sensor and paper feed.
先に入力されたサンプルと一石後に入力されたサンプル
を加算し2で除算した値を第1のサンプルとし、次に各
々の隣りのサンプル同士を加算した値を第2のサンプル
とし、次に現在演棹した各々のり→プルの隣りのサンプ
ルを同様に演棹して次々にサンプルを作成してサンプル
数を半分にし、さらに逆高速フーリエ変換する逆高速フ
ーリエ変換部の出力の半分しか使用しないことを特徴と
する特許請求の範囲第1項記載のデジタルイコライザ。(5) The value obtained by adding the first input sample and the sample input one step later among the digitized signals of analog signal 8 and dividing by 2 is set as the first sample, and then each adjacent sample is The value obtained by adding them together is used as the second sample, and then the sample next to each currently deduced glue → pull is deduced in the same way to create samples one after another, halving the number of samples, and then inverse fast Fourier 2. The digital equalizer according to claim 1, wherein only half of the output of the inverse fast Fourier transform unit is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181696A JPS6070498A (en) | 1983-09-27 | 1983-09-27 | Digital equalizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181696A JPS6070498A (en) | 1983-09-27 | 1983-09-27 | Digital equalizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6070498A true JPS6070498A (en) | 1985-04-22 |
JPH0446512B2 JPH0446512B2 (en) | 1992-07-30 |
Family
ID=16105259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58181696A Granted JPS6070498A (en) | 1983-09-27 | 1983-09-27 | Digital equalizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6070498A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02117202A (en) * | 1988-10-27 | 1990-05-01 | Roland Corp | Parametric equalizer |
JPH0316761U (en) * | 1989-07-03 | 1991-02-19 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101899477B1 (en) * | 2011-11-18 | 2018-09-18 | 삼성디스플레이 주식회사 | Thin film transistor, method for manufacturing the same and the organic light emitting diode display comprising the same |
-
1983
- 1983-09-27 JP JP58181696A patent/JPS6070498A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02117202A (en) * | 1988-10-27 | 1990-05-01 | Roland Corp | Parametric equalizer |
JPH0316761U (en) * | 1989-07-03 | 1991-02-19 |
Also Published As
Publication number | Publication date |
---|---|
JPH0446512B2 (en) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5269313A (en) | Filter and method for filtering baseline wander | |
US3900721A (en) | Serial-access linear transform | |
JPS6190514A (en) | Music signal processor | |
US4157457A (en) | Frequency analyzer comprising a digital band-pass and a digital low-pass filter section both operable in a time-division fashion | |
US5762068A (en) | ECG filter and slew rate limiter for filtering an ECG signal | |
Kumar et al. | A combining approach using DFT and FIR filter to enhance impulse response | |
KR0151031B1 (en) | Digital filtering circuit and its signal-treating method | |
JPS6070498A (en) | Digital equalizer | |
US5841681A (en) | Apparatus and method of filtering a signal utilizing recursion and decimation | |
US6519342B1 (en) | Method and apparatus for filtering an audio signal | |
JP2867769B2 (en) | Sound measurement method and device | |
JPS6017119B2 (en) | artificial reverberation device | |
JP3018745B2 (en) | Music processing unit | |
JPH0612863B2 (en) | Tone controller for sampled data | |
JPH09131343A (en) | Ultrasonic diagnostic device | |
JPS63157064A (en) | Waveform display device | |
JP3317984B2 (en) | microphone | |
JPS6198397A (en) | Time compression/expansion apparatus | |
JP3047933B2 (en) | Digital crossfader device | |
JPS60205671A (en) | Convolutional arithmetic circuit | |
JPH07101350B2 (en) | Digital distortion adding device | |
JPH01135222A (en) | Sound field reproducing device | |
KR0157493B1 (en) | Digital main emphasis circuit | |
US20220031219A1 (en) | Filtering unit for electrocardiography applications | |
JPS60203013A (en) | Linear phase filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |