JPS6066509A - 利得制御増幅回路 - Google Patents
利得制御増幅回路Info
- Publication number
- JPS6066509A JPS6066509A JP17483083A JP17483083A JPS6066509A JP S6066509 A JPS6066509 A JP S6066509A JP 17483083 A JP17483083 A JP 17483083A JP 17483083 A JP17483083 A JP 17483083A JP S6066509 A JPS6066509 A JP S6066509A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- type
- source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はアナログ人〕月バ号を増１１＋ｉｉ Ｌ ’
ｒ八へＮ〕コンバータに供給する場合などに適用して好
）内ソ４＝ｌｌＩ ｌ＃制御増り一１回１７８（にＣ八
）に閏−Ｊ”Ｋ＋。
ｒ八へＮ〕コンバータに供給する場合などに適用して好
）内ソ４＝ｌｌＩ ｌ＃制御増り一１回１７８（にＣ八
）に閏−Ｊ”Ｋ＋。
背景技術とその間地点
例えば、アナログ入力信号を八−１）変換′４に１揚名
、アナログ人力信号がＡ−Ｄ変１負するに４分ス４振’
１（ｉｔを有してないときにはこのアナし１り入力信号
を増幅してからＡ−Ｄ変換することがある。この場合に
は、第１図にボ”ｊように、アリ°１．Ｊグ人力他号が
イハ給される入力端子（１）とΔ−り二ｌンハータ（２
）との間に利得制御増ＩＩＩ旧ｔ＋Ｉｌ＋８ （以１−
に □八とい・））ｉｌｌが設番Ｊられる。
、アナログ人力信号がＡ−Ｄ変１負するに４分ス４振’
１（ｉｔを有してないときにはこのアナし１り入力信号
を増幅してからＡ−Ｄ変換することがある。この場合に
は、第１図にボ”ｊように、アリ°１．Ｊグ人力他号が
イハ給される入力端子（１）とΔ−り二ｌンハータ（２
）との間に利得制御増ＩＩＩ旧ｔ＋Ｉｌ＋８ （以１−
に □八とい・））ｉｌｌが設番Ｊられる。
Ａ −１） ：Ｊ ７ハー タ（２１ハＩ Ｃ化すａ
ル（Ｊ） カｆｆ １ｌｒｌ であるから、この場合に
は第１図に小才回Ｉ（８／？！体をＩ Ｃ化した力がチ
ップ数が少なくなり、コノゾ面４１ｔ、コスＩ・の両面
でイｉ’ ４’ｌｌ ｃある。Δ−１） ′ｌＩンノ＼
−タ（２）をＩＣ化する場合、この回＋７１ｉを構Ｉｔ
いｊる１−ノンジスタは一般にＭＯ３形電界すＪ果トラ
ンノスタが使用される。これに対し−（、Ｃ； ＣＡ
Ｑｆｌｌを構成するトランジスタは線形な入出力特性を
得るため、一般にバイポーラｉ・ランシスタが使用され
る。従っ゛（、第１図に小ず回路の組合−１では、これ
を車に屯に１チップ化することができない。このことを
第２し１、第３図を用いて説明゛Ｊる。
ル（Ｊ） カｆｆ １ｌｒｌ であるから、この場合に
は第１図に小才回Ｉ（８／？！体をＩ Ｃ化した力がチ
ップ数が少なくなり、コノゾ面４１ｔ、コスＩ・の両面
でイｉ’ ４’ｌｌ ｃある。Δ−１） ′ｌＩンノ＼
−タ（２）をＩＣ化する場合、この回＋７１ｉを構Ｉｔ
いｊる１−ノンジスタは一般にＭＯ３形電界すＪ果トラ
ンノスタが使用される。これに対し−（、Ｃ； ＣＡ
Ｑｆｌｌを構成するトランジスタは線形な入出力特性を
得るため、一般にバイポーラｉ・ランシスタが使用され
る。従っ゛（、第１図に小ず回路の組合−１では、これ
を車に屯に１チップ化することができない。このことを
第２し１、第３図を用いて説明゛Ｊる。
第２図はバイポーラトランジスタで構成された従来のＧ
ＣＡθ０）の−例を不゛４゛もので、電圧出力を得るギ
ルバー１・形ＧＣ八である。
ＣＡθ０）の−例を不゛４゛もので、電圧出力を得るギ
ルバー１・形ＧＣ八である。
このＧ ＣＡ ［０１は第１及び第２の差動アンプ（１
０Δン（ＩＯＢｌを有し、第１の差りｊアンプ（ＩＯＡ
）を構成する一対の差動トランジスタＱ１、Ｑ２にはア
ナログ人力信号（電圧） ｖｉｎが供給される。差動ト
ランジスタ（ユｌ、Ｑ２のコレクタ側には対数圧縮用の
トランジスタで構成されたダイオード１〕】、１〕２が
接続され、端子（１１）には対数圧縮された′重圧ｖｉ
１１が得られる。
０Δン（ＩＯＢｌを有し、第１の差りｊアンプ（ＩＯＡ
）を構成する一対の差動トランジスタＱ１、Ｑ２にはア
ナログ人力信号（電圧） ｖｉｎが供給される。差動ト
ランジスタ（ユｌ、Ｑ２のコレクタ側には対数圧縮用の
トランジスタで構成されたダイオード１〕】、１〕２が
接続され、端子（１１）には対数圧縮された′重圧ｖｉ
１１が得られる。
この電圧ｖｉｌｌはＮ′Ｓ２の差動アンプ（ＩＯＢ）を
構成する一対の差動トランジスタＱ３、Ｑ４に入力電圧
とし°（供給され、指数変換用のこれらトランジスタＱ
３ 、Ｑ ４の二ｌレクタ（則に１妾続され〕こ１’＋
にｉ＋抵抗器Ｒ，を流れる、電圧Ｖ′１１１に対応し
た電流口、１′２によっこ出力端子（１２）には刈（Ｈ
７制御イＩＩされた出力電圧ｖＩ〕が得られる。利１仔
を制ｆａｌｌ ′４るためには、？１！流湛ｔ（ｔａ＋
、（１４）のい′４れが一力の電流値を利得制御信号に
よっ′ζ制御１１閂−れはよい。
構成する一対の差動トランジスタＱ３、Ｑ４に入力電圧
とし°（供給され、指数変換用のこれらトランジスタＱ
３ 、Ｑ ４の二ｌレクタ（則に１妾続され〕こ１’＋
にｉ＋抵抗器Ｒ，を流れる、電圧Ｖ′１１１に対応し
た電流口、１′２によっこ出力端子（１２）には刈（Ｈ
７制御イＩＩされた出力電圧ｖＩ〕が得られる。利１仔
を制ｆａｌｌ ′４るためには、？１！流湛ｔ（ｔａ＋
、（１４）のい′４れが一力の電流値を利得制御信号に
よっ′ζ制御１１閂−れはよい。
このように構成されたＧ ＣＡ （１０１の動作原理を
次に説明１′る。
次に説明１′る。
第１及び第２の一差動アンブ（１０八）、（１ｏ１０を
流れる各部の電流及びダイオ−１”ｌ）＋ 、Ｌ）７の
・＼−ス・」−ミッタ間電圧を人々図ボのように定めれ
ば、第１の差動−１ンプ（１０＾）においζ、入力電圧
ｖ１０とコレクタ電流ｈ、１２の関係は、人々のエミッ
タ抵抗をＲ，と−づれは、＋１１、（２）式のようにな
る。
流れる各部の電流及びダイオ−１”ｌ）＋ 、Ｌ）７の
・＼−ス・」−ミッタ間電圧を人々図ボのように定めれ
ば、第１の差動−１ンプ（１０＾）においζ、入力電圧
ｖ１０とコレクタ電流ｈ、１２の関係は、人々のエミッ
タ抵抗をＲ，と−づれは、＋１１、（２）式のようにな
る。
ダイオードＤｌ、Ｄ２の静特性を考１．ｆｆｉ シフ端
子（１１）の電圧ｖ′１１１を水めると、Ｖ′１ｎ−（
■ＣＣ−ＶＲＥＩ ）−（ＶＣＣＶＲＥ７ ）’ＶＲＥ
２ ＶＨＥｌ ２ ＝ＶＴゑ１、−一 ・・・（３） １＋ ここに、ｖ丁はタイオードＤｘ、Ｄ２の定数また、第２
の差動゛ノ′ンプ（１０［１）において、各差動トラン
ジスタＱ３、Ｑ４を流れるコレクタ電流１’＋、１′２
と入力電月−■−１，との関係は（４）式で表わされる
。
子（１１）の電圧ｖ′１１１を水めると、Ｖ′１ｎ−（
■ＣＣ−ＶＲＥＩ ）−（ＶＣＣＶＲＥ７ ）’ＶＲＥ
２ ＶＨＥｌ ２ ＝ＶＴゑ１、−一 ・・・（３） １＋ ここに、ｖ丁はタイオードＤｘ、Ｄ２の定数また、第２
の差動゛ノ′ンプ（１０［１）において、各差動トラン
ジスタＱ３、Ｑ４を流れるコレクタ電流１’＋、１′２
と入力電月−■−１，との関係は（４）式で表わされる
。
（３）、（４）式から、：ルクタ′ｄｉ流口、１′２を
めると、（５）、（６）式がｆｊ７らノ″しる。
めると、（５）、（６）式がｆｊ７らノ″しる。
・ ・ ・（５）
・ ・ ・ （６）
ｉＬって、出力０１１１子（■２）に得られる出力型ｊ
］ｖ（、は、 となり、出力ＤＣレベルは電流１′ｏで決まると共に、
その利得は＋１ と■ｏの電流比で決まる。
］ｖ（、は、 となり、出力ＤＣレベルは電流１′ｏで決まると共に、
その利得は＋１ と■ｏの電流比で決まる。
（７）式は差動トランジスタＱｌ〜（λ１とし゛Ｃバイ
ポーラトランジスタを使用したときのめ成１′Ｌするも
ので、ＭＯＳトランジスタを使用した場合にはこれとは
異る出力となっ（ｉ停られる。
ポーラトランジスタを使用したときのめ成１′Ｌするも
ので、ＭＯＳトランジスタを使用した場合にはこれとは
異る出力となっ（ｉ停られる。
これを説明するため、バイポーラ１−フンソスタに代え
ＭＯＳ形のトランジスタを使用したときの構成を第３図
に刀、Ｊｏ 図におむ゛パ（、（，１ａ＝ＱｄはＭ ＯＳ １１毛の
り；５４山トシンジスク、Ｄａ 、Ｄｂは対数圧縮用の
タイオーＩ−”、１）ｃ、４）ｄは負荷抵抗用のダイメ
ートＣある。
ＭＯＳ形のトランジスタを使用したときの構成を第３図
に刀、Ｊｏ 図におむ゛パ（、（，１ａ＝ＱｄはＭ ＯＳ １１毛の
り；５４山トシンジスク、Ｄａ 、Ｄｂは対数圧縮用の
タイオーＩ−”、１）ｃ、４）ｄは負荷抵抗用のダイメ
ートＣある。
この構成において、トランジスタ（ａｌｌ、Ｃユｂの相
ｒ（、＝＋ンタクタンスをＩＺ ｍとすれば、トランジ
スタＱｔｒ 、 （：１１ＪのＪ！レクタ市流Ｉｆ、＋
２と入力電圧ｖ１９．との間には人々次ＪＣが成立する
。
ｒ（、＝＋ンタクタンスをＩＺ ｍとすれば、トランジ
スタＱｔｒ 、 （：１１ＪのＪ！レクタ市流Ｉｆ、＋
２と入力電圧ｖ１９．との間には人々次ＪＣが成立する
。
ダイオ−Ｆ’ｌ）ａ、１月）のケート・ソース間電化Ｖ
ａ＋＋；＞ 、Ｖ ａｓｂは、 となる。ごごに、■１ｈはタイオー１”Ｉ）ａ、Ｄｈの
サブスレノンボール目り圧、Ｋは定数Ｃあり、周に、β
は？＃Ｆｌｊ ｉ ｌ数、Ｗはチャンネル幅、しはチャ
／ネル１１（’ｃ ｒ★〕る。
ａ＋＋；＞ 、Ｖ ａｓｂは、 となる。ごごに、■１ｈはタイオー１”Ｉ）ａ、Ｄｈの
サブスレノンボール目り圧、Ｋは定数Ｃあり、周に、β
は？＃Ｆｌｊ ｉ ｌ数、Ｗはチャンネル幅、しはチャ
／ネル１１（’ｃ ｒ★〕る。
このため、ｉｓ子（１１）にｊＪｌられる電月二ｖ′＋
１１は、・ ・ ・ （１２） 同様にし乙 トランジスタＱｃ、（：ｌｄの相１１メ！
ンダクタンスをｇ ’ｍとずれは、第２の差１ｉＪＩア
ンプ（ＩＯＢ）におけるコレクク市流１’１．Ｉ’２と
入カ電圧妃口との関係は、（１３） 、（１４）式で表
わされる。
１１は、・ ・ ・ （１２） 同様にし乙 トランジスタＱｃ、（：ｌｄの相１１メ！
ンダクタンスをｇ ’ｍとずれは、第２の差１ｉＪＩア
ンプ（ＩＯＢ）におけるコレクク市流１’１．Ｉ’２と
入カ電圧妃口との関係は、（１３） 、（１４）式で表
わされる。
従って、出力端子（１２）に得られる出カ電月二ｖ、）
は、（１２）式と同様に、 （β′は導電ｄ１数、Ｗ′はチャンネル賜１、［、′
ははチャンネル幅長＞−Ｃ＋うえられる。
は、（１２）式と同様に、 （β′は導電ｄ１数、Ｗ′はチャンネル賜１、［、′
ははチャンネル幅長＞−Ｃ＋うえられる。
（１５）Ｊ：ＩＱから明りかなように、出力車ｊ上ｖ（
、は非線形り）ｆｌＩ′ＣＪノリ、これが線形となって
得られるのは、 このように、第２図構成のものを単純にＭＯＳ形のトラ
ンジスタで置換しただけでは、Ｇ ＣＡ ｆｌＯ）の入
出力１、冒１１−か非線形となり、従っζ従来ではＭＯ
Ｓ形の１−ノンンスタによってＧ ＣＡ ００）を構成
できないため、第１図にボず回路の組合−Ｉ！ｃは、ど
うしても１十ノブによる１ｃ化を実現できず、チップ面
積の増大、：Ｉストｌノブ等を余儀なくしていた。
、は非線形り）ｆｌＩ′ＣＪノリ、これが線形となって
得られるのは、 このように、第２図構成のものを単純にＭＯＳ形のトラ
ンジスタで置換しただけでは、Ｇ ＣＡ ｆｌＯ）の入
出力１、冒１１−か非線形となり、従っζ従来ではＭＯ
Ｓ形の１−ノンンスタによってＧ ＣＡ ００）を構成
できないため、第１図にボず回路の組合−Ｉ！ｃは、ど
うしても１十ノブによる１ｃ化を実現できず、チップ面
積の増大、：Ｉストｌノブ等を余儀なくしていた。
発明のｌｊ的
そごで、この発明ではＭＯＳ形のトランジスタを使用し
た場合でも、線形な人出力特性が得られるＧＣＡを提案
゛４るものＣ１これによれば、第１図に、ドずよりな回
路構成の場合Ｃ１）、（，０△（！ψをＡ−Ｄコンバー
タ（２）と共に１千ノブ化Ｊることができるようになる
。
た場合でも、線形な人出力特性が得られるＧＣＡを提案
゛４るものＣ１これによれば、第１図に、ドずよりな回
路構成の場合Ｃ１）、（，０△（！ψをＡ−Ｄコンバー
タ（２）と共に１千ノブ化Ｊることができるようになる
。
発明の概要
そのため、この発明においては、第１のＭ ＯＳ形トラ
ンジスタのゲート・ソースと、ｔ１５２のＭＯ３形トラ
ンジスタのゲート・ソースと金的夕り月妾続し、該直列
回路に並列に第３の ＭＯ３形１−ランシスタのゲート
・ソースと第４のＭＯ３形１−フンノスタのゲー１−・
ソースを直列接紅・シた１１旧Ｉｌδを設り、少なくと
４）」−記ｆｆｓ ｌのＭＯ３形トランジスタの１−レ
イン・ソース通路に入力電流をイハ給し、１−記第３の
ＭＯ３形トランジスタのトレイン（則より出力電流を得
るようになし、」−記第１及び第３のｔ可ａＳ形トフン
ジスタに流ずハイ°７ス電流と１記第２及び第４のＭＯ
３形トランジスタに流すバイアス′市流の比を制御する
ことによゝす、利得を制１ｆｆｌ閂るようにした利得制
御増幅器におい乙 １−記名トランジスタに流すバイア
ス電流を微少電流に選定し、各トランジスタをザゾスレ
ソシボールト（Ｉｊ域ＣｉｌｉＪＪ作するよりにしたも
のである。
ンジスタのゲート・ソースと、ｔ１５２のＭＯ３形トラ
ンジスタのゲート・ソースと金的夕り月妾続し、該直列
回路に並列に第３の ＭＯ３形１−ランシスタのゲート
・ソースと第４のＭＯ３形１−フンノスタのゲー１−・
ソースを直列接紅・シた１１旧Ｉｌδを設り、少なくと
４）」−記ｆｆｓ ｌのＭＯ３形トランジスタの１−レ
イン・ソース通路に入力電流をイハ給し、１−記第３の
ＭＯ３形トランジスタのトレイン（則より出力電流を得
るようになし、」−記第１及び第３のｔ可ａＳ形トフン
ジスタに流ずハイ°７ス電流と１記第２及び第４のＭＯ
３形トランジスタに流すバイアス′市流の比を制御する
ことによゝす、利得を制１ｆｆｌ閂るようにした利得制
御増幅器におい乙 １−記名トランジスタに流すバイア
ス電流を微少電流に選定し、各トランジスタをザゾスレ
ソシボールト（Ｉｊ域ＣｉｌｉＪＪ作するよりにしたも
のである。
上記構成において、複数のＭＯ５Ｉ−ランシスタを人々
ザブスレッシボールド領域ご動作さゼれは線形な出力信
号（電流又は電圧）が得られるので、１−記１」的を達
成できる。
ザブスレッシボールド領域ご動作さゼれは線形な出力信
号（電流又は電圧）が得られるので、１−記１」的を達
成できる。
実施例
続いて、この発明の一例を第４図に以］・を参照して鮮
細に説明する。
細に説明する。
第４図は第２図にボず電圧出力形でギルバート構成のＧ
Ｃ八にこの発明を適用した場合であって、使用するトラ
ンジスタはずべ°ＣＭＯ８形であり、またトランジスタ
で構成されるタイオートも、迫イ；η１１（杭用のダイ
オードもずべζＭＯ３形の（−ランジスタが使用される
。この例ＣはＮチャンネル。
Ｃ八にこの発明を適用した場合であって、使用するトラ
ンジスタはずべ°ＣＭＯ８形であり、またトランジスタ
で構成されるタイオートも、迫イ；η１１（杭用のダイ
オードもずべζＭＯ３形の（−ランジスタが使用される
。この例ＣはＮチャンネル。
エンハンスメント形のＭＯ３＋・ランシスタが使用され
る。従、っ′Ｃ１その基７ト構成は第３図に示Ｊ−構成
と同一であるから、り１応する（ｉｌｉ分には第３図に
示した配列をそのまま使用Ｊる。
る。従、っ′Ｃ１その基７ト構成は第３図に示Ｊ−構成
と同一であるから、り１応する（ｉｌｉ分には第３図に
示した配列をそのまま使用Ｊる。
この発明においては、」−述のように構成されたＭＯＳ
形の１−ランジスタのうら、第１の差動アンプ（１０八
）に設番プられたダイオード （第１及Ｑ・第３の１−
ランジスタ）Ｄａ、ＤＩ＋及び第２の差動アンプ（ＩＯ
Ｂ）に設けられた一列の差Ｍ ｌ−フンンスタ（第４及
び第２のトランジスタ）Ｑｃ、Ｑｄが夫々ザブスレッシ
ホールド領域で１１すｒ １′Ｍ−４’るように構成さ
れる。
形の１−ランジスタのうら、第１の差動アンプ（１０八
）に設番プられたダイオード （第１及Ｑ・第３の１−
ランジスタ）Ｄａ、ＤＩ＋及び第２の差動アンプ（ＩＯ
Ｂ）に設けられた一列の差Ｍ ｌ−フンンスタ（第４及
び第２のトランジスタ）Ｑｃ、Ｑｄが夫々ザブスレッシ
ホールド領域で１１すｒ １′Ｍ−４’るように構成さ
れる。
すなわち、Ｍ ＯＳ形トランジスタの飽和領域Ｃの■。
Ｓ ＪＤ特性は
ＩＤ −Ｋ （Ｖｃｓ−ｖｔｈ） ’ ・・・（１７）
である。ここに、Ｖｔｈはスレッシボール用−電圧ご、
定数Ｉ（は でＪ〕っ”（、Ｍｏｓ＋・ランシスタの構成に、Ｊ、っ
て）ｊでまる。
である。ここに、Ｖｔｈはスレッシボール用−電圧ご、
定数Ｉ（は でＪ〕っ”（、Ｍｏｓ＋・ランシスタの構成に、Ｊ、っ
て）ｊでまる。
（１７）式はＭＯ３形トランンスタの半導体基体の表曲
力弓虫反転しＣいるときに成−）ノ、し、そしＣスレノ
ンボール１−゛電圧Ｖｔｋの；２Ｌ傍に４昌Ｊるノ１−
−１−・ソース間電圧ＶＣＳとドレイン電流ＩＤとは、
の関係になっ−（、このサブスレッシホールド領域（Ｖ
ｔｈ ：ｌ： ５０〜ＨＩＱｍＶ）でのＶＧＳＩＤ特
性は、バーイボーラ１〜ランジスタと同（ｐな階数特性
をボずからである。この発明は第４図を構成する特定の
１−ランジスタとダイオードをこのザブスレッシホール
１′領域で動作させることによってＯＣＡ動作を実現す
る。
力弓虫反転しＣいるときに成−）ノ、し、そしＣスレノ
ンボール１−゛電圧Ｖｔｋの；２Ｌ傍に４昌Ｊるノ１−
−１−・ソース間電圧ＶＣＳとドレイン電流ＩＤとは、
の関係になっ−（、このサブスレッシホールド領域（Ｖ
ｔｈ ：ｌ： ５０〜ＨＩＱｍＶ）でのＶＧＳＩＤ特
性は、バーイボーラ１〜ランジスタと同（ｐな階数特性
をボずからである。この発明は第４図を構成する特定の
１−ランジスタとダイオードをこのザブスレッシホール
１′領域で動作させることによってＯＣＡ動作を実現す
る。
そのため、第４図にボずように、第１の差動アンプ（１
０Δ）の端子（１１）の夫々に−・対の電流源（１７）
、（１８）か接続され°（、−文１のタイオード１）ａ
、、１）ｂ４ｉ：流れるｌ・レイン？ＩＸ流＋３、＋４
が微少電流となってこの電流領域がサブスレッシホール
ド領域内にあるように電流源（１７）、（１日）から４
＆路電流（バイアス電流）Ｉｃが端子（１１）に流し込
１；れる。
０Δ）の端子（１１）の夫々に−・対の電流源（１７）
、（１８）か接続され°（、−文１のタイオード１）ａ
、、１）ｂ４ｉ：流れるｌ・レイン？ＩＸ流＋３、＋４
が微少電流となってこの電流領域がサブスレッシホール
ド領域内にあるように電流源（１７）、（１日）から４
＆路電流（バイアス電流）Ｉｃが端子（１１）に流し込
１；れる。
同様に、第２の差動アンプ（ＪＯＢ）の出力端子（１２
）の夫々に？ＩＩ流源（２１）、（２２）が接続され′
Ｃ１一対の芹ｌｌ１ｌｌ ＋−ランジスタＱｃ、Ｃ，ｌ
ｄを流れゑドレイン電流１’＋、Ｉらがサブスレッシホ
ール］−′領域内にあるように電流沙１ｔ（２］）、（
２２）に枝路電流ＩＬが引き込まれる。
）の夫々に？ＩＩ流源（２１）、（２２）が接続され′
Ｃ１一対の芹ｌｌ１ｌｌ ＋−ランジスタＱｃ、Ｃ，ｌ
ｄを流れゑドレイン電流１’＋、Ｉらがサブスレッシホ
ール］−′領域内にあるように電流沙１ｔ（２］）、（
２２）に枝路電流ＩＬが引き込まれる。
一対のダイオードＩ）ｃ、Ｄｄはｊ１η當の飽イ・旧「
１域で動作させる。
１域で動作させる。
そし、て、電流源（１７）、（１８）ｉＪ利ｉ４す制ｉ
ｌｌ飴号によっ“で連動してその値が：ＩントＩＪ−ル
される。
ｌｌ飴号によっ“で連動してその値が：ＩントＩＪ−ル
される。
このように構成した場合、（−ランンスタ（ユａ、Ｑｂ
の（ルイン電流１１、＋２は ダイオードＤａ、Ｉ）ｈを流れる１−レイン電流Ｉ３、
Ｉ４は 域をザブスレッシホールド領域に４ると、人／、のゲー
１−− ソー 、’、間電圧”ＧＳ＆、ＶＧ＋、Ｉ、は
、であるから、端子（１１）に得られる電圧”ｌｎはＩ
４ ｖ′１ｎ−ｖＴｐｉｌ□ ・・−（２５）Ｉ３ となる。
の（ルイン電流１１、＋２は ダイオードＤａ、Ｉ）ｈを流れる１−レイン電流Ｉ３、
Ｉ４は 域をザブスレッシホールド領域に４ると、人／、のゲー
１−− ソー 、’、間電圧”ＧＳ＆、ＶＧ＋、Ｉ、は
、であるから、端子（１１）に得られる電圧”ｌｎはＩ
４ ｖ′１ｎ−ｖＴｐｉｌ□ ・・−（２５）Ｉ３ となる。
同様にして、トランノスタＱｃ、ＱｄのｖＧＳ−ＩＤ特
性の動作領域をザゾスレソシボールド領域にすると、第
２図の動作説明から明らかムように、これらトランンス
タＱｃ、（，１ｄを流れるドレイン電流旨、Ｉ！２ と
上述のトルイン電流Ｉ３、■鴫との関係は、 となる。
性の動作領域をザゾスレソシボールド領域にすると、第
２図の動作説明から明らかムように、これらトランンス
タＱｃ、（，１ｄを流れるドレイン電流旨、Ｉ！２ と
上述のトルイン電流Ｉ３、■鴫との関係は、 となる。
（２２）、（２３）、（２６）式から、まノこ、ダイオ
ードＤｃ、Ｄｄを流れる？Ｉｌ流１）、１′４は、 であり、負（’＋ｉ７ Ｊｌｌｉ抗として動作するこれ
らダイオードＤｃ、ｌ）ｄの抵抗値を１／＋：’ｍ（を
弓、はＬ） ｃ、Ｄｄの相Ｊ１コンダクタンス）とずれ
は、端子（１２）に得られる出力電圧■。は、 従って、利得Ｇは、 ごこ乙１？ ｌｎ ” Ｖ−Ｗフτ、ｇ；ｎｔｙ＝ Ｊ
Ｗ’／Ｉ−’ の関係にあるから、結局（３１）式は、 となる。すなわち、電流源（１′ｌ）、（１日）の枝路
電流ＩＣを二Ｉ ７１・Ｉコールすれば、利ｌ＃Ｇをコ
ントロール゛」ることができる。
ードＤｃ、Ｄｄを流れる？Ｉｌ流１）、１′４は、 であり、負（’＋ｉ７ Ｊｌｌｉ抗として動作するこれ
らダイオードＤｃ、ｌ）ｄの抵抗値を１／＋：’ｍ（を
弓、はＬ） ｃ、Ｄｄの相Ｊ１コンダクタンス）とずれ
は、端子（１２）に得られる出力電圧■。は、 従って、利得Ｇは、 ごこ乙１？ ｌｎ ” Ｖ−Ｗフτ、ｇ；ｎｔｙ＝ Ｊ
Ｗ’／Ｉ−’ の関係にあるから、結局（３１）式は、 となる。すなわち、電流源（１′ｌ）、（１日）の枝路
電流ＩＣを二Ｉ ７１・Ｉコールすれば、利ｌ＃Ｇをコ
ントロール゛」ることができる。
ごのよ）に、ダイオードＤａ、、Ｄｂ、一対の茅仙トラ
ンソスタＱｃ、Ｉ；λ（ｊを夫々ザソスレソシホール１
領域で動作させれば、利ｊＭＧは（３２）式ご小、きれ
るように線形時セ１となるから、ＭＯ５＋−ランシスク
によ・、ご構成しこもＯＣＡとして使用することができ
、第１図のような回路構成を採用゛４−る場合Ｃノ）、
これらをｌチップに納めることがＣきる。
ンソスタＱｃ、Ｉ；λ（ｊを夫々ザソスレソシホール１
領域で動作させれば、利ｊＭＧは（３２）式ご小、きれ
るように線形時セ１となるから、ＭＯ５＋−ランシスク
によ・、ご構成しこもＯＣＡとして使用することができ
、第１図のような回路構成を採用゛４−る場合Ｃノ）、
これらをｌチップに納めることがＣきる。
なお、利得制御信号ｃ′市流源（１：（）の電流Ｉ。
を川変しζもよく、この場合にはこの電流Δｆ、！（１
３）と共に、電流源（Ｉ７）、（１８）の電流１ｃも同
時に連動してＩＩＪ変ずればよい。これらに代え、電流
源（１４）、（２１）、（２２）の電流１：〕、Ｉ；ｌ
を司変しζもよい。
３）と共に、電流源（Ｉ７）、（１８）の電流１ｃも同
時に連動してＩＩＪ変ずればよい。これらに代え、電流
源（１４）、（２１）、（２２）の電流１：〕、Ｉ；ｌ
を司変しζもよい。
第５図は第２の差動トランソスタ（λＣ，（λ（１の−
１−スに加える曲流電圧ｖｃを川変しく出力市川ＶＯ，
従って利１１７Ｇをコント１コールＪる１ふ１合の一例
である。
１−スに加える曲流電圧ｖｃを川変しく出力市川ＶＯ，
従って利１１７Ｇをコント１コールＪる１ふ１合の一例
である。
この例では、第２の差動トランソスタ（λｃ、Ｑｄの各
ドレインと電源電圧ＶＤＤとの間に、人々差動７ンプ（
２５）、（２６）と負荷ｌｉｔ抗器ＲＬが接続される。
ドレインと電源電圧ＶＤＤとの間に、人々差動７ンプ（
２５）、（２６）と負荷ｌｉｔ抗器ＲＬが接続される。
そのため、差動アンプ（２５）を構成゛ｌる一対のＭＯ
３形トランジスタＱｅ、Ｃλｒのソースが共通接続され
゛Ｃ１−ランシスクＱｃのルインにト８続され、同しく
他方のｖｉｌＪノ’ｊ’ンゾ（２６）を構成°づる一対
のＭＯ５形トランンスタＱｌｉ、（ユＩＩのソースカ共
；ｔｕ ｔｕｆｆ 続されて１−フンシスタ（ユｄの（
−レインに１′娃電れる。まノこ、Ｉ・フンジスク。ｅ
、ＱＢのトレインが共通接続されて一方の負Ｑ抵抗器Ｒ
Ｌに接続され、１−ツンジスタ。ｆＸＱｈのドレインが
′Ｊ（通接続されど他方の負荷抵抗器ＲＬに接続される
。ぞし′（、トランジスタ。ｅ、ＱＩ＋に一方の端子（
１１）の出刃ｖ′１ｎが、他力のトランジスタ。ｆとＱ
Ｂに連相の出方７Ｗが供給される。
３形トランジスタＱｅ、Ｃλｒのソースが共通接続され
゛Ｃ１−ランシスクＱｃのルインにト８続され、同しく
他方のｖｉｌＪノ’ｊ’ンゾ（２６）を構成°づる一対
のＭＯ５形トランンスタＱｌｉ、（ユＩＩのソースカ共
；ｔｕ ｔｕｆｆ 続されて１−フンシスタ（ユｄの（
−レインに１′娃電れる。まノこ、Ｉ・フンジスク。ｅ
、ＱＢのトレインが共通接続されて一方の負Ｑ抵抗器Ｒ
Ｌに接続され、１−ツンジスタ。ｆＸＱｈのドレインが
′Ｊ（通接続されど他方の負荷抵抗器ＲＬに接続される
。ぞし′（、トランジスタ。ｅ、ＱＩ＋に一方の端子（
１１）の出刃ｖ′１ｎが、他力のトランジスタ。ｆとＱ
Ｂに連相の出方７Ｗが供給される。
なお、この例では、１−ランジスク。ｅ−・ＱＩ＋が人
々ザゾスレソシボールド領域で動作するようにするため
、電流源（２１）、（２２）は電源Ｖ、ゎに接続されζ
、トランジスタ。ｅ ”−Ｑ ｈを流れるドレイン電流
かザフスレソシボールト領域内に入るよ・うに微少？１
ス流に選ばれるものである。
々ザゾスレソシボールド領域で動作するようにするため
、電流源（２１）、（２２）は電源Ｖ、ゎに接続されζ
、トランジスタ。ｅ ”−Ｑ ｈを流れるドレイン電流
かザフスレソシボールト領域内に入るよ・うに微少？１
ス流に選ばれるものである。
この構成によれば、出方重圧■。は１
、ヶ、、、、イＩＩ ７４． Ｃ４よ −−（３３）と
なる。
なる。
従っ゛（、（３３）式からも明らかな、Ｊ、すに、第５
図のように構成すれば、このＩｆ−！Ｉ ｌ＋’３ ＋
１０１をＯＣＡとして使用できるはか、人力（ｄ号ｖｉ
ｎと直ｄ旨１１圧Ｖ。
図のように構成すれば、このＩｆ−！Ｉ ｌ＋’３ ＋
１０１をＯＣＡとして使用できるはか、人力（ｄ号ｖｉ
ｎと直ｄ旨１１圧Ｖ。
のｌＪ＋算器としても使用−３ることがごきる。
第６図はこの発明を電流出力形のに０△に１１（用した
場合であ−、て、４間のＭＯ３形１・−）ンジスタＱｍ
−Ｑｐで構成され、第１のトランジスタＱｍのゲート・
ソースと第２のトランジスタ（よｎのケート・ソースが
直列接続された第１の１＋Ｊｊ列回１？ｈ（３１）と、
第３のトランジスタＱｏのノノ−−１・ ソースと第４
のトランジスタＱｐの’Ｊ’−１・・ソースが直列接続
された第２の直列回１７８（３２）とがｌｌｌｊ列に接
続され、接続点β１と電ｌ１Ｊｉｌ Ｖ ｃｃとの間及
び第４のトランジスタＱｐのトレインと？ｆｆ高！ｖ＋
、【、との間に夫々電流ｄＡＩ （３５）、（３６）が
接続され、また接続点１２．７！３と接地間に人々７１
！流源（３７）、（３８）が接Ｈされる。
場合であ−、て、４間のＭＯ３形１・−）ンジスタＱｍ
−Ｑｐで構成され、第１のトランジスタＱｍのゲート・
ソースと第２のトランジスタ（よｎのケート・ソースが
直列接続された第１の１＋Ｊｊ列回１？ｈ（３１）と、
第３のトランジスタＱｏのノノ−−１・ ソースと第４
のトランジスタＱｐの’Ｊ’−１・・ソースが直列接続
された第２の直列回１７８（３２）とがｌｌｌｊ列に接
続され、接続点β１と電ｌ１Ｊｉｌ Ｖ ｃｃとの間及
び第４のトランジスタＱｐのトレインと？ｆｆ高！ｖ＋
、【、との間に夫々電流ｄＡＩ （３５）、（３６）が
接続され、また接続点１２．７！３と接地間に人々７１
！流源（３７）、（３８）が接Ｈされる。
第１〜第４のトランジスタＱ ｍ −（−Ｊ ｐの人々
がザブスレノシボールト領域で１すＪイ′ド」るように
、電流源（３５）へ・（３８）の電流１゜、Ｉｏを夫々
小さな値に選んでおりは、接続点７！２と接１（１間に
接続した人力信号源（４０）の入力電流ｉ５と、第４の
トランジスタａｐのドレイン側より導出された出力端子
（１２）にｔ４ｔられる出力電流ｉ。との関係は、０ ｉ（、＝−一一蔦、・・・（３５） Ｃ となるから、電流■ｃ若しくはＩ。を利？＃制御信号に
よっ′で一１ンＩ川」−ル゛Ｊるごとにより、このＩｔ
！＋１？８の電流利得を線形にコンｌ−＋：＋−ルする
ごとができる。
がザブスレノシボールト領域で１すＪイ′ド」るように
、電流源（３５）へ・（３８）の電流１゜、Ｉｏを夫々
小さな値に選んでおりは、接続点７！２と接１（１間に
接続した人力信号源（４０）の入力電流ｉ５と、第４の
トランジスタａｐのドレイン側より導出された出力端子
（１２）にｔ４ｔられる出力電流ｉ。との関係は、０ ｉ（、＝−一一蔦、・・・（３５） Ｃ となるから、電流■ｃ若しくはＩ。を利？＃制御信号に
よっ′で一１ンＩ川」−ル゛Ｊるごとにより、このＩｔ
！＋１？８の電流利得を線形にコンｌ−＋：＋−ルする
ごとができる。
なｊ６．１述Ｃはい−→′れもＭＯ３形トランジスタと
し′こ、Ｎチ中ン不ル°ごコニンハンスメントタイフ。
し′こ、Ｎチ中ン不ル°ごコニンハンスメントタイフ。
のトランジスタを使用したが、Ｐチャンネルでエンハン
スメントタイプ若しくはディプリーションタイプのトラ
ンジスタを使用してもよく、ＣＭＯ３形トランンスタで
もよい。ＭＯＳ形のトランジスタはシリこＩン基ｔｒｙ
を使用して構成できるほか、有機半導体を使用してもよ
く、また薄１１Ｒ＋・ランジスタ（１’ ＦＴ ） ご
も、Ｌい。
スメントタイプ若しくはディプリーションタイプのトラ
ンジスタを使用してもよく、ＣＭＯ３形トランンスタで
もよい。ＭＯＳ形のトランジスタはシリこＩン基ｔｒｙ
を使用して構成できるほか、有機半導体を使用してもよ
く、また薄１１Ｒ＋・ランジスタ（１’ ＦＴ ） ご
も、Ｌい。
発明の詳細
な説明したように、この発明に、１、れＩｆ Ｍ ＯＳ
ｌ−ランジスタ？：ＧｃＡを構成（きるのご、第１図に
ボずよっな場合にはこれを容ｖ１にｊ−ｆ・ノブ化−４
るごとかでき、デジタル・アナ【」りｌ昆１＋ＥのＩ
Ｃを実ｊ児ごきる。そのためチップ面積の縮小、二ノス
トダウンを極め゛ζ簡単に達成することが（きる。
ｌ−ランジスタ？：ＧｃＡを構成（きるのご、第１図に
ボずよっな場合にはこれを容ｖ１にｊ−ｆ・ノブ化−４
るごとかでき、デジタル・アナ【」りｌ昆１＋ＥのＩ
Ｃを実ｊ児ごきる。そのためチップ面積の縮小、二ノス
トダウンを極め゛ζ簡単に達成することが（きる。
第１図はこの発明の説明に供−４る八−ＩＪ 、：Ｉン
パレータの図、第２図は従来の利ｔｊＩ制御増幅回１１
８の一例を不ず接続図、第３図はこの発明の説１り農こ
供する図、第４図〜第６図はこの発明に係る利ｔ’ｒｌ
１ＬＩＩ御増＋１＋ｉ１回１／８の一例をボず接続図
である。 （１〇八）、（ＩＯＢ）は第１及び第２の差リリＪｌン
プ、Ｑａ−ＱｐはＭＯ３形トツンレスタ、１）ａ−Ｄｄ
はＭＯ３形１−ランジスタで形成されたタイオード、Ｉ
）ａ、Ｑｍは第１の、（λｄ、（ｌｎは第２の、Ｄｂ、
Ｑｏは第３の、Ｑｃ、Ｑｐは第４の１フンシスタである
。
パレータの図、第２図は従来の利ｔｊＩ制御増幅回１１
８の一例を不ず接続図、第３図はこの発明の説１り農こ
供する図、第４図〜第６図はこの発明に係る利ｔ’ｒｌ
１ＬＩＩ御増＋１＋ｉ１回１／８の一例をボず接続図
である。 （１〇八）、（ＩＯＢ）は第１及び第２の差リリＪｌン
プ、Ｑａ−ＱｐはＭＯ３形トツンレスタ、１）ａ−Ｄｄ
はＭＯ３形１−ランジスタで形成されたタイオード、Ｉ
）ａ、Ｑｍは第１の、（λｄ、（ｌｎは第２の、Ｄｂ、
Ｑｏは第３の、Ｑｃ、Ｑｐは第４の１フンシスタである
。
Claims (1)
- 第１のＭＯ３形トランジスタのケート・ソースと、第２
のＭＯ３形Ｉ形ランジスタのゲート・ソースとを直列接
続し、該直列回路に！１１！列に第３のＭＯ３形トラン
ジスタのゲート・ソースと第４のＭＯ３形トランジスタ
のゲート・ソースを直列接続した回路を設４Ｊ、少なく
とも上記第１のＭＯ３形トランソスタのトレイン・ソー
ス通路に入力電流をイバ給し、」−記第３のＭＯ３形ト
ランジスタのトレイン側より出力電流を得るようになし
、−に記第１及び第３のＭＯ３形１−ランジスタに流ず
バイアス電流と」記第２及び第４のＭＯ３形トランジス
タに流−ｊバイアス電流の比を制御することにより、利
１ｑを制御するようにしだ利ｉＭ制御増幅回路において
、上記各トランジスタに流すバイアス電流を微少電流に
選定し、各トランジスタをザゾスレソシボールト領域で
動作するようにしたことを特徴とする刊（４１制御増＋
１’ｉｔｉ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17483083A JPS6066509A (ja) | 1983-09-21 | 1983-09-21 | 利得制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17483083A JPS6066509A (ja) | 1983-09-21 | 1983-09-21 | 利得制御増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066509A true JPS6066509A (ja) | 1985-04-16 |
Family
ID=15985402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17483083A Pending JPS6066509A (ja) | 1983-09-21 | 1983-09-21 | 利得制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066509A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061825U (ja) * | 1983-09-30 | 1985-04-30 | 株式会社アドバンテスト | 差動増幅器 |
| JPS62221209A (ja) * | 1986-03-24 | 1987-09-29 | Mitsubishi Electric Corp | ゲインコントロ−ルアンプ |
| EP0275079A2 (en) * | 1987-01-16 | 1988-07-20 | Hitachi, Ltd. | Amplifying circuit |
| JPS63272209A (ja) * | 1987-04-30 | 1988-11-09 | Mitsumi Electric Co Ltd | 電子ボリウム回路 |
| EP0632583A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Variable gain amplifier |
| JP2000101370A (ja) * | 1998-09-24 | 2000-04-07 | Nec Shizuoka Ltd | トランジスタ回路 |
-
1983
- 1983-09-21 JP JP17483083A patent/JPS6066509A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061825U (ja) * | 1983-09-30 | 1985-04-30 | 株式会社アドバンテスト | 差動増幅器 |
| JPH0339933Y2 (ja) * | 1983-09-30 | 1991-08-22 | ||
| JPS62221209A (ja) * | 1986-03-24 | 1987-09-29 | Mitsubishi Electric Corp | ゲインコントロ−ルアンプ |
| JPH0543205B2 (ja) * | 1986-03-24 | 1993-07-01 | Mitsubishi Electric Corp | |
| EP0275079A2 (en) * | 1987-01-16 | 1988-07-20 | Hitachi, Ltd. | Amplifying circuit |
| JPS63272209A (ja) * | 1987-04-30 | 1988-11-09 | Mitsumi Electric Co Ltd | 電子ボリウム回路 |
| EP0632583A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Variable gain amplifier |
| JP2000101370A (ja) * | 1998-09-24 | 2000-04-07 | Nec Shizuoka Ltd | トランジスタ回路 |
| US6396337B1 (en) | 1998-09-24 | 2002-05-28 | Nec Corporation | Transistor circuit with direct-coupled stages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403195B1 (en) | Current mirror circuit | |
| US9213349B2 (en) | Bandgap reference circuit and self-referenced regulator | |
| US9813026B2 (en) | Amplifier arrangement | |
| US9122290B2 (en) | Bandgap reference circuit | |
| US20020089377A1 (en) | Constant transconductance differential amplifier | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| JPS6066509A (ja) | 利得制御増幅回路 | |
| KR20060056419A (ko) | Ａｍ 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
| US20190327002A1 (en) | Isolation device, isolation sensor package, and method | |
| Pathak et al. | New multiplier/divider using a single CDBA | |
| Sheeparamatti et al. | Design of 3.3 V rail to rail operational amplifier for high resolution ADC driver amplifier | |
| EP0367330B1 (en) | Linear-gain amplifier arrangement | |
| US9847758B2 (en) | Low noise amplifier | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| US6768371B1 (en) | Stable floating gate voltage reference using interconnected current-to-voltage and voltage-to-current converters | |
| RU2710846C1 (ru) | Составной транзистор на основе комплементарных полевых транзисторов с управляющим p-n переходом | |
| US10248149B2 (en) | Bias circuit | |
| Bansal et al. | A novel current subtractor based on modified wilson current mirror using PMOS transistors | |
| Prokopenko et al. | Research and Comparative Modeling of the Si, GaAs and GaN JFET/CMOS Buffer Amplifiers for Sallen-Key LPF Design Problems with A Low Offset Voltage's Systematic Component | |
| Conti et al. | A current-mode circuit for fuzzy partition membership functions | |
| CN115268558B (zh) | 电压与电流通用输出接口电路 | |
| Liu et al. | A 1-V DTMOS-based fully differential telescopic OTA | |
| Prokopenko et al. | Triple CJFET (Si, SiN, GaN, GaAs) Analog of the CMOS Transistor and its Main Connection Circuits in Low-Temperature Electronics | |
| Kumar | Low-voltage current-mode analog cells | |
| Kim et al. | A new floating voltage-controlled CMOS resistor linear over a wide input voltage range |