JPS6062713A - Amplifier - Google Patents

Amplifier

Info

Publication number
JPS6062713A
JPS6062713A JP9068984A JP9068984A JPS6062713A JP S6062713 A JPS6062713 A JP S6062713A JP 9068984 A JP9068984 A JP 9068984A JP 9068984 A JP9068984 A JP 9068984A JP S6062713 A JPS6062713 A JP S6062713A
Authority
JP
Japan
Prior art keywords
transistor
signal
amplifier
output
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9068984A
Other languages
Japanese (ja)
Other versions
JPH0326924B2 (en
Inventor
Eiichi Matsumura
松村 鋭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP9068984A priority Critical patent/JPS6062713A/en
Publication of JPS6062713A publication Critical patent/JPS6062713A/en
Publication of JPH0326924B2 publication Critical patent/JPH0326924B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers

Abstract

PURPOSE:To obtain an output with excellent S/N at a small signal input and to obtain an output with excellent distortion factor at a large signal input by activating an amplifier circuit with excellent distortion factor and an amplifier circuit with less noise. CONSTITUTION:When a small signal to which the S/N is important is applied to an input terminal (a), an output signal at a terminal (b) is also small, an output (c) of a rectifier means B is also small, a transistor (TR) Q4 is not operated, TRs Q1, Q3 perform parallel amplification, the amplification factor is large and the S/N is improved. When the input signal is increased, the output (c) of the rectifier means B is increased, the TRQ4 is operated so as to decrease the current flowing to the TRQ2, the gain of the TRQ1 becomes dominant and the distortion factor is improved. Moreover, a gain control circuit comprising TRs Q11, Q8 and Q9 is provided in addition to a gain control circuit comprising the TRs Q2, Q3 and Q4.

Description

【発明の詳細な説明】 本発明は増幅器に関し、特に自動利得制御信号によシ利
得制御が施された増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier, and more particularly to an amplifier whose gain is controlled by an automatic gain control signal.

まず、第1図乃至第4図を用いて増幅回路における歪率
と雑音とについて説明しよう。なお、第3図及び第4図
はそれぞれ第1図及び第2図に示した回路の動作点を説
明する為の図である。
First, the distortion rate and noise in an amplifier circuit will be explained using FIGS. 1 to 4. Note that FIGS. 3 and 4 are diagrams for explaining the operating points of the circuits shown in FIGS. 1 and 2, respectively.

第1図及び第2図において几、、R,、R,およびR4
は抵抗%Q1およびQ、はトランジスタ、RLハ負荷、
aは信号の入力端子、bは信号の出力端子、01および
C3はバイパスコンデンサ、■は定電流源、Aは次段以
降の増幅器、そしてVCCtは電圧がvcctの電源を
示す。
In Figures 1 and 2, 几, , R, , R, and R4
is the resistance % Q1 and Q are the transistors, RL is the load,
a is a signal input terminal, b is a signal output terminal, 01 and C3 are bypass capacitors, 2 is a constant current source, A is an amplifier in the next stage and subsequent stages, and VCCt is a power supply whose voltage is vcct.

第1図の回路において、トランジスタQ、のエミ、りは
抵抗R4¥を介し接地されているから、トランジスタQ
、のペース電圧対コレクタ電流は第3図(イ)の如く示
され、その傾きは1/R4にほぼ等しい。又、トランジ
スタQ1のペースバイアス電圧で与えられる。入力信号
を今か9に正弦波とすれば上記のバイアス電圧を中心に
加えられて第3図の(イ)の如く表わされ、その人力信
号に対するトランジスタQ1のコレクタ電流は第3図(
つ)となる。第3図(イ)の点線で示した波形は入力信
号が増大した時の波形を示し、(句の点線の波形はその
時のコレクタ電流でおる。又第1の増幅器の利得A、は
次の(2)式 で与えられる。ここでXe<q、>はトランジスタQ1
のバイアス電流で単位はml、である。第1図の増幅器
の特徴は電流帰還抵抗R4を設けた事によシトランジス
タのベースエイ、り間ダイオードの非直線性を改善でき
、この結果、歪率を向上させる事ができる。又、トラン
ジスタQ、のベース電位VBショールドの非直線領域に
かからないようにする事ができる。しかし麦から、抵抗
R1Ti’設けた事により、(2を式からもわかるよう
に利得が低下するという欠点がオシ、第1図の如く負荷
RLO後にさらに増幅器Aが接続される場合、増幅器A
で発生する雑音の影響が大きくなり出力端子すでのシ對
比(信号対雑音比)を悪化させ、きわめてS/N比の悪
い増幅器となってしまう。
In the circuit shown in Figure 1, the emitter of transistor Q is grounded through resistor R4, so transistor Q
, the pace voltage versus collector current is shown in FIG. 3(a), and its slope is approximately equal to 1/R4. Also, it is given by the pace bias voltage of transistor Q1. If the input signal is a sine wave, the above bias voltage is applied to the center and it is expressed as shown in Figure 3 (a), and the collector current of transistor Q1 in response to that human input signal is as shown in Figure 3 (a).
). The waveform shown by the dotted line in FIG. It is given by equation (2), where Xe<q,> is the transistor Q1
The bias current is expressed in ml. The characteristic of the amplifier shown in FIG. 1 is that by providing a current feedback resistor R4, the nonlinearity of the diode between the base and the base of the transistor can be improved, and as a result, the distortion factor can be improved. Furthermore, it is possible to prevent the base potential of the transistor Q from entering the non-linear region of the VB short. However, by providing the resistor R1Ti', the disadvantage is that the gain decreases as can be seen from the equation (2).
The influence of the noise generated at the output terminal becomes large and the signal-to-noise ratio (signal-to-noise ratio) at the output terminal deteriorates, resulting in an amplifier with an extremely poor S/N ratio.

第2図はSハ比改善の為にトランジスタQ2の利得を上
げたものであり、トランジスタQ2のエイ、りにバイパ
スコンデンサ0.ヲ設けている。
In Fig. 2, the gain of transistor Q2 is increased to improve the S/C ratio, and a bypass capacitor of 0.0. I have set it up.

シタ力って、トランジスタQ!のベース電圧対出力電流
波形は第4図に)の如き曲線を示し、これはエミッター
ベースのダイオード曲線に近似している。第4図(イ)
はトランジスタQ、のベース入力信号波形であり、第3
図(イ)と同一正弦波信号を示す0又第4図(社)はそ
のコレクタ電流波形である。
Shita force is transistor Q! The base voltage versus output current waveform of FIG. 4 shows a curve as shown in FIG. 4, which approximates the emitter-based diode curve. Figure 4 (a)
is the base input signal waveform of transistor Q, and the third
Figure 4 (Corporate) showing the same sine wave signal as Figure (A) is its collector current waveform.

第2図9利得A!は次の(3)式で与えられる。Figure 2 9 Gain A! is given by the following equation (3).

 4− 但しIe(Q、)はトランジスタQ、のバイアス電流テ
アシ、単位はml、である。第2図のトランジスタQ、
によって構成される増幅器では、(3)式のIeを大き
く選べば利得人、を第1図の回路に比して数十倍と高く
設定することができるので次段以降の増幅器人の雑音の
影響が小さくSハ比が良い利点がおる。しかしながら、
歪みの点から見ると第4図の点線で示したように入力信
号が少し大きくなるとベースエイ、り間の非直線性の為
にそのコレクタ電流の歪みが増大する欠点があル、大き
な入力信号を加える事ができない。
4- However, Ie(Q,) is the bias current flow of the transistor Q, and the unit is ml. Transistor Q in Figure 2,
In the amplifier configured by , if Ie in equation (3) is chosen large, the gain can be set several tens of times higher than in the circuit shown in Figure 1, which reduces the noise of the amplifier in the next and subsequent stages. It has the advantage of having a small influence and a good S/C ratio. however,
From a distortion point of view, as shown by the dotted line in Figure 4, when the input signal becomes a little large, the distortion of the collector current increases due to the nonlinearity between the base ray and the ray. I can't add it.

ところで、ラジオ受信機等においては小さな入力信号時
にはS/N比の良好なものが望まれ、大きな入力信号時
には信号レベルが大きくてSハ比は十分大きいので、信
号波形を歪む事なく伝達する増幅器が要望される。
By the way, in radio receivers, etc., it is desirable to have a good S/N ratio when the input signal is small, and when the input signal is large, the signal level is large and the S/C ratio is sufficiently large, so it is necessary to use an amplifier that transmits the signal waveform without distortion. is requested.

本発明の目的は、小さな信号時にはSハ比の良好な特性
を有し大きな信号入力に対しては歪率のすぐれた特性を
有する増幅器を提供することにある〇 5一 本発明の他の目的は利得制御作用を拡大して低雑音、低
歪率特性がさらに改善された増幅器を提供することにあ
る。
An object of the present invention is to provide an amplifier that has a good S-R ratio when a small signal is input and an excellent distortion rate when a large signal is input. The object of the present invention is to provide an amplifier with further improved low noise and low distortion characteristics by expanding the gain control function.

本発明は、信号入力端子に入力端が接続された歪率の良
い第1の増幅回路と、この第1の増幅回路の出力端に接
続された第1の端子および信号出力端子に接続された第
2の端子を有し利得制御信号に応答してこれら第1およ
び第2の端子間に流れる電流が制御される電流供給回路
と、前記信号入力端子に入力端が接続され前記電流供給
回路の第1の端子か又は第2の端子に出力端が接続され
た雑音の少ない第2の増幅回路と、前記利得制御信号に
応答して前記第2の増幅回路の動作電流を制御してこれ
の利得を制御する手段とを備えたことを特徴とする。
The present invention provides a first amplifier circuit with a good distortion factor whose input end is connected to a signal input terminal, a first terminal connected to the output end of the first amplifier circuit, and a signal output terminal connected to the first amplifier circuit. a current supply circuit having a second terminal and in which a current flowing between the first and second terminals is controlled in response to a gain control signal; and a current supply circuit having an input terminal connected to the signal input terminal; a second amplifier circuit with low noise, the output terminal of which is connected to the first terminal or the second terminal; and a second amplifier circuit that controls the operating current of the second amplifier circuit in response to the gain control signal. The invention is characterized by comprising means for controlling gain.

このように、本発明は歪率の良い第1の増幅回路と雑音
の少ない第2の増幅回路とをそれらの人 6− 号入力時には歪率のすぐれた出力を得ている。さらに、
利得制御信号に応答して電流供給能力が制御される電流
供給回路を少なくとも第1の増幅回路の出力端と信号出
力端子との間に設けて利得制御範囲を拡大し、さらに雑
音および歪率特性を改善している。
In this manner, the present invention obtains an output with an excellent distortion rate when the first amplifier circuit with a good distortion rate and the second amplifier circuit with a low noise are inputted. moreover,
A current supply circuit whose current supply capability is controlled in response to a gain control signal is provided between at least the output terminal of the first amplifier circuit and the signal output terminal to expand the gain control range and further improve noise and distortion characteristics. are improving.

以下、図面を参照しながら本発明の実施例を詳述する。Embodiments of the present invention will be described in detail below with reference to the drawings.

第5図は本発明の一実施例を示し、これは、抵抗R1乃
至”、’r、l’ランジスタQ、乃至Q、、コンデンサ
01および01、負荷瓜ハ電源VCC% 他の増幅器A
1そして整流回路(自動利得制御信号発生回路)Bで構
成されている。
FIG. 5 shows an embodiment of the present invention, which includes resistors R1 to '', transistors Q to Q, capacitors 01 and 01, load voltage, power supply VCC%, and other amplifier A.
1 and a rectifier circuit (automatic gain control signal generation circuit) B.

次に、その動作を説明する。Sハ比〃種要な小さな入力
信号時には、端子すにあられれる出力信号も小さく、こ
の結果、整流手段Bによって生じる端子Cの整流出力は
小さい0従って、トランジスタQ4は動作していない状
態にある0つまり、ト(3)式よシ次の様になる。
Next, its operation will be explained. When the input signal is relatively small, the output signal applied to the terminal is also small, and as a result, the rectified output at the terminal C produced by the rectifying means B is small. Therefore, the transistor Q4 is in a non-operating state. 0 In other words, equation (3) becomes as follows.

A 6 =A 1 +A 2 第1図の回路の増幅度と第2図の回路の増幅度の和で表
わされるから、その増幅度は第1図に比して十分高く次
段以降の増幅器人で発生する雑音の影響は小さくS/N
比を大きくすることができる。
A 6 = A 1 + A 2 Since it is expressed as the sum of the amplification degree of the circuit in Fig. 1 and the amplification degree of the circuit in Fig. 2, the amplification degree is sufficiently higher than that in Fig. The influence of noise generated in the S/N is small.
The ratio can be increased.

入力信号が増大すると、整流手段Bの整流出力が増大し
、端子0の電圧が上昇してトランジスタQ4が動作し、
トランジスタQ3のベース電位を下げ、トランジスタQ
、に流れる電流を減少させる。従って式(4)の第2項
A、の分母が大きくなp利得A0は減少する0つtb整
流手段AとトランジスタQt +Q、およびQ4によっ
て利得制御回路が構成され、この利得制御回路の働きに
よりて、入力信号の増大と共にトランジスタQ、の増幅
度をおとし、トラジスタQtの利得が支配的となる。こ
の結果、トランジスタQ2によって生じる歪みの出力信
号への影響を小さなものとする事ができる。さらに大き
な入力信号では、トランジスタ鵡はしゃ断状態とな多信
号の伝達もしなくなり、トランジスタQ、による歪みは
出力に生じなくなる。
When the input signal increases, the rectified output of rectifying means B increases, the voltage at terminal 0 rises, and transistor Q4 operates,
The base potential of transistor Q3 is lowered, and transistor Q
, to reduce the current flowing through the . Therefore, the denominator of the second term A in equation (4) becomes large, and the p gain A0 decreases. A gain control circuit is constituted by the rectifying means A, the transistors Qt +Q, and Q4, and due to the function of this gain control circuit, As the input signal increases, the amplification degree of the transistor Q is reduced, and the gain of the transistor Qt becomes dominant. As a result, the influence of distortion caused by transistor Q2 on the output signal can be reduced. For even larger input signals, the transistor Q is cut off and no longer transmits multiple signals, and the distortion caused by the transistor Q no longer occurs in the output.

このように、弱入力でのSハ比が大きくかつ大きな入力
信号レベルに対しては歪みの少ない特性を有するが、次
段以降の増幅器Aではさらに信号を増幅するのでそれだ
け歪みも生じやすく、さらにおおくの利得制御が初段増
幅器に望まれる事になシ、この要求を満たすために、ト
ランジスタQ、。
In this way, it has the characteristics of a large S-to-low input signal ratio and little distortion for large input signal levels, but since the next stage amplifier A further amplifies the signal, distortion is more likely to occur. A large amount of gain control is desired for the first stage amplifier, and to meet this requirement, transistor Q.

Qs=Q、によって構成される利得制御回路の他にトラ
ンジスタQsi + Qtr + Qoの利得制御回路
をさらに設けている。すなわち、入力信号レベルが十分
小さくて端子0の整流出力電圧が小さい時、つまシ利得
制御トランジスタQ4およびトランジスタQ。
In addition to the gain control circuit formed by Qs=Q, a gain control circuit of transistors Qsi + Qtr + Qo is further provided. That is, when the input signal level is sufficiently low and the rectified output voltage at terminal 0 is small, the gain control transistor Q4 and the transistor Q.

はし中断状態にある時、トランジスタQ、、Q、。はし
中断状態で、トランジスタQ、、Q、は能動状態にある
。それは、トランジスタQ、のベース電位が 9− トランジスタQ、のベース電位よシダイオードDIの電
位降下分高く、トランジスタQ、のベース電位はトラン
ジスタQ、。のベース電位よりR1,の電位降下分高く
それぞれ設定されている為である。従って、トランジス
タQ1及びトランジスタQ!は並列増巾器として動作し
トランジスタQ、とはカスケード接続されて負荷殉、に
信号電流を伝達する。入力信号が増大して端子Cの整流
出力が増大し、トランジスタQ4およびトランジスタQ
11が動作するようになると、それぞれトランジスタQ
、およびQ、のベース電位を下げる。入力信号の増大と
ともにしだいにトランジスタQ3のベース電位がトラン
ジスタQ+oのベース電位に、トランジスタQ9のベー
ス電位がトランジスタQsのベース電位に夫々近づくに
つれて、トランジスタQ、及びトランジスタQ、の電流
は減少する。この結果、トランジスタQ、の利得は低下
する。トランジスタQ9の電流の減少はトランジスタQ
1及びトランジス10− よシ、トランジスタQ、のベース電位はトランジスタQ
1゜よシも、又トランジスタQllのベース電位はトラ
ンジスタQsよりも低くなってトランジスタQ、及びQ
9には電流がきわめて少なくなる。
When in a suspended state, transistors Q,,Q,. In the interrupt state, transistors Q, , Q, are in the active state. That is, the base potential of the transistor Q is higher than the base potential of the transistor Q by the potential drop of the diode DI, and the base potential of the transistor Q is higher than the base potential of the transistor Q. This is because they are each set higher than the base potential of R1 by the potential drop of R1. Therefore, transistor Q1 and transistor Q! operates as a parallel amplifier and is cascaded with transistor Q to transmit the signal current to the load. As the input signal increases, the rectified output at terminal C increases, and transistor Q4 and transistor Q
11 becomes operational, each transistor Q
, and lower the base potentials of Q. As the input signal increases, the base potential of transistor Q3 gradually approaches the base potential of transistor Q+o, and the base potential of transistor Q9 approaches the base potential of transistor Qs, so that the currents of transistor Q and transistor Q decrease. As a result, the gain of transistor Q decreases. The decrease in the current of transistor Q9 is due to the decrease in the current of transistor Q9.
1 and transistor 10, the base potential of transistor Q is
1°, the base potential of transistor Qll becomes lower than that of transistor Qs, and transistors Q and Q
At 9, the current becomes extremely low.

この時ダイオードD、の電圧降下より抵抗R1゜の電圧
降下の方が小さくなるようにR1,の値を設定している
ので、トランジスタQ、の電流をトランジスタQ0より
も早く減少させるようにする事ができる。さらに抵抗R
,,R,、R,、、R1,の値が次の関係になるように
選んでいるので、その効果は著しくな!0%(5)式の
右辺の値を左辺の値に対して十分大きく選ぶ事によって
トランジスタQ、の電流が減少する以前にトランジスタ
Q。
At this time, the value of R1 is set so that the voltage drop across resistor R1 is smaller than the voltage drop across diode D, so the current in transistor Q is made to decrease faster than transistor Q0. I can do it. Furthermore, the resistance R
, ,R, ,R, , ,R1, are selected so that the values have the following relationship, so the effect is remarkable! 0% By choosing the value on the right side of equation (5) to be sufficiently larger than the value on the left side, the current in transistor Q decreases.

の電流をし中断する事ができるoしたがって、入力信号
レベルの大巾な変動に対し歪みのきわめて小さな利得制
御回路を有する初段増幅を実現できる。なお、ダイオー
ドD□D4はトランジスタQ4が飽和しないようにした
ものである。
Therefore, it is possible to realize a first stage amplification having a gain control circuit with extremely small distortion even when the input signal level fluctuates widely. Note that the diode D□D4 prevents the transistor Q4 from becoming saturated.

第5図では、トランジスタQ、のコレクタヲトランジス
タQ、のコレクタに接続しているが、これらを切離して
トランジスタQ、のコレクタにトランジスタQ!のコレ
クタを接続しても第5図の回路動作と全く同じ動作およ
び効果が得られる。
In FIG. 5, the collector of transistor Q is connected to the collector of transistor Q, but these are disconnected and the collector of transistor Q is connected to the collector of transistor Q! Even if the collector is connected, the same operation and effect as the circuit operation shown in FIG. 5 can be obtained.

又、半導体集積回路においては、トランジスタQ。Also, in semiconductor integrated circuits, transistor Q.

及びトランジスタQ*’ti−同一コレクタ及び同一ベ
ースを有するマルチエイ、り構造にすることができ、こ
の場合もその動作は全く同じである事は明白である。
It is clear that the transistors Q*'ti and Q*'ti - multi-A with the same collector and the same base can have a similar structure and the operation will be exactly the same in this case as well.

以上、本発明による回路構成によれば、小さな入力信号
レベルにおいてもS/N比をそこなわないで大きな利得
制御が可能で、かつ大きな入力信号時でもきわめて歪み
の小さな増幅器であって、低雑音および低歪率がさらに
向上された増幅器が提供される。
As described above, according to the circuit configuration according to the present invention, it is possible to perform large gain control without impairing the S/N ratio even at a small input signal level, and it is an amplifier with extremely low distortion even at a large input signal, and has low noise. Furthermore, an amplifier with further improved low distortion is provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は増幅器の歪率および雑音特性を説
明するた′めの回路図、第3図および第4図はそれぞれ
第1図および第2図の回路の動作を説明するための図、
第5図は本発明の一実施例を示した回路図である。 R,、R,、・・・、R1,は抵抗、Dl、・・・、D
4はダイオード% Ql + Ql +・・・、Qo、
はトランジスタ、0.。 0、ハバイパスコンデンサ、ZDはツェナダイオード、
VCC,は電源、工は定電流源、a、bおよびCは端子
s RLは負荷、人は次段以降の増幅器、Bは整流手段
。 13− めZ図 第4 図
Figures 1 and 2 are circuit diagrams for explaining the distortion factor and noise characteristics of the amplifier, and Figures 3 and 4 are circuit diagrams for explaining the operation of the circuits in Figures 1 and 2, respectively. figure,
FIG. 5 is a circuit diagram showing an embodiment of the present invention. R,, R,,..., R1, are resistances, Dl,..., D
4 is the diode% Ql + Ql +..., Qo,
is a transistor, 0. . 0, H is a bypass capacitor, ZD is a Zener diode,
VCC, is a power supply, engineering is a constant current source, a, b, and C are terminals, RL is a load, person is an amplifier in the next stage and subsequent stages, and B is a rectifier. 13- Me Z diagram Figure 4

Claims (1)

【特許請求の範囲】[Claims] 信号入力端子に入力端が接続された歪率の良い第1の増
幅回路と、この第1の増幅回路の出力端に接続された第
1の端子および信号出力端子に接続された第2の端子を
有し利得制御信号に応答してこれら第1および第2の端
子間のインピーダンスが制御される第1の利得制御回路
と、前記信号入力端子に入力端が接続され前記第1の利
得制御回路の第1の端子又は第2の端子に出力端が接続
され九雑音の少ない第2の増幅回路と、前記利得制御信
号に応答して前記第2の増幅回路の動作電流を制御する
第2の利得制御回路とを備えたことを特徴とする増幅器
A first amplifier circuit with a good distortion factor whose input terminal is connected to the signal input terminal, a first terminal connected to the output terminal of this first amplifier circuit, and a second terminal connected to the signal output terminal. a first gain control circuit having an input terminal connected to the signal input terminal, the impedance between the first and second terminals being controlled in response to a gain control signal; and the first gain control circuit having an input terminal connected to the signal input terminal. a second amplifier circuit having an output terminal connected to the first terminal or the second terminal of the amplifier circuit and having less noise; and a second amplifier circuit that controls the operating current of the second amplifier circuit in response to the gain control signal. An amplifier characterized by comprising a gain control circuit.
JP9068984A 1984-05-07 1984-05-07 Amplifier Granted JPS6062713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9068984A JPS6062713A (en) 1984-05-07 1984-05-07 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9068984A JPS6062713A (en) 1984-05-07 1984-05-07 Amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51009065A Division JPS5836531B2 (en) 1976-01-30 1976-01-30 amplifier

Publications (2)

Publication Number Publication Date
JPS6062713A true JPS6062713A (en) 1985-04-10
JPH0326924B2 JPH0326924B2 (en) 1991-04-12

Family

ID=14005496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9068984A Granted JPS6062713A (en) 1984-05-07 1984-05-07 Amplifier

Country Status (1)

Country Link
JP (1) JPS6062713A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835235U (en) * 1971-08-31 1973-04-27
JPS4847250A (en) * 1971-10-09 1973-07-05
JPS4979150A (en) * 1972-12-01 1974-07-31

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835235U (en) * 1971-08-31 1973-04-27
JPS4847250A (en) * 1971-10-09 1973-07-05
JPS4979150A (en) * 1972-12-01 1974-07-31

Also Published As

Publication number Publication date
JPH0326924B2 (en) 1991-04-12

Similar Documents

Publication Publication Date Title
US6414553B1 (en) Power amplifier having a cascode current-mirror self-bias boosting circuit
KR100342456B1 (en) variable gain amplifier circuit
JPH06216657A (en) Differential mutual conductance stage controlled dynamically by amplitude of input signal
US4115741A (en) Fast attack automatic gain control circuit
JP2003023331A (en) Variable gain amplifier
JPS6062713A (en) Amplifier
JPS631768B2 (en)
JPS6228087Y2 (en)
JPS59172819A (en) Gain variable amplifier
IE51934B1 (en) Operational amplifier
JPH0122255Y2 (en)
JPH0326565B2 (en)
JPH04369916A (en) Voltage-current conversion circuit for active filter used for noise damping circuit
JPH0417562B2 (en)
JPS5836531B2 (en) amplifier
JPH0210666Y2 (en)
JP2965567B2 (en) Low frequency amplifier circuit
JPH0626291B2 (en) Gain control device
JPH0535616Y2 (en)
JPH071871Y2 (en) Semiconductor integrated circuit
JPH07326939A (en) Limiter circuit
JPS60141014A (en) Analog switch
JPS6221285B2 (en)
JPS6054509A (en) Nonlinear circuit
JPS60182812A (en) Automatic gain adjusting circuit