JPS6060503A - Position detector - Google Patents

Position detector

Info

Publication number
JPS6060503A
JPS6060503A JP58168374A JP16837483A JPS6060503A JP S6060503 A JPS6060503 A JP S6060503A JP 58168374 A JP58168374 A JP 58168374A JP 16837483 A JP16837483 A JP 16837483A JP S6060503 A JPS6060503 A JP S6060503A
Authority
JP
Japan
Prior art keywords
mark
alignment
data
memory
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58168374A
Other languages
Japanese (ja)
Inventor
Naoki Ayada
綾田 直樹
Fumiyoshi Hamazaki
浜崎 文栄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58168374A priority Critical patent/JPS6060503A/en
Publication of JPS6060503A publication Critical patent/JPS6060503A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Abstract

PURPOSE:To detect a mark securely by using an alignment mark having density difference in an addition direction and comparing the mark signal level of an addition result with plural slice levels. CONSTITUTION:The alignment mark having the density difference in the addition direction is a mark in, for example, a cross-pattern shape. This mark is added in an X and an Y direction to obtain two stages of density distributions (B) and (C). Then two slice levels XSL1 and XSL2 are provided corresponding to those two stages of density distributions, and their binary-coded patterns are as showby (D) and (E). Therefore, when the centers of the binary-coded patterns are aligned to each other, the center is the center coordinates of the alignment mark. Thus, the mark is detected easily.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は被検物体のパターンの位置を検出するための装
置に関し、殊に半導体続刊工程でウェハー或はマスク(
又はレチクル)を位置合せする場合、テレビカメラある
いはCOD等の撮像手段で撮像して得た画像信号からパ
ターン位置を正確に検知するための装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an apparatus for detecting the position of a pattern on an object to be inspected, and in particular to a device for detecting the position of a pattern on an object to be inspected.
The present invention relates to a device for accurately detecting a pattern position from an image signal obtained by imaging with an imaging means such as a television camera or COD when aligning a pattern (or a reticle).

〔従来技術〕[Prior art]

従来アライメントマークの周辺に実素子のパターンが配
置されている場合マークと実素子のパターンの区別がつ
かず、しばしば誤検知するという欠点があった。
Conventionally, when a pattern of a real element is arranged around an alignment mark, it is difficult to distinguish between the mark and the pattern of the real element, and there is a drawback that false detection often occurs.

〔目的〕( 本発明は上記欠点に鑑み提案されたものであり、加算方
向に濃度差を有するアライメントマークを用い、加算結
果のマークの信号レベルと複数のスライスレベルとを比
較することによりマークを確実に検知するマーク位置検
出装置の提供を目的とする。
[Purpose] (The present invention has been proposed in view of the above-mentioned drawbacks. It uses an alignment mark that has a density difference in the direction of addition, and makes a mark by comparing the signal level of the mark resulting from the addition with a plurality of slice levels. The purpose of the present invention is to provide a mark position detection device that detects marks reliably.

〔実施例〕〔Example〕

以下、図面に従って本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

まず外観を描いた第1図で全体の構成を概説する。First, we will outline the overall configuration using Figure 1, which depicts the exterior.

1は集積回路パターンを具えたマスクで、他のマスクセ
ツテングマークやファイン・アライメントマークを具え
るものとする。2はマスク・チャックで、マスク1を作
持してマスク1を一′1′曲内並びに回転方向に移動さ
せる。6は縮小投影レンズ、4は感光層を具えるウェハ
ーで、ファイン・アライメントマークとブリ・アライメ
ントマーク・′を具えるものとする。5はウェハー・ス
テージである。
Reference numeral 1 denotes a mask having an integrated circuit pattern, and other mask setting marks and fine alignment marks. Reference numeral 2 denotes a mask chuck, which holds the mask 1 and moves the mask 1 within a 1'1' curve and in the rotational direction. 6 is a reduction projection lens, 4 is a wafer provided with a photosensitive layer, and is provided with a fine alignment mark and a final alignment mark . 5 is a wafer stage.

ウェハー・ステー、15はウェハー4をfhj l 、
’iシてそれを平面内並びに回転方向に移動させるもの
であり、またウエノ・−焼付位16(投影骨内)とテレ
ビ°プリアライメント位置間を移動する。6は、テレビ
・プリアライメント用検知装置の対物レンズ。
Wafer stay, 15 holds wafer 4 fhj l,
It moves it in the plane and in the rotational direction, and also moves it between the projection position 16 (intra-bone projection) and the television pre-alignment position. 6 is an objective lens of a detection device for television pre-alignment.

7は撮像慎又は固体撮像素子、8は映像観察用のテレビ
受像器である。9は双眼ユニソI・で、投影レンズ6を
介してウェハー4の表面を観察するために役立つ。10
は、光源fOaを発したマスク照明光を収束させるため
の照明光学系並びにファイン・アライメント用の検知装
置を収容する」二部ユニットである。
Reference numeral 7 indicates an imaging device or solid-state image sensor, and reference numeral 8 indicates a television receiver for viewing images. Reference numeral 9 denotes a binocular Uniso I, which is useful for observing the surface of the wafer 4 through the projection lens 6. 10
is a two-part unit that houses an illumination optical system for converging the mask illumination light emitted from the light source fOa and a detection device for fine alignment.

ウェハー・ステージ5は、図示しないウニへ一般送手段
により搬送されたウェハーを所定の位置で保持し、まず
、テレビ・プリアライメント用対物しンズ乙の視野内に
ウェハー」二のアライメントマークが入る位置まで移動
する。この時の位置精度は機械的なプリアライメント精
度によるものであり、対物レンズ6の視野はおよそ直径
1朋〜2朋程度である。この視野内のアライメント・マ
ークは撮像管7で検知され、テレビ・プリアライメント
用の光学系内に設けられたテレビ・プリアラ・fメント
用基準マーク(後述)を基準として、そこからのアライ
メント・マークの座標位置が検出される。一方、投影光
学系のオートアライメント用検知位置と前述のテレビ・
プリアライメント用基準マークの位置はあらかじめ設定
されているのでこの2点の位置と、テレビ・プリアライ
メントマークの座標位置からオートアライメント位置へ
のウェハー・ステージ5の送り込み量が決められる。
The wafer stage 5 holds the wafer transported by a general transport means (not shown) in a predetermined position, and first moves the wafer to a position where the second alignment mark is within the field of view of the television pre-alignment objective lens. Move up to. The positional accuracy at this time is due to mechanical prealignment accuracy, and the field of view of the objective lens 6 is approximately 1 to 2 mm in diameter. The alignment mark within this field of view is detected by the image pickup tube 7, and the alignment mark from there is detected with reference to a reference mark for TV pre-alignment (described later) provided in the optical system for TV pre-alignment. The coordinate position of is detected. On the other hand, the detection position for automatic alignment of the projection optical system and the aforementioned TV
Since the position of the pre-alignment reference mark is set in advance, the amount of feed of the wafer stage 5 from the position of these two points and the coordinate position of the television pre-alignment mark to the auto-alignment position is determined.

テレビ・プリアライメントの位置検出精度は±5μ以下
であり、テレビ・プリアライメント位置つ・らファイン
・アライメント位置までのウェハーステージの移動で発
生する誤差を壱゛慮に入れても、±10μ程度である。
The position detection accuracy of TV pre-alignment is less than ±5μ, and even if you take into account the error caused by moving the wafer stage from the TV pre-alignment position to the fine alignment position, it is about ±10μ. be.

従ってファインアライメントは約±10μの範囲で行え
ばよく、これは従来のファインアライメントの視野範囲
の1/1oo 以下の範囲てあり、ファインアライメン
1が従来より高速で行えることになる。
Therefore, fine alignment only needs to be performed within a range of approximately ±10 μ, which is less than 1/1oo of the field of view of conventional fine alignment, which means that fine alignment 1 can be performed faster than conventional fine alignment.

り′32図はテレビ・プリアライメント用検知装置の実
施例を示してお(−へ図中の縮小投1]にレンズ6゜ウ
ェハー4.対物レンズ6、撮像7)7はり′S1図と同
一である。
Figure '32 shows an embodiment of the detection device for television pre-alignment. (-) The lens 6゜ wafer 4, the objective lens 6, the image pickup 7) 7 beams are the same as Figure 'S1'. It is.

他方、11は照明用光源で、例えばハロゲンランプを使
用する。12はコンデンサーレンズ。16Aと13Bは
交換的に着脱される明視野絞りと暗視野絞りで、図では
明視野絞りi3Aを光路中に装むしている。コンデンサ
ーレンズ12は光源11を明視野絞り上に結像する。1
4は照明用リレーレンズ。15は接合プリズムで、接合
プリズム15は照明系の光軸と受光系の光軸な共軸にす
る機能を持ち、内側反射面15aと半透過反射面15b
シ貝安21.、ここで光源11 コンデンサ−レンズ1
2、明又は暗視野絞り15Aとi3B、lj侃開明リレ
ーレンズ14接合プリズム15、対!I勿レンズ6は照
明系を構成し、対物レンズ6を射出した光束はウェハー
6上を落射照明する。
On the other hand, 11 is a light source for illumination, and uses a halogen lamp, for example. 12 is a condenser lens. 16A and 13B are a bright field diaphragm and a dark field diaphragm that can be attached and detached interchangeably, and in the figure, a bright field diaphragm i3A is installed in the optical path. A condenser lens 12 images the light source 11 onto a bright field aperture. 1
4 is a relay lens for lighting. 15 is a cemented prism, and the cemented prism 15 has a function of making the optical axis of the illumination system and the optical axis of the light receiving system coaxial, and has an inner reflective surface 15a and a semi-transparent reflective surface 15b.
Shigaian 21. , where light source 11 condenser lens 1
2. Bright or dark field diaphragm 15A and i3B, lj wide open light relay lens 14 cemented prism 15, pair! The lens 6 constitutes an illumination system, and the light beam emitted from the objective lens 6 epi-illuminates the wafer 6.

次に16はリレーレンズ、17は光11′8を折曲(す
゛る鏡、18はテレビ・ブリアライノント用基77−り
を有するガラス板で、基(ス古マークはし)Aつj・1
Ink標の原点を与える機能を持つ、従ってプリアライ
メントマークはX座標の値とX座標の値としてオ灸出さ
れることになる。19は撮像レンズで、上(=述べた接
合レンズ15、リレーレンズ16.trf、17、ガラ
ス板18、撮1象レンズ19そして11υ像管7と共に
受光系を構成し、対物レンズ6を通る光路は接合プリズ
ムの内側反射面15aで反射して半透過面15bで反射
し、角度内側反則面15aで反射してリレーレンズ16
へ向う。ウエノ)−4上のブリアライメントマーク像は
基準マークを有づ−るガラス板18上に形成された後、
基準マーク像と共に撮像管7の撮像面に結像する。
Next, 16 is a relay lens, 17 is a mirror that bends the light 11'8, and 18 is a glass plate with a base for TV/Bearlint. 1
The pre-alignment mark has the function of providing the origin of the ink mark, so the pre-alignment mark is expressed as the X-coordinate value and the X-coordinate value. Reference numeral 19 denotes an imaging lens, which constitutes a light receiving system together with the above-mentioned cemented lens 15, relay lens 16.trf, 17, glass plate 18, image capturing lens 19, and 11υ image tube 7, and includes an optical path passing through the objective lens 6. is reflected by the inner reflective surface 15a of the cemented prism, reflected by the semi-transparent surface 15b, reflected by the angular inner reflective surface 15a, and then reflected by the relay lens 16.
Head to After the clear alignment mark image on the Ueno)-4 is formed on the glass plate 18 having the fiducial mark,
The image is formed on the imaging surface of the imaging tube 7 together with the reference mark image.

他方、第6図FA)に例示したテレビ・プリアライメン
トマーク(従来例)はウェハーのスクライブライン中に
設けるのが望ましいが、ウェハー上の特定のチップパタ
ーンの位置に設けても良い。マークの包絡形状は長方形
であり、その辺は撮像管の走査方向とほぼ平行および垂
直になるように配列する。図示するように長方形状のパ
ターンを走査方向に45°の傾きを持つ微小なパー状突
起の集合で構成し、この突起に直角な方向から照明光が
当る様に暗視野照明すれば極めて明瞭なパターン形状を
撮像できる。なお、この様な手法は撮像を容易にするた
めのものであるから、必ずこの構成にしなければならな
いわけではなく、li1純な長方形でも良い。但し出力
信号の形態は変化する。
On the other hand, the television pre-alignment mark (conventional example) illustrated in FIG. 6 (FA) is preferably provided in the scribe line of the wafer, but may also be provided at a specific chip pattern position on the wafer. The envelope shape of the mark is a rectangle, and the sides are arranged so as to be substantially parallel and perpendicular to the scanning direction of the image pickup tube. As shown in the figure, a rectangular pattern is made up of a collection of minute par-shaped protrusions tilted at 45° in the scanning direction, and if dark-field illumination is performed so that the illumination light hits the protrusions from a direction perpendicular to them, an extremely clear image can be obtained. Capable of capturing images of pattern shapes. Note that since such a method is for facilitating imaging, it is not always necessary to use this configuration, and li1 may be a pure rectangle. However, the form of the output signal changes.

第2図へ戻ってプリアライメントマークの検知作用を述
べるが、検知したビデオ信号の電気処理については後述
する。照明用光#、11がらの光束はコンデンサーレン
ズ12で収斂されて明睨野絞り13A又は暗視野絞り1
313の開1−1を照明し、更に照明リレーレンズ14
を通過し、接合プリズムの半透過面15bを透過して反
射面15aで反射し、対物レンズ6を通ってウエノ・−
4を照明する。
Returning to FIG. 2, the detection action of the pre-alignment mark will be described, and the electrical processing of the detected video signal will be described later. The luminous flux of illumination light #, 11 is converged by a condenser lens 12 and is applied to a bright field diaphragm 13A or a dark field diaphragm 1.
The opening 1-1 of 313 is illuminated, and the illumination relay lens 14
The Ueno-
Illuminate 4.

ウェハー4の表面で反射した光束は対物レンズ6で結像
作用を受け、接合プリズム15へ入射して反射面15a
で反射し、次いで半透過…il 5b、反射面15aで
反射してこれを射出し、リレーレンズ16でリレーされ
て鏡17で反射し、ガラス板18上に結像した後、撮像
レンズ19により撮像管7上に結像する。次に暗視り!
r状態に切換えてプリアライメントマーク像が明瞭に見
得る様にし、これを撮像してプリアラ・fメントマーク
像の位置を検出する。後述する電気的処理により検出さ
れた、プリアライメントマークの位置に応じてウェハー
・ステージ5はウェハー4が投影レンズ乙の投影野中の
規程位置4′を占める様に移動して停止する。なお、ウ
ェハー4を一旦標準位置にアライメントし、その投影野
中へ移動させる様に変形しても良い。
The light beam reflected on the surface of the wafer 4 is subjected to an imaging action by the objective lens 6, and enters the cemented prism 15, where it is reflected on the reflecting surface 15a.
Then, it is reflected by a semi-transparent film 5b, reflected by a reflecting surface 15a, and emitted, relayed by a relay lens 16, reflected by a mirror 17, formed into an image on a glass plate 18, and then captured by an imaging lens 19. An image is formed on the image pickup tube 7. Next, night vision!
The state is switched to r state so that the pre-alignment mark image can be clearly seen, and this is imaged to detect the position of the pre-alignment mark image. The wafer stage 5 moves and stops so that the wafer 4 occupies a prescribed position 4' in the projection field of the projection lens B in accordance with the position of the pre-alignment mark detected by electrical processing to be described later. Note that the wafer 4 may be once aligned at a standard position and then deformed so as to be moved into the projection field.

第6図はテレビ・プリアライメント検知回路の一実施例
を示すブロック図である。第6図Aに示したテレビ・プ
リアライメントマークを検知する方法は色々あるが、第
6図に示した実施例はテレビの画像を画素に分解し、こ
の画素の謡度をX方向(水平方向)及びY方向(垂直方
向)に夫々、加算するものである。加算することによる
利点は、■加算によりランダム・ノイズが十均化されS
、/N比がよくなる。■X方向とY方向の[)°L装検
知が独立に行うことができ検知が1ハ゛1単になる。0
画像データを格納するメモリの容量が少なくなる等があ
げられる。
FIG. 6 is a block diagram showing one embodiment of the television pre-alignment detection circuit. There are various methods for detecting the television pre-alignment mark shown in FIG. 6A, but the embodiment shown in FIG. ) and the Y direction (vertical direction), respectively. The advantages of addition are: - Addition equalizes random noise to S
, /N ratio improves. ■[)°L mounting detection in the X direction and Y direction can be performed independently, making the detection process much simpler. 0
For example, the memory capacity for storing image data is reduced.

第6図のブロック図において破線で囲まれたブロックX
は、X方向の画素の濃度を加算するブロック、ブロック
YはY方向の画素の計度を加算するブロックである。
Block X surrounded by a broken line in the block diagram of Figure 6
is a block that adds the density of pixels in the X direction, and block Y is a block that adds the density of pixels in the Y direction.

第6図において、61はビデオ・アンプ、62はアナロ
グデジタル変換器、66はラッチであり、テレビカメラ
コントロール部から送られるビデオ信号はビデオアンプ
61で増11】され、アナログデジタル変換器62でデ
ジタル1ヒされた後ラッチ66に格納される。ラッチ6
3の出力データはX方向の加算ブロックXとY方向の加
算ブロックYへ出力される。ブロックYにおいて34は
Y方向にデータを加算する加算器、35は加坤器64の
出力データをラッチする加算出力ラッチ、36は加算出
力ラッチ65のデータを格、納するY方向積算メモリ、
67はメモリ66の出力データをラッチず する加算入
力ラッチである。
In FIG. 6, 61 is a video amplifier, 62 is an analog-to-digital converter, and 66 is a latch.The video signal sent from the television camera control section is amplified by the video amplifier 61, and then converted to digital by the analog-to-digital converter 62. After being hit once, it is stored in the latch 66. latch 6
The output data of No. 3 is output to addition block X in the X direction and addition block Y in the Y direction. In block Y, 34 is an adder that adds data in the Y direction, 35 is an addition output latch that latches the output data of the adder 64, and 36 is a Y-direction integration memory that stores the data of the addition output latch 65.
67 is an addition input latch that does not latch the output data of the memory 66.

ブロックXにおいて、68はX方向にデータを加算する
加算器、69は加算器68の出力をラッチするラッチ、
40はラッチ69の出力データを格納するX方向積算メ
モリである。
In block X, 68 is an adder that adds data in the X direction, 69 is a latch that latches the output of the adder 68,
Reference numeral 40 denotes an X-direction integration memory that stores the output data of the latch 69.

こレラの回路におけるデジタル・データのビット数に特
に限定はないが、例えばアナログ・デジタル変換器32
が8ビツト、加算器34.38及びメモリ36.40が
16ビツト構成である。
There is no particular limitation on the number of bits of digital data in this circuit, but for example, the analog-to-digital converter 32
has an 8-bit configuration, and adders 34 and 38 and memories 36 and 40 have a 16-bit configuration.

一方、41はテレビ・プリアライメント検知回路のタイ
ミングやシーケンスを制御し、またメモリ66のリード
・ライト及びチップセレクトをコントロールするシーケ
ンス及びメモリコントロール回路、42はブロックX中
のメモリ40を制御するメモリコントロール回路である
。46はシーケンス及びメモリコントロール回路41を
マイクロプロセッサ(不図示)が制御するだめのコント
ロールレジスタで、レジスタの人力はマイクロプロセッ
サのデータバス44に接続されている。また、マイクロ
プロセッサは、このデータバス44を介して、メモリ3
6.40をアクセスするη1がn1能である。45,4
6,47.48はそのだめのバラ入アであり、バッファ
45.47はマイクロプロセッサがメモリにデータをラ
イトする11..11、又バッファ46.48はデータ
をリードする時動作する。49はクロック回路、50.
51はX方面積算メモリ36のライト・アドレス及びリ
ード・アドレスを発生する、メモリ・ライト・アドレス
回路及びメモリ・リード・アドレス回路である。52は
メモリのリード・アドレスとライト・アドレスを切換え
るアドレスセレクタ、56はマイクロプロセッサがメモ
リ66をアクセスする時のアドレスバッファであり、マ
イクロプロセッサがアクセスする時以外は、アドレスセ
レクタ52の出力が選択されており、バッファ56の出
力は禁止されている。54はX方向積算メモリ40のア
ドレスを発生するメモリ・アドレス回路、55はメモリ
アドレス回路54のアドレスとマイクロ・コンピュータ
がメモリ40をアクセスする時発生するアドレスの切換
をするアドレスセレクタである。56はクロック回路4
9のクロックを基準にTVの水平同期信号、垂直同期信
号、ブランキング信号等を発生するTV同期信号発生回
路である。57.58はマイクロコンピュータのデータ
バス44に接続された夫々、X位置表示レジスタ、Y位
置表示レジスタ、59はマーカー表示回路であり、テレ
ビ・プリアライメントにおいて検出したアライメントマ
ークの位置をマイクロプロセッサがX位置表示レジスタ
57及びY位置表示レジスタ58に出力することにより
、マーカ表示回路59によりミックス信号として、TV
カメラコントロール部のビデオ入力端子へ送られる。
On the other hand, 41 is a sequence and memory control circuit that controls the timing and sequence of the television pre-alignment detection circuit, as well as read/write and chip selection of the memory 66, and 42 is a memory control circuit that controls the memory 40 in block X. It is a circuit. 46 is a control register for controlling the sequence and memory control circuit 41 by a microprocessor (not shown), and the register's input is connected to the data bus 44 of the microprocessor. The microprocessor also connects the memory 3 via this data bus 44.
6. η1 accessing 40 is n1 capable. 45,4
6, 47 and 48 are the spare inputs, and buffers 45 and 47 are the buffers 11 and 45 where the microprocessor writes data to memory. .. 11, and buffers 46 and 48 operate when reading data. 49 is a clock circuit; 50.
Reference numeral 51 denotes a memory write address circuit and a memory read address circuit that generate write addresses and read addresses for the X-square calculation memory 36. 52 is an address selector that switches between a read address and a write address of the memory, and 56 is an address buffer when the microprocessor accesses the memory 66.The output of the address selector 52 is selected except when the microprocessor accesses the memory 66. Therefore, the output of the buffer 56 is prohibited. 54 is a memory address circuit that generates the address of the X-direction integration memory 40; 55 is an address selector that switches between the address of the memory address circuit 54 and the address generated when the microcomputer accesses the memory 40. 56 is clock circuit 4
This is a TV synchronization signal generation circuit that generates a TV horizontal synchronization signal, vertical synchronization signal, blanking signal, etc. based on the clock of No. 9. Reference numerals 57 and 58 indicate an X position display register and a Y position display register, respectively, which are connected to the data bus 44 of the microcomputer, and 59 is a marker display circuit, in which the microprocessor indicates the position of the alignment mark detected in the television pre-alignment. By outputting to the position display register 57 and Y position display register 58, the marker display circuit 59 outputs the signal to the TV as a mix signal.
Sent to the video input terminal of the camera control section.

続いて第6図のテレビ・プリアライメント検知回路の機
能及び動作について説明する。
Next, the function and operation of the television pre-alignment detection circuit shown in FIG. 6 will be explained.

テレビ・プリアライメント検知回路の機能は、■X方向
のデータの積算、■Y方向のデータの積算、■プリアラ
イメントマーク検知位置のTVモニタ上への表示である
The functions of the television pre-alignment detection circuit are: (1) integration of data in the X direction, (2) integration of data in the Y direction, and (2) display of the pre-alignment mark detection position on the TV monitor.

このうち、X方向のデータの積算及びY方向のデータの
積算は、テレビ・プリアライメント検知回路のハードウ
ェアが加算を実行し、その加算データをメモリに格納す
る。データの加j〕11はテレビ信号の1フレ一ム単位
で行われ、後述する様に必要に応じて、1フレームの加
算で終了してもよいし、或は複数のフレームの加算を行
ってもよい。
Of these, the integration of data in the X direction and the integration of data in the Y direction are performed by the hardware of the television pre-alignment detection circuit, and the added data is stored in the memory. Data addition [11] is performed in units of one frame of the television signal, and as described later, the addition may be completed with one frame, or multiple frames may be added as necessary. Good too.

いずれの場合でも、加算中は、メモリ36.40のデー
タ・バス及びアドレス・バスは、マイクロプロセッサの
データ・パス44及びアドレス・パスから電気的に切り
離されており、メモリ66のアドレスはアドレスセレク
タ52、メモリ40のアドレスはアドレス回路54のア
ドレスに接続され、シーケンス及びメモリコントロール
回路41 、 及びメモリコントロール回路42からハ
ード的に発生するリードライト信号及びテップセレクト
信号の制御のもとに加算が実行される。
In either case, during addition, the data and address buses of memory 36, 40 are electrically isolated from the data path 44 and address path of the microprocessor, and the addresses of memory 66 are connected to the address selector. 52, the address of the memory 40 is connected to the address of the address circuit 54, and addition is executed under the control of the read/write signal and step select signal generated by hardware from the sequence and memory control circuit 41 and the memory control circuit 42. be done.

所定のフレーム数の加算が終了すると、シーケンス及び
メモリコントロール回路41からインタラブド信号線I
NT上に加算終了信号が発生する。
When the addition of a predetermined number of frames is completed, the sequence and memory control circuit 41 connects the interconnected signal line I.
An end of addition signal is generated on NT.

この加算終了信号の発生後、マイクロプロセッサは、メ
モリ36及びメモリ40にアクセスを行い、加算データ
からテレビ・プリアライメントマーク位置を検知する。
After the addition completion signal is generated, the microprocessor accesses the memory 36 and the memory 40 and detects the television pre-alignment mark position from the addition data.

マイクロプロセッサがメモリ66゜40をアクセスする
時は、当然ながらメモリのアドレス、リードライト信号
、テップセレクト信号等はマイクロコンピュータの制、
1alI侶号によって行われる。またメモリ66のデー
タはバッファ46、メモリ40のデータはバッファ48
を経由してデータバス44に送られ、マイクロプロセッ
サに読み取られる。
When the microprocessor accesses the memory 66°40, the memory address, read/write signal, step select signal, etc. are naturally controlled by the microcomputer.
Performed by 1alI. Also, data in the memory 66 is stored in the buffer 46, and data in the memory 40 is stored in the buffer 48.
via the data bus 44 and read by the microprocessor.

ところで、第6図中プロツクXにおけるX方向の加算、
ブロックYにおけるY方向の加算を説明する前に第7図
を参照して画素の分割方法について述べる。第7図はテ
レビ画面なX方向にN分割、Y方向にM分割した画素を
表わしている。画素IViは、行1番目、夕lh番目の
画素を示す。Y方向の分割数Mは通常、水平走査ライン
数と一致しており、従って画素に分割するためには、−
水平同期信号区間内に、アナログ−デジタル変換器(第
6図62)にてN回すンプリングを行えばよい。
By the way, addition in the X direction in block X in FIG.
Before explaining addition in the Y direction in block Y, a pixel division method will be described with reference to FIG. FIG. 7 shows the pixels of a television screen divided into N parts in the X direction and M parts in the Y direction. Pixel IVi indicates the pixel in the first row and the lhth pixel in the evening. The number of divisions M in the Y direction usually matches the number of horizontal scanning lines, so in order to divide into pixels, -
It is sufficient to perform sampling N times in the analog-to-digital converter (62 in FIG. 6) within the horizontal synchronizing signal section.

従ってX方向の加算は SxビDATA(pH)+DATA(PI3) +−・
・±DATA(PIN)、SX2二DATA(P2+)
+DATA(P22)−1−・・−1−DATA(Pz
N) 、SXM二DATA(PMI) 十DATA(P
M2)+・・・・+DATA (pM、 ) 、Y方向
の加算は Sy+二DATA(P++) +DATA(P2+)+
 ・・・−1−DATA(PMI) 、SY2二DAT
A(PI3) +DATA(P22)+・・・・ +D
ATA(PM2) 、SYN =DATA(PIN)+
DATA(PzN)+・・・・・・+DATA(PMN
)、であられされる。
Therefore, addition in the X direction is Sx BiDATA (pH) + DATA (PI3) +-・
・±DATA (PIN), SX22 DATA (P2+)
+DATA (P22) -1-...-1-DATA (Pz
N), SXM 2 DATA (PMI) 10 DATA (P
M2)+...+DATA (pM, ), addition in the Y direction is Sy+2 DATA(P++) +DATA(P2+)+
...-1-DATA (PMI), SY2-DAT
A (PI3) +DATA (P22)+... +D
ATA(PM2), SYN=DATA(PIN)+
DATA(PzN)+・・・・・・+DATA(PMN
), Hail to you.

加算が終了した時点で、X方向積?、′11メモリ40
内にはSXI + Sx2・・・・Sl[Mのデータが
、Y方向枯算メモリ66内にはSy++Sy2・・・・
SyNのデータカー格納される。
When the addition is finished, is the product in the X direction? , '11 memory 40
The data of SXI + Sx2...Sl[M is stored in the memory 66, and the data of Sy++Sy2... is stored in the Y direction subtraction memory 66.
SyN data car is stored.

第6図体)に示したテレビプリアライメントマークをX
方向及びY方向に濃度加算した時の温度分布は、第6図
(B) 、 (C)に示す様になる。第6図(B)はX
方向に加算した時の濃度のY方向(二対する分布。
Mark the TV pre-alignment mark shown in Figure 6)
The temperature distribution when the concentration is added in the direction and the Y direction is as shown in FIGS. 6(B) and 6(C). Figure 6 (B) is
The Y direction (two pairs of distributions) of the concentration when added in the Y direction.

第6図(C)はY方向に加算した時の濃)蔓のX方向に
対する分布を示すものである。従って、例えば第6図(
CLにおいて適当なスライスレベルXSLを設けて加算
濃度な二値化すると、第6図(DJに示す様に11〕が
M R−M Lの二値化パターンになり、パターンの中
心MXはMX=(MR−ML)/2で勾えられる。
FIG. 6(C) shows the distribution of dark vines in the X direction when added in the Y direction. Therefore, for example, Fig. 6 (
When an appropriate slice level XSL is set in CL and binarization is performed with additive density, Fig. 6 (11 as shown in DJ) becomes a binarization pattern of M R - M L, and the center MX of the pattern is It is calculated by (MR-ML)/2.

Y方向についても同様にしてパターンの中心MYがまり
、これらの値がプリアライメントマークの中心座標とな
る。尚、スライスレベルの設定値はマイクロプロセッサ
が加算メモリ(36,4[1)の内容をアクセスしてそ
の最大値(ピーク値)をめ、ピーク値の例えば30%の
値をスライスレベルとして設定することにより決定され
る。ところで第3図(A)で示したプリアライメント・
マークの周囲の領域1,2,3.4には実素子のノくタ
ーンが設けられており、必ずしも第6図(Bl 、 (
C)の様なSN比の良い濃度分布が得られるとは限らな
し)。
Similarly in the Y direction, the center MY of the pattern is aligned, and these values become the center coordinates of the pre-alignment mark. As for the set value of the slice level, the microprocessor accesses the contents of the addition memory (36, 4 [1), determines its maximum value (peak value), and sets a value of, for example, 30% of the peak value as the slice level. Determined by By the way, the pre-alignment shown in Figure 3 (A)
Areas 1, 2, and 3.4 around the mark are provided with turns of the actual element, and are not necessarily shown in Fig. 6 (Bl, (
It is not always possible to obtain a concentration distribution with a good S/N ratio as shown in C).

また、ウェハー搬送系の機械的なプリアライメント精度
等により、必ずしもテレビ撮像管の視野内にアライメン
ト・マークが捕捉されるとは限らない。従って、二値化
パターンが第6図りの様ζ二は一個にならず、多数の二
値化ノくターンが出現することもあり、これらがマーク
位置の誤検知を招く原因となる。
Further, due to the mechanical pre-alignment accuracy of the wafer transport system, etc., the alignment mark is not necessarily captured within the field of view of the television image pickup tube. Therefore, the binarization pattern may not be one ζ2 as shown in the sixth diagram, but a large number of binarization turns may appear, which may cause erroneous detection of the mark position.

本発明は、加算方向に濃度差を有するアライメント・マ
ークに対して複数のスライスレベルを用いてマークを検
知するものである。本発明のアライメント・マークの一
例は、第4図(Al l二示す十字パターン状のマーク
であり、このマークなX )5 向。
The present invention detects an alignment mark having a density difference in the addition direction using a plurality of slice levels. An example of the alignment mark of the present invention is a mark in the shape of a cross pattern shown in FIG.

Y方向に濃度加算すると、第4図(B) 、 (C)に
示す濃度分布になる。第4図(Bl 、 (C)の濃度
分布の特徴は、図から分る様にマークの加算濃度が二段
階になっていることである。これらの二段階の濃度分布
に対して、第4図(C1で示す様に二つのスライスレベ
ルたとえばX5LIとX5L2を設けると、その二値化
パターンはそれぞれ第4図FD+ 、 (E)に示すパ
ターンとなる。従って、これらの二値化パターンの中心
が一致した場合、それがアライメント・マークの中心座
標となる。
Adding the density in the Y direction results in the density distribution shown in FIGS. 4(B) and 4(C). As can be seen from the figure, the characteristic of the density distribution in Fig. 4 (Bl, (C)) is that the added density of the marks is in two stages. If two slice levels, e.g. If they match, these become the center coordinates of the alignment mark.

第8図のフローチャートを用いて更に訂−シく説明する
(但しY方向の積算のみ)。ステップ801にて加算ス
タート命令がマイクロプロセッサより指令されると、前
述した様にX方向、X方向の加算が開始される。マイク
ロプロセッサはステップ802にて加算終了待ち状態で
待機し、)9T定フレーム数の加算が終了するとステッ
プ803に進む。ステップ803でマイクロプロセッサ
は加算メモリに格納された画像濃度データの最大値及び
最小値をサーチする。最大値及び最小値が見つかると次
に、ステップ804にてスライスレベルX5LI 、 
X5RIを設定する。スライスレベルX5LIは画像濃
度データの最大値と最小値の差(波高値とする)の例え
ば70%の値とする。次にステップ805にてスライス
レベルX5LIとメモリの内容との大小比較を行い、比
較結果が反転した座標(メモリアドレス)からXLI 
、 XRIをめる。同様にステップ806にて波市j値
の20%の値のスライスレベルX5L2を設定し、ステ
ップ807にてステップ805と同様にしてXL2 、
 XR2をめる。
A more detailed explanation will be given using the flowchart of FIG. 8 (however, only the integration in the Y direction). When an addition start command is issued by the microprocessor in step 801, addition in the X and X directions is started as described above. The microprocessor waits at step 802 for the completion of addition, and when the addition of the fixed number of frames of )9T is completed, the process proceeds to step 803. In step 803, the microprocessor searches for the maximum and minimum values of the image density data stored in the addition memory. When the maximum value and minimum value are found, next in step 804 the slice level X5LI,
Set up X5RI. The slice level X5LI is set to a value of, for example, 70% of the difference between the maximum value and the minimum value (referred to as the peak value) of the image density data. Next, in step 805, the slice level X5LI is compared with the memory contents, and the XLI
, put in XRI. Similarly, in step 806, slice level
Get the XR2.

以−上述べた様にして、第4図(D) 、 (E)に示
した二値化パターン即ち座標XLI 、XRJ 、XL
2.XR2が決定できる。ステップ808にて(XR2
−XL2)/2を計算しくXR1−XL 1 )/2と
等しいか否かを比較し、もしほぼ等しければここで検知
した座標はアライメント・マークであると判断してステ
ップ809へ進み、比較値が大きく異っていればアライ
メント・マークではないと判断してステップ810へ進
む。ステップ810へ進んだ場合は、例えばスライスレ
ベルの設定値を変えて再計測するとか、あるいはll!
11面内にアライメント・パターンがないとみなしてア
ライメント・パターンを探すプロセスに進む。
As described above, the binarization pattern shown in FIG. 4(D) and (E), that is, the coordinates XLI, XRJ, XL
2. XR2 can be determined. At step 808 (XR2
-XL2)/2 is calculated and compared to see whether it is equal to If the marks are significantly different, it is determined that the mark is not an alignment mark, and the process proceeds to step 810. If you proceed to step 810, for example, change the slice level setting value and re-measure, or ll!
It is assumed that there is no alignment pattern within the 11th plane, and the process proceeds to search for an alignment pattern.

尚、第5図(A)は本発明の別の実施例に係るアライメ
ント・マークであり、かかるマークなX方向。
Incidentally, FIG. 5(A) shows an alignment mark according to another embodiment of the present invention, and shows the alignment mark in the X direction.

Y方向に濃度加算すると、第5図FB) 、 (C)に
示す濃度分布が得られる。この場合においても少なくと
も2つのスライスレベルを設定し、既述の手順を踏むこ
とによりマークの確実な検知が可能となる。
When the density is added in the Y direction, the density distribution shown in FIG. 5(FB) and (C) is obtained. Even in this case, marks can be detected reliably by setting at least two slice levels and following the procedure described above.

〔効果〕〔effect〕

以上説明したよう(二本発明によれば、アライメントマ
ークの誤検知を防止できるとともに、高検出率かつ高精
度にてマークを検出できるという効果がある。
As described above, the present invention has the advantage of being able to prevent erroneous detection of alignment marks and detecting marks with high detection rate and high accuracy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例に係る位置合わせ装置の斜視図
、第2図はテレビ・プリアライメント検知装置の光学系
斜視図である。第6図は従来例に係るテレビ・アライメ
ントマークの平面図と座標方向に関しての積算内像濃度
データ分布、第4図は本発明の実施例に係るそれであり
、第5図は本発明の他の実施例に係るそれである。第6
図は本発明の実施例に係るテレビ・ブリアライメット検
知回路、第7図はテレビ画面の画素分割例を示す図、第
8図は本発明の実施例に係る位置検出装置の動作を説明
するためのノロ−チャート図である。 61・ ビデオアンプ 62・・ADコンバータ 33.35,37.59 ・ラッチ 34 、38 1ダー 36.40 ・・メモリ 41・ シーケンス/メモリコントロール回路42・メ
モリコントロール回路 46・ コントロールレジスタ 44・・データバス 45〜48.53・・バッファ 49 ・タロツク回路 50・・メモリライトアドレス回路 51・・メモリリードアドレス回路 52.55・・アドレスセレクタ 54・・メモリアドレス回路 56 ・TV同期信号発生回路 57・・X位置表示レジスタ 58・・・Y位置表示レジスタ 59・・マーカ表示回路 Y方向 第 7 図 第 8 図
FIG. 1 is a perspective view of an alignment device according to an embodiment of the present invention, and FIG. 2 is a perspective view of an optical system of a television pre-alignment detection device. FIG. 6 is a plan view of a TV alignment mark according to a conventional example and the integrated internal image density data distribution with respect to the coordinate direction, FIG. 4 is a diagram according to an embodiment of the present invention, and FIG. This is according to the example. 6th
FIG. 7 shows an example of pixel division of a television screen, and FIG. 8 explains the operation of a position detection device according to an embodiment of the present invention. FIG. 61・Video amplifier 62・AD converter 33.35, 37.59・Latch 34, 38 1der 36.40・・Memory 41・Sequence/memory control circuit 42・Memory control circuit 46・Control register 44・・Data bus 45 to 48.53...Buffer 49 - Tarock circuit 50...Memory write address circuit 51...Memory read address circuit 52.55...Address selector 54...Memory address circuit 56 -TV synchronization signal generation circuit 57...X Position display register 58...Y position display register 59...Marker display circuit Y direction Fig. 7 Fig. 8

Claims (1)

【特許請求の範囲】 所定形状の位置検出用マークを備えた物体を撮像する撮
像手段と、 前記撮像手段により得られた1+;;i像濃度データを
所定の座標方向に関して加算する加算手段と、前記位置
検出用マークが所定形状を有することにより得られる前
記加算手段による前記座標方向に直角な方向に関しての
一様でない積算画像濃度データ分布と複数の所定の設定
レベル値との大小関係を各々比較する手段とによって構
成され、複数の比較結果を基にMij記位置検出用マー
クの位置を検出する装置。
[Scope of Claims] Imaging means for imaging an object having a position detection mark of a predetermined shape; addition means for adding 1+;;i image density data obtained by the imaging means in a predetermined coordinate direction; Comparing the magnitude relationship between the non-uniform integrated image density data distribution in a direction perpendicular to the coordinate direction obtained by the adding means obtained by the position detection mark having a predetermined shape and a plurality of predetermined set level values. and means for detecting the position of the Mij position detection mark based on a plurality of comparison results.
JP58168374A 1983-09-14 1983-09-14 Position detector Pending JPS6060503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58168374A JPS6060503A (en) 1983-09-14 1983-09-14 Position detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58168374A JPS6060503A (en) 1983-09-14 1983-09-14 Position detector

Publications (1)

Publication Number Publication Date
JPS6060503A true JPS6060503A (en) 1985-04-08

Family

ID=15866908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168374A Pending JPS6060503A (en) 1983-09-14 1983-09-14 Position detector

Country Status (1)

Country Link
JP (1) JPS6060503A (en)

Similar Documents

Publication Publication Date Title
US5459794A (en) Method and apparatus for measuring the size of a circuit or wiring pattern formed on a hybrid integrated circuit chip and a wiring board respectively
JPH11148807A (en) Method and instrument for measuring bump height
JPH07118440B2 (en) Electronic beam drawing device
IE51678B1 (en) Method of detecting position of symmetric article
JPH11160247A (en) Method and apparatus for visual inspection
JPS6060503A (en) Position detector
JPS6062118A (en) Detector for position
JPS5818104A (en) Shape measuring method for plane to be measured under environment with scattered substance
JPS60195932A (en) Position detector
JPS6354680A (en) Position detector
JPS6221219A (en) Position detecting device
JPS60222855A (en) Position detection method
JPS60222860A (en) Position detector
JPS60225429A (en) Position detecting device
JPS5976425A (en) Printing apparatus for semiconductor
JPS6048683B2 (en) Object surface condition inspection method and inspection device
JPS60195933A (en) Position detector
JPS5815041B2 (en) Inspection method and equipment
JPS62181429A (en) Position detecting apparatus
JPS6147636A (en) Position detection apparatus
JPH0547901A (en) Alignment method of wafer
JPS60222861A (en) Detection of position
JPS61271816A (en) Semiconductor wafer and wafer identifying apparatus
JPS6354213B2 (en)
JPS59100534A (en) Location detecting process