JPS6059806A - Offset processing method of operational amplifier - Google Patents

Offset processing method of operational amplifier

Info

Publication number
JPS6059806A
JPS6059806A JP58167875A JP16787583A JPS6059806A JP S6059806 A JPS6059806 A JP S6059806A JP 58167875 A JP58167875 A JP 58167875A JP 16787583 A JP16787583 A JP 16787583A JP S6059806 A JPS6059806 A JP S6059806A
Authority
JP
Japan
Prior art keywords
operational amplifier
voltage
offset
peak value
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58167875A
Other languages
Japanese (ja)
Inventor
Hitoshi Takeda
仁志 武田
Atsushi Toda
敦之 戸田
Kiyoshi Wada
清 和田
Soichi Yagi
八木 操一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP58167875A priority Critical patent/JPS6059806A/en
Publication of JPS6059806A publication Critical patent/JPS6059806A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To adjust the offset of an operational amplifier with a single power supply by subtracting an offset component in the process that an output voltage of the operational amplifier is extracted and processed. CONSTITUTION:A prescribed bias voltage is applied to a non-inverting input terminal + of the operational amplifier OP by varying a variable resistor VR2 of a voltage division circuit RV2 in order to offset the operational amplifier OP of a peak value detector 12, its output voltage is offset to a prescribed positive value without being adjusted to zero, and said offset component is subtracted in calculating an effective value from a peak value by using a microprocessor 14. Thus, a single power supply is enough for the power supply.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、演算増幅器のオフセット処理方法に関し、特
に演算増叫器のオフセット調整を単一の電源を用いて行
なうことができる演算増幅器のオフセット処理方法に関
するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an offset processing method for an operational amplifier, and particularly to an offset processing method for an operational amplifier that allows offset adjustment of an operational loudspeaker using a single power supply. It is about the method.

〔従来技術〕[Prior art]

一般に、演算増幅器は、高精度の増幅、演算などのアナ
ログ演算回路や信号処理回路に汎用されているが、入力
信号が零であっても出力側にはオフセット電圧が発生し
、それが出力電圧に誤差を生じさせる要因となっている
。そのため、第3図に示す如く、入力抵抗R1と帰還抵
抗R2を含む演算増幅器OPの反転入力端子eに所定の
ノくイアスミ圧を供給するように正、負の2つの電源E
1と82間に接続された可変抵抗vR1と抵抗Rt 1
+ R’1 sよりなる分圧回路Rv1を設け、前記可
変抵抗VRiによってバイアス電圧を可変することによ
バ演算増幅器OPの出力電圧を零に調整するものとなっ
ている。しかし、かかる従来のものでは、正、負の2つ
の電源が必要になるという欠点があった。なお、第3図
においてVxNよびv2は正、負の電源E1およびF、
1よυそれぞれ電圧が供給される演算増幅器OPの電源
端子、INは入力端子でおる。
Generally, operational amplifiers are widely used in analog calculation circuits and signal processing circuits for high-precision amplification and calculation, but even if the input signal is zero, an offset voltage is generated on the output side, which causes the output voltage to This is a factor that causes errors. Therefore, as shown in FIG. 3, the two positive and negative power supplies E are connected so as to supply a predetermined IA voltage to the inverting input terminal e of the operational amplifier OP including the input resistor R1 and the feedback resistor R2.
Variable resistor vR1 and resistor Rt1 connected between 1 and 82
A voltage dividing circuit Rv1 consisting of +R'1s is provided, and the output voltage of the operational amplifier OP is adjusted to zero by varying the bias voltage using the variable resistor VRi. However, such a conventional device has a drawback in that two power sources, a positive power source and a negative power source, are required. In addition, in FIG. 3, VxN and v2 are positive and negative power supplies E1 and F,
1 and υ are the power supply terminals of the operational amplifier OP to which voltages are supplied, and IN is the input terminal.

〔発明の概要〕[Summary of the invention]

本発明は以上の点に鑑みてなされたもので、その目的は
、演算増幅器のオフセット調整を単一の電源を用いて行
なうことができる演算増幅器のオフセット処理方法を提
供することにある。
The present invention has been made in view of the above points, and an object thereof is to provide an offset processing method for an operational amplifier that can perform offset adjustment of an operational amplifier using a single power supply.

このような目的を達成するために、本発明は、2つの入
力端子を有する演算増幅器において、単一の電源からの
電圧を分圧して可変のバイアス電圧を供給する分圧回路
を設け、前記演算増幅器の一方の入力端子に前記分圧回
路よシ供給された可変のバイアス電圧と入力信号とを入
力(、前記演算増幅器のオフセット調整に際し、前記分
圧回路から供給するバイアス電圧を可変して演算増幅器
の出力電圧を一定値にオフセットさせておくことによシ
、該演算増幅器の出力電圧を取シ出してそれを処理する
過程で前記オフセット分を差し7引くようにしたもので
ある。以下、本発明の実施例を図面に基づいて説明する
In order to achieve such an object, the present invention provides an operational amplifier having two input terminals with a voltage divider circuit that divides the voltage from a single power supply and supplies a variable bias voltage, Input the variable bias voltage supplied from the voltage divider circuit and the input signal to one input terminal of the amplifier (when adjusting the offset of the operational amplifier, perform calculation by varying the bias voltage supplied from the voltage divider circuit) By offsetting the output voltage of the amplifier to a constant value, the offset is subtracted by 7 in the process of extracting the output voltage of the operational amplifier and processing it.Hereinafter, Embodiments of the present invention will be described based on the drawings.

〔実施例〕〔Example〕

第1図は本発明にかかる演算増幅器のオフセット処理方
法を発電機用デジタルマルチメータに適用した場合の一
実施例を説明するための全体の概略ブロック図、第2図
はその主要部の具体的な回路構成図である。これらの図
において、1は図示しないエンジンの回転によって正弦
波の交流電圧を出力する発電機であり、この交流電圧は
、交流出力端子2を介して交流負荷(図示せず)に供給
されるとともに、一対の整流用ダイオード4ay4bで
全波整流されて直流電圧に変換されたうえ、直流出力端
子3を介して直流負荷としてのバッテリ5に供給される
ものとなっている。6は前記発電機1から交流出力端子
3を経て交流負荷に流入する正弦波の交流電流を検出す
る電流検出用トランス、7は該電流検出用トランス6で
検出される交流電流のピーク値を検出するピーク値検出
器、8は発電機1から交流出力端子2を経て交流負荷に
供給する正弦波の交流電圧を検出する電圧検出用トラン
ス、9は該電圧検出用トランス8にて検出される交流電
圧のピーク値を検出するピーク値検出器である。
FIG. 1 is an overall schematic block diagram for explaining an embodiment in which the operational amplifier offset processing method according to the present invention is applied to a digital multimeter for a generator, and FIG. 2 is a detailed diagram of the main parts thereof. FIG. In these figures, 1 is a generator that outputs a sinusoidal AC voltage by the rotation of an engine (not shown), and this AC voltage is supplied to an AC load (not shown) via an AC output terminal 2. The voltage is full-wave rectified by a pair of rectifier diodes 4ay4b, converted into a DC voltage, and then supplied to a battery 5 as a DC load via a DC output terminal 3. 6 is a current detection transformer that detects the sinusoidal alternating current flowing from the generator 1 to the AC load via the AC output terminal 3; 7 is a current detection transformer that detects the peak value of the alternating current detected by the current detection transformer 6; 8 is a voltage detection transformer that detects the sinusoidal AC voltage supplied from the generator 1 to the AC load via the AC output terminal 2; 9 is the AC detected by the voltage detection transformer 8; This is a peak value detector that detects the peak value of voltage.

ォた、10は前記発電機1がら直流出方端子3を介[1
,てバッテリ5に流入する直流電流として第4図の)に
示す如く全波整流波に相板した波形のひずみ波電流を検
出する電流検出用抵抗、11は該電流検出用抵抗10で
検出される全波整流波に相ノ払したひずみ波電流を積分
する積分回路であシ、この積分回路11は、第2図に示
すように、電流検出用抵抗10に対して並列接続された
抵抗RとコンデンサCとからなっている。12は前記積
分回路11で積分された積分出方のピーク値を検出する
ピーク値検出器であシ・このピーク値検出器12は、演
算増幅器OPの一方の非反転入力端子■に入力抵抗R1
を接続し、かつその出方端側ともう一方の反転入力端子
eとの帰還ループにダイオードD1を介して帰還抵抗R
1を接続すると共に抵抗R8を介して接地された非反転
型増幅回路を構成し、前記演算増幅器opの出方端にア
ノードが接続されたダイオードDlのカソードと帰還抵
抗Rsとの接続点と接地間に抵抗R41コンデンサcl
よシなる積分回路を接続する。そして、前記演算増幅器
OPの非反転入力端子のには正の電源E1からの電圧を
可変抵抗VRiと抵抗RtlおよびRimとで分圧して
可変のバイアス電圧を供給する分圧回路RVsがオフセ
ット調整回路として構成されている。すなわち、ピーク
値検出器12は、演算増幅器opのオフセット調整に際
し、その非反転入力端子■に分圧回路RVsの可変抵抗
VRzを可変して所定のバイアス電圧を供給することに
よシ、演算増幅器opの出力電圧を零に調整せずに正の
一定値にオフセットさせるものとなっている。13は前
記各ピーク値検出器7,9および12によって検出され
る交流の電流、電圧および直流電流に対応したそれぞれ
のピーク値を入力信号としそれらをA −D(アナログ
−デジタル)変換するA−D変換器、14は前記A−D
変換器13でA−D変換されるピーク値を入力データと
しそのピーク値から実効値を演算する通常のマイクロプ
ロセッサであシ、このマイクロプロセッサ14は、図示
しないモード選択スイッチの操作に伴なうモード選択信
号を。
10 is connected to the generator 1 via the DC side terminal 3 [1
, a current detection resistor 11 detects a distorted wave current having a waveform phased with a full-wave rectified wave as shown in FIG. 4) as a direct current flowing into the battery 5. As shown in FIG. and a capacitor C. Reference numeral 12 denotes a peak value detector that detects the peak value of the integral output integrated by the integrating circuit 11. This peak value detector 12 has an input resistor R1 connected to one non-inverting input terminal (■) of the operational amplifier OP.
, and a feedback resistor R is connected to the feedback loop between its output end and the other inverting input terminal e via a diode D1.
1 is connected to the ground via a resistor R8, forming a non-inverting amplifier circuit, and the connection point between the cathode of the diode Dl, whose anode is connected to the output end of the operational amplifier op, and the feedback resistor Rs, and the ground. Resistor R41 capacitor cl between
Connect a different integration circuit. An offset adjustment circuit is connected to the non-inverting input terminal of the operational amplifier OP. It is configured as. That is, when adjusting the offset of the operational amplifier op, the peak value detector 12 adjusts the offset of the operational amplifier op by varying the variable resistor VRz of the voltage dividing circuit RVs and supplying a predetermined bias voltage to its non-inverting input terminal ■. The output voltage of the OP is not adjusted to zero, but is offset to a constant positive value. Reference numeral 13 denotes an A- which converts the respective peak values corresponding to the AC current, voltage and DC current detected by the respective peak value detectors 7, 9 and 12 as input signals into A-D (Analog-Digital). D converter, 14 is the A-D converter;
This microprocessor 14 is a normal microprocessor that uses the peak value A-D converted by the converter 13 as input data and calculates the effective value from the peak value. mode selection signal.

入力とし、そのモード選択信号に応じた演算結果の実効
値を測定データとしてデジタル表示器15に転送してデ
ジタル表示を行なうものとなっている。
The effective value of the calculation result corresponding to the mode selection signal is transferred as measurement data to the digital display 15 for digital display.

次に上記実施例の動作を説明する。ここで、ピーク値検
出器12は、上述のように演算増幅器OPをオフセット
調整してその出力電圧が正の一足値にオフセットされて
いるものとする。しかして、発[61から出力される正
弦波の交流電流を測定する場合、電流検出用トランス6
はその正弦波に相イ臥した交流電流を検出しピーク値検
出路7に入力する。これによシ、ピーク値検出器7は前
記電流検出用トランス6で検出される交流電流のピーク
値を検出し、そのピーク値がA −D変換器13にてA
−D変換されマイクロプロセッサ14に入力される。す
ると、マイクロプロセッサ14け、A−D変換器13か
ら出力されるピーク値を入力データとし、該ピーク値に
一定値(1/7−2)を掛算して実効値を算出すること
によシ、その実効値が交流電流の実効値としてデジタル
表示器15で表示される。また、発電機1からの交流電
圧を実効値で測定する場合も同様にして測定できる。
Next, the operation of the above embodiment will be explained. Here, it is assumed that the peak value detector 12 performs offset adjustment on the operational amplifier OP as described above, so that its output voltage is offset to a positive one-step value. Therefore, when measuring the sine wave alternating current output from the generator 61, the current detection transformer 6
detects the alternating current that is in phase with the sine wave and inputs it to the peak value detection path 7. Accordingly, the peak value detector 7 detects the peak value of the alternating current detected by the current detection transformer 6, and the peak value is detected by the A-D converter 13.
-D conversion and input to the microprocessor 14. Then, the microprocessor 14 uses the peak value output from the A-D converter 13 as input data, and calculates the effective value by multiplying the peak value by a constant value (1/7-2). , and its effective value is displayed on the digital display 15 as the effective value of the alternating current. Furthermore, when measuring the AC voltage from the generator 1 as an effective value, the measurement can be performed in the same manner.

つぎに、発電機1から直流出力端子3を介してバッテリ
5に流入する直流電流を測定する場合、その直流電圧は
第4図←)に示すように全波整流波になるのに対し、直
流電流は第4図(b)に示す如く断続的な全波整流波に
相似した波形のひずみ波となり、これを電流検出用抵抗
10は検出する。すると、積分回路11は、前記電流検
出用抵抗10で検出されるひずみ波電流を抵抗Rを通し
てコンデンサCにて積分し、その積分出力波形は原ひず
み波電流の波形よりも相対的に小さくなってピーク値検
出器12に入力される。このとき、ピーク値検出器12
において、コンデンサC1が上記演算増幅器OPのオフ
セット調整による一足値の初期状態にあると、演算増幅
器0Pit、コンパレータとして動作し、その入力電圧
により出力端側に正の電圧を出力してダイオードDlを
導通させ、負帰還ループを形成し、入力電圧のピーク値
をコンデンサC1で保持する。そして、演算増幅器OP
はその出力電圧が入力電圧より大きくなるときはダイオ
ードDIが不導通となってオープンループのコンパレー
タとして動作し、かかる動作を入力電圧の周期毎に繰返
す。その結果、抵抗R4とコンデンサCIとの出力点a
からは入力電圧に対してオフセット分の一定値が重畳さ
れたピーク値が検出される。
Next, when measuring the DC current flowing from the generator 1 to the battery 5 via the DC output terminal 3, the DC voltage becomes a full-wave rectified wave as shown in Figure 4 ←). The current becomes a distorted wave having a waveform similar to an intermittent full-wave rectified wave as shown in FIG. 4(b), and the current detection resistor 10 detects this. Then, the integrating circuit 11 integrates the distorted wave current detected by the current detection resistor 10 through the resistor R and the capacitor C, and the integrated output waveform becomes relatively smaller than the waveform of the original distorted wave current. It is input to the peak value detector 12. At this time, the peak value detector 12
When the capacitor C1 is in the initial state of one value due to the offset adjustment of the operational amplifier OP, the operational amplifier 0Pit operates as a comparator and outputs a positive voltage to the output terminal side according to its input voltage to conduct the diode Dl. A negative feedback loop is formed, and the peak value of the input voltage is held by the capacitor C1. And operational amplifier OP
When the output voltage becomes larger than the input voltage, the diode DI becomes non-conductive and operates as an open-loop comparator, and this operation is repeated every cycle of the input voltage. As a result, the output point a of resistor R4 and capacitor CI
A peak value obtained by superimposing a constant value of an offset on the input voltage is detected.

これによシ、ピーク値検出器12で検出されるピーク値
は、A−D変換器13でA−D変換されたうえ、マイク
ロプロセッサ14に入力される。したがって、このマイ
クロプロセッサ14は、上述した交流電流の測足時と同
様に前記ピーク値から実効値を算出する際に、上記オフ
セット分だけ差し引いて実効値を算出することによシ、
ひずみ波の実効値をデジタル表示器15で表示すること
ができる。
Accordingly, the peak value detected by the peak value detector 12 is A-D converted by the A-D converter 13 and then input to the microprocessor 14. Therefore, when calculating the effective value from the peak value in the same way as when measuring the alternating current described above, the microprocessor 14 calculates the effective value by subtracting the offset.
The effective value of the distorted wave can be displayed on the digital display 15.

このように、上記実施例によると、第4図(b)に示す
ようなひずみ波電流を測定する場合、該ひずみ波電流を
電流検出用抵抗10によって検出し、このひずみ波電流
を積分回路11で積分して、そのピーク値をピーク値検
出器12にて検出することにより、前記ひずみ波電流の
波形が全波整流波よシひずみ方が比較的大きい場合でも
これを全波整流波と見なしてピーク値から実効値を算出
することができる。したがって、積分回路11の抵抗R
とコンデンサCとの積分定数をひずみ波電流波形のひず
み方、つまシ通電時間(デユティ−ともいう)17Il
:応じて適宜選択することによ)、ピーク値の検出では
実効値が測定できないひずみ波形に対して実効値に近似
した値を数%の誤差で測定することが可能になる。その
ため、従来のように波形の開時値から実効値を算出する
ものに比して処理が容易となり、またコスト的にも有効
となシ、簡易化がはかれる。
As described above, according to the above embodiment, when measuring a distorted wave current as shown in FIG. By integrating the waveform and detecting its peak value with the peak value detector 12, even if the waveform of the distorted wave current is relatively large in distortion compared to a full-wave rectified wave, it is regarded as a full-wave rectified wave. The effective value can be calculated from the peak value. Therefore, the resistance R of the integrating circuit 11
The integration constant of and capacitor C is the distortion method of the current waveform, and the energization time (also called duty) is 17Il.
: By selecting the appropriate value accordingly), it becomes possible to measure a value close to the effective value with an error of several percent for a strain waveform whose effective value cannot be measured by detecting the peak value. Therefore, compared to the conventional method in which the effective value is calculated from the open value of the waveform, the processing is easier, and it is also cost effective and simplified.

また、ピーク値検出器12の演算増幅器opをオフセッ
ト調整するのに、演算増幅器OPの非反転入力端子■に
分圧回路RV8の可変抵抗VRiを可変して所定のバイ
アス電圧を供給し、その出力電圧を零に調整せずに正の
一定値にオフセットさせτおき、マイクロプロセッサ1
4にてピーク値から実効値を算出する際に前記オフセッ
ト分を差し引くようにすることにより、電源の単一化が
はかれるなどの利点を奏する。
In addition, in order to adjust the offset of the operational amplifier OP of the peak value detector 12, a predetermined bias voltage is supplied to the non-inverting input terminal (■) of the operational amplifier OP by varying the variable resistor VRi of the voltage dividing circuit RV8, and the output The voltage is not adjusted to zero, but is offset to a constant positive value at intervals of τ, and the microprocessor 1
By subtracting the offset when calculating the effective value from the peak value in step 4, there are advantages such as unification of the power source.

なお、上述した実施例ではデジタルマルチメータに用い
るピーク値検出器の演算増幅器をオフセット調整する場
合について示したが、本発明はこれに限定されるもので
はなく、演算増幅器の出力信号を取り出して各種の演算
処理を行なう装置のすべてに適用することができる。
In addition, although the above-mentioned embodiment shows the case where the offset adjustment is performed on the operational amplifier of the peak value detector used in the digital multimeter, the present invention is not limited to this, and the output signal of the operational amplifier is taken out and various types of adjustment are performed. It can be applied to all devices that perform calculation processing.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明による演算増幅器のオフセ
ット処理方法によれば、オフセット調整を単一の電源を
用いて行なうことができるので、電源の簡素化、低コス
ト化がはかれる効果がある。
As explained above, according to the offset processing method for an operational amplifier according to the present invention, offset adjustment can be performed using a single power supply, which has the effect of simplifying the power supply and reducing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかる演算増幅器のオフセット処理方
法を発電機用デジタルマルチメータに適用した場合の一
実施例を説明するための全体の概略ブ石ツク図、第2図
は第1図の積分回路およびピーク値検出器の回路構成図
、第3図は従来の演算増幅器の一例を示す回路構成図、
第4図(IIL)および(b)は第1図の発電機から直
流出力端子を経てバッテリに供給される全波整流波の電
圧およびひずみ波電流の波形図である。 10・・・・電流検出用抵抗、11・・・・積分回路、
12・・・争ピーク値検出器、13・・・・A、T’)
変換器、14・俸尋争マイクロプロセッサ、15・・・
・デジタル表示器、OP−・O・演算増幅器、R1・・
・・入力抵抗、R2・・・・帰還抵抗、R3・・・・抵
抗、RVs・・・・分圧回路、VRI、 a e a 
e可変抵抗、R2t、R2s@e e ++抵抗、El
・・・Φ正の電源。 特許出願人 株式会社小糸製作所 代 理 人 山川数構(を肪)1名)
FIG. 1 is a general block diagram for explaining an embodiment in which the operational amplifier offset processing method according to the present invention is applied to a digital multimeter for a generator, and FIG. A circuit configuration diagram of an integrating circuit and a peak value detector; FIG. 3 is a circuit configuration diagram showing an example of a conventional operational amplifier;
FIGS. 4(IIL) and 4(b) are waveform diagrams of the full-wave rectified wave voltage and distorted wave current supplied from the generator of FIG. 1 to the battery via the DC output terminal. 10... Resistor for current detection, 11... Integrating circuit,
12... conflict peak value detector, 13... A, T')
Converter, 14. Compensation microprocessor, 15...
・Digital display, OP-・O・Operation amplifier, R1...
...Input resistance, R2...Feedback resistance, R3...Resistor, RVs...Voltage divider circuit, VRI, a e a
e variable resistance, R2t, R2s@e e ++ resistance, El
...Φ positive power supply. Patent applicant: Koito Seisakusho Co., Ltd. Representative: Kazuko Yamakawa (1 person)

Claims (1)

【特許請求の範囲】[Claims] 2つの入力端子を有する演算増幅器において、単一の電
源からの、電圧を分圧して可変のバイアス電圧を供給す
る分圧回路を設け、前記演算増幅器の一方の入力端子に
前記分圧回路よシ供給された可変のバイアス電圧と入力
信号とを入力し、前記演算増幅器のオフセット調整に際
し、前記分圧回路から供給するバイアス電圧を可変して
演算増幅器の出力電圧を一定値にオフセットさせておく
ことによシ、該演算増幅器の出力電圧を取シ出してそれ
を処理する過程で前記オフセット分を差し引くようにす
ることを特徴とする演算増幅器のオフセット処理方法。
In an operational amplifier having two input terminals, a voltage divider circuit that divides a voltage from a single power supply and supplies a variable bias voltage is provided, and one input terminal of the operational amplifier is connected to the voltage divider circuit and the voltage divider circuit. Inputting the supplied variable bias voltage and input signal, and when adjusting the offset of the operational amplifier, offset the output voltage of the operational amplifier to a constant value by varying the bias voltage supplied from the voltage dividing circuit. An offset processing method for an operational amplifier, characterized in that the offset amount is subtracted in the process of extracting and processing the output voltage of the operational amplifier.
JP58167875A 1983-09-12 1983-09-12 Offset processing method of operational amplifier Pending JPS6059806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58167875A JPS6059806A (en) 1983-09-12 1983-09-12 Offset processing method of operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58167875A JPS6059806A (en) 1983-09-12 1983-09-12 Offset processing method of operational amplifier

Publications (1)

Publication Number Publication Date
JPS6059806A true JPS6059806A (en) 1985-04-06

Family

ID=15857692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58167875A Pending JPS6059806A (en) 1983-09-12 1983-09-12 Offset processing method of operational amplifier

Country Status (1)

Country Link
JP (1) JPS6059806A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344283U (en) * 1989-09-07 1991-04-24

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344283U (en) * 1989-09-07 1991-04-24

Similar Documents

Publication Publication Date Title
US8199534B2 (en) Load current detection in electrical power converters
JP3419443B2 (en) DC power supply unit with multiple DC power supply circuits connected in parallel
US20070007969A1 (en) Circuit and system for detecting dc component in inverter device for grid-connection
JPS6059806A (en) Offset processing method of operational amplifier
JP3003659U (en) Impedance measuring device
US3739274A (en) Direct current measuring system
JP2004020455A (en) Current detector
JPH11194842A (en) Control method for power unit
JP3208429B2 (en) Demodulator and displacement measuring device using the same
JP3744321B2 (en) Power supply
WO2022270104A1 (en) Impedance measurement device and impedance measurement method
JP3260533B2 (en) Current detector
JPH10303753A (en) A/d converter, controller and lamp dimmer device
JPH063384A (en) Electronic watthour meter
JP2006074857A (en) Switching power unit, image forming apparatus, and power supply control method
JPS6046453A (en) Humidity detecting circuit
FI67967B (en) REFERENSSPAENNINGSKAELLA
JPH0419471Y2 (en)
JP2023004862A (en) Impedance measuring device
JPH0726713Y2 (en) Thermocouple peripheral circuit
JPS62266470A (en) Peak value detection circuit
JPH0640705B2 (en) Digital reverse power protection relay
JP4010645B2 (en) Power supply apparatus and magnetic resonance imaging apparatus using the same
JPH03158768A (en) Detecting circuit for voltage variation
JPH0624775Y2 (en) Phase angle / power factor signal converter