JPS6058610B2 - Signal storage/instruction circuit device - Google Patents
Signal storage/instruction circuit deviceInfo
- Publication number
- JPS6058610B2 JPS6058610B2 JP51076994A JP7699476A JPS6058610B2 JP S6058610 B2 JPS6058610 B2 JP S6058610B2 JP 51076994 A JP51076994 A JP 51076994A JP 7699476 A JP7699476 A JP 7699476A JP S6058610 B2 JPS6058610 B2 JP S6058610B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- voltage
- bistable switching
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、空間的に分離されて配置され互いに接続線
で接続された構成ユニットに、電子構成部分と、まとめ
られた操作および指示部分とがそれぞれ収容された、例
えば遠隔監視および／または遠隔制御装置の信号記憶・
指示回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides, for example, an electronic component and an integrated operating and instruction part each housed in component units arranged spatially separated and connected to each other by connecting lines. Signal storage for remote monitoring and/or remote control devices
The present invention relates to an indicating circuit device.
この種の回路装置は、例えば刊行物「エレクトリツシ
ユ・フエルンユーバーヴアツヒエン・ウント・フエルン
ベデイーネン」Ｗ、Ｓ、ヤーン著、１９６詳の第５５頁
より公知である。A circuit arrangement of this kind is known, for example, from the publication ``Electrical Science and Engineering'', by W. S. Jahn, page 55, page 196.
このばあい装置のそれぞれの構成ユニットの間に多数の
制御線が設けられている。 多数の命令および／または
通報を伝送ないし指示する遠隔操作装置においては、例
えば制御盤とキヤビネツトシヤシとを接続する場合に、
制御線のために必要なスペースは簡単には確保できない
ために、空間的な取付けの際に困難が生じる。In this case, a number of control lines are provided between the respective component units of the device. In a remote control device that transmits or directs multiple commands and/or notifications, for example, when connecting a control panel and a cabinet chassis,
Difficulties arise during spatial installation because the space required for the control lines is not easily available.
電子構成部分において、集積されたスイッチ回路を用い
ることによつて集積密度を特に大きくし、その結果、必
要な端子数が更に増加した場合、上述の困難は一層増大
する。それ故、本発明の課題は、操作および指示部分を
電子構成部分に接続する制御線を配線する場合に困難の
生じないようにした、できるだけ多数の通報および／ま
たは指令用の電子構成部分の構成を可能にする回路装置
を提供することにある。The above-mentioned difficulties are further exacerbated if the integration density in the electronic components is increased in particular by using integrated switch circuits, so that the number of required terminals is further increased. It is therefore an object of the invention to configure as many electronic components for notification and/or commands as possible without creating difficulties when wiring the control lines connecting the operating and indication parts to the electronic components. The purpose of the present invention is to provide a circuit device that enables this.
この課題は本発明によると、冒頭に述べた信号記憶・指
示回路装置において、電子構成部分に、同時に導通又は
不導通にされる相補トランジスタを含む少なくとも１つ
の双安定切換段を設け、一方のトランジスタのコレクタ
を接続線を介して、操作および指示部分の指示素子と制
御パルス源との接続線に接続し、前記相補トランジスタ
のエミッタを相互に接続して零電位に接続し、第１給電
電位と、該第１給電電位より大きい逆の極性の第２給電
電位との間に、３つの回路素子から成る分圧器を接続し
、前記第２給電電位側のタップをＰｎｐトランジスタの
コレクタおよび制御線へ接続し、第１給電電位側のタッ
プをＮｐｎトランジスタのベースへ接続し、指示素子を
第２給電電位に接続したのである。この場合制御パルス
源は、ロックされないキーまたは電子的接点とすること
ができる。この技術構成によつて、遠隔制御装置または
遠隔監視装置の構成ユニット間に必要な接続線の数が著
しく少なくなり、その結果、有利に著しくコンパクトな
構成が可能になる。さらに切換段を、電子構成部分の、
この切換段に後置接続のＴＴＬに整合させることができ
る。次に本発明の実施例につき図面を用いて説明する。This object is achieved according to the invention in the signal storage and indication circuit arrangement mentioned at the outset, in which the electronic component is provided with at least one bistable switching stage comprising complementary transistors which are rendered conductive or non-conductive at the same time, one of the transistors being The collector of the transistor is connected to the connection line between the instruction element of the operation and instruction section and the control pulse source via a connection line, the emitters of the complementary transistors are connected to each other and connected to zero potential, and the first supply potential is connected to the first supply potential. , a voltage divider consisting of three circuit elements is connected between a second power supply potential of opposite polarity that is larger than the first power supply potential, and a tap on the second power supply potential side is connected to the collector of the Pnp transistor and the control line. The tap on the first supply potential side was connected to the base of the Npn transistor, and the indicating element was connected to the second supply potential. In this case the control pulse source can be an unlocked key or an electronic contact. This technical configuration significantly reduces the number of connection lines required between the component units of the remote control or remote monitoring device, so that advantageously a significantly more compact construction is possible. In addition, the switching stage is
This switching stage can be matched to the TTL of the downstream connection. Next, embodiments of the present invention will be described with reference to the drawings.
図は遠距離通信網等の遠隔監視装置又は遠隔制御装置の
１部分を示す。The figure shows a portion of a remote monitoring or controlling device, such as a telecommunications network.
遠隔操作装置の電子構成部分およびコントロールデスク
ないし制御装置は分離されて配置、収容されており、制
御線路により互いに接続されている。更に内部にはＴＴ
Ｌスイッチング素子Ｇｌｌ，Ｇ２ｌが設けられている。
遠隔操作部の電子構成部分はシヤシに収容され、被遠隔
操作部キー、指令キーおよび制御キーＴｌ，Ｔ２は相応
する指示ランプＬｌ，Ｌ２と共にコントロールデスクに
組込まれる。The electronic components of the remote control device and the control desk or control unit are arranged and housed separately and are connected to each other by control lines. Furthermore, there is TT inside.
L switching elements Gll and G2l are provided.
The electronic components of the remote control are housed in the chassis, and the remote control keys, command keys and control keys Tl, T2 are integrated into the control desk together with corresponding indicator lamps Ll, L2.
キーＴｌ，Ｔ２を投入すると、入力側双安定切換段Ｋ１
又はＫ２がセットされ、キーＴｌ，Ｔ２に相応するラン
プＬｌ，Ｌ２により記憶状態が指示される。その場合、
双安定切換段をセットし同時に記憶状態を指示するため
には、各キーについて唯一の線を設ければ充分である。
遠隔操作装置は２個の指令キーＴｌ，Ｔ２を有し、一方
のキーで指令ＲＯＮョが発せられ、他方のキーで指令Ｒ
ＯＦＦＪが発せられる。When keys Tl and T2 are turned on, the input side bistable switching stage K1
Or K2 is set, and the memory state is indicated by the lamps Ll, L2 corresponding to the keys Tl, T2. In that case,
In order to set the bistable switching stage and to indicate the storage state at the same time, it is sufficient to provide only one line for each key.
The remote control device has two command keys Tl and T2, one key is used to issue the command RON, and the other key is used to issue the command R.
OFFJ is issued.
この場合両双安定切換段が互いにリセットし合うように
構成すれは有利である。前記双安定切換段はＴＴＬ接続
用に構成される。In this case, it is advantageous to configure the two bistable switching stages so that they reset each other. The bistable switching stage is configured for TTL connection.
しかし例えばＤＴＬ又はＬＳＬ（１ａｎｇｓａｍｅｓｔ
０ｒｓｉｃｈｅｒｅ１０ｇｉｋ；緩慢動作耐障害論理回
路）に直接接続することもできる。Ｐｎｐトランジスタ
ＴＳｌ２のエミッタおよびＮｐｎトランジスタＴＳｌｌ
のエミッタは共通で、直接接地される。However, for example, DTL or LSL (1angsamest
It can also be directly connected to a slow-acting fault-tolerant logic circuit. Emitter of Pnp transistor TSl2 and Npn transistor TSll
The emitters of are common and directly grounded.
トランジスタＴＳｌｌのコレクタは抵抗Ｒｌ４を介して
＋５Ｖの第１の給電電圧源に接続され、更に直列に接続
された順方向のダイオードＤｌ２，Ｄｌｌを介してトラ
ンジスタＴｓｌ２のベースに接続される。トランジスタ
Ｔｓｌ２のベースは抵抗Ｒｌ５を介して−２４■の第２
の電圧源に接続される。トランジスタＴＳｌ２のコレク
タは抵抗ＲｌｌおよびダイオードＤＸを介して−２４Ｖ
の電圧源に接続され、更に抵抗Ｒｌ２を介してトランジ
スタＴＳｌｌのベースに接続される。トランジスタＴＳ
ｌｌのベースはコンデンサＣ１を介して接地され、また
抵抗Ｒｌ３を介して＋５Ｖの電圧源に接続される。トラ
ンジスタＴＳｌ２のコレクタは双安定切換段Ｋ１の入力
側Ｅｌｌを形成する。スイッチＴ１を投入する際、入力
側Ｅｌｌは接地される。更に入力側Ｅｌｌは指示ランプ
Ｌ１を介して−２４Ｖの電圧源に接続されている。トラ
ンジスタＴＳｌｌのコレクタは双安定切換段Ｋ１の出力
側を形成し、ＴＴＬＧｌｌに接続される。ダイオードＤ
ｌｌとＤｌ２との接続点にはダイオードＤｌ３，Ｄｌ４
が接続される。ダイオードＤｌ３，Ｄｌ４はダイオード
Ｄｌｌに同一方向かつ直列に接続される。各双安定切換
段Ｋｌ，Ｋ２は、第１のレベル切換器および第２のレベ
ル切換器を介しての帰還路を設けることにより両レベル
切換器より構成される。The collector of the transistor TSll is connected via a resistor Rl4 to a first supply voltage source of +5V and further connected via series-connected forward diodes Dl2 and Dll to the base of the transistor Tsl2. The base of the transistor Tsl2 is connected via the resistor Rl5 to the second
connected to a voltage source. The collector of transistor TSl2 is connected to -24V via resistor Rll and diode DX.
It is further connected to the base of the transistor TSll via a resistor Rl2. Transistor TS
The base of ll is grounded through a capacitor C1 and connected to a +5V voltage source through a resistor Rl3. The collector of the transistor TSl2 forms the input Ell of the bistable switching stage K1. When the switch T1 is turned on, the input side Ell is grounded. Furthermore, the input side Ell is connected to a -24V voltage source via an indicator lamp L1. The collector of transistor TSll forms the output of bistable switching stage K1 and is connected to TTLGll. Diode D
Diodes Dl3 and Dl4 are connected at the connection point between ll and Dl2.
is connected. Diodes Dl3 and Dl4 are connected in series in the same direction to diode Dll. Each bistable switching stage Kl, K2 is constituted by a double level switch by providing a return path via a first level switch and a second level switch.
第１のレベル切換器では、接地された単極キーＴ１は抵
抗Ｒｌｌを介して−２４■の第２の電圧源に接続される
。In the first level switch, the grounded unipolar key T1 is connected via a resistor Rll to a second voltage source of -24.
キーＴ１と抵抗Ｒｌｌの接続点Ｅｌｌはレベル切換器の
入力側を形成する。入力側Ｅｌｌは抵抗Ｒｌ２および抵
抗Ｒｌ２に直列の抵抗Ｒｌ３を介して＋５Ｖの第１の電
圧源に接続される。The connection point Ell between the key T1 and the resistor Rll forms the input side of the level switch. The input Ell is connected to a first voltage source of +5V via a resistor Rl2 and a resistor Rl3 in series with the resistor Rl2.
従つて第１の電圧源と第２の電圧源との間には３個の抵
抗Ｒｌｌ〜Ｒｌ３より成る分圧器が構成される。＋５Ｖ
の第１の電圧源側の分圧器のタップはＮｐｎトランジス
タＴＳｌｌのベースに接続される。トランジスタＴＳｌ
ｌのコレクタは抵抗Ｒｌ４を介して＋５Ｖの第１の電圧
源に接続され、更にＴＴＬＧｌｌの入力側にも接続され
る。−２４Ｖの第２の電圧源側の分圧器のタップはレベ
ル切換器の入力側Ｅｌｌを形成する。キーＴ１が開かれ
双安定切換段Ｋ１がセットされない際は、入力端子Ｅｌ
ｌに負性の電圧が生ずる。Therefore, a voltage divider consisting of three resistors Rll to Rl3 is constructed between the first voltage source and the second voltage source. +5V
The tap of the voltage divider on the first voltage source side is connected to the base of the Npn transistor TSll. Transistor TSL
The collector of I is connected to a first voltage source of +5V via a resistor Rl4, and is also connected to the input side of TTLGll. The tap of the voltage divider on the side of the second voltage source of -24 V forms the input Ell of the level switch. When key T1 is opened and bistable switching stage K1 is not set, input terminal El
A negative voltage is generated at l.
この負性の電圧の大きさでは２４■より若干小さい。抵
抗Ｒｌ２，Ｒｌ３の抵抗値は次のように設定される、即
ち前記の場合、トランジスタＴＳｌｌのベース電位が負
性の電位で、その結果トランジスタＴＳｌｌが不導通に
され後続のＴＴＬＧｌｌの入力側に１０ｇ１の論理値の
入力が供給される。The magnitude of this negative voltage is slightly smaller than 24 square meters. The resistance values of the resistors Rl2 and Rl3 are set as follows, that is, in the above case, the base potential of the transistor TSll is a negative potential, so that the transistor TSll is rendered non-conductive and the input side of the subsequent TTLGll is connected to the 10g1 A logical input is provided.
キーＴ１が閉成され入力端子Ｅｌｌが接地される際、双
安定切換段Ｋ１がセットされる。その結果トランジスタ
ＴＳｌｌのベース電位は正電位になり、トランジスタＴ
Ｓｌｌは導通制御され、後続のＴＩ′Ｌ入力側には１０
ｇ０の入力が供給される。第２のレベル切換器はＴＴ′
Ｌスイッチ素子Ｇｌｌの入力側と−２４■の電圧源に接
続されたランプＬ１との間に挿入される。ＴＴＬスイッ
チ素子Ｇｌｌの入力側はダイオードＤｌ２，Ｄｌｌを介
してＰｎｐトランジスタＴＳｌ２のベースに接続される
。ダイオードＤｌ２，Ｄｌｌは互いに直列に順方向に接
続される。トランジスタＴＳｌ２のベーースは抵抗Ｒｌ
５を介して−２４Ｖの第２の電圧源と接続される。Ｐｎ
ｐトランジスタＴＳｌ２のエミッタは直接基準電位と接
続される。トランジスタＴＳｌ２のコレクタは指示ラン
プＬ１を介して一２４■の第２の電圧源に接続される。
休止状態ではＴＴＬスイッチ素子Ｇｌｌの入力側には論
理値１０ｇ１の入力が供給され、従つて正電位が印加さ
れる。When key T1 is closed and input terminal Ell is grounded, bistable switching stage K1 is set. As a result, the base potential of the transistor TSll becomes a positive potential, and the transistor T
Sll is conduction controlled, and the subsequent TI'L input side has 10
An input of g0 is provided. The second level switch is TT'
It is inserted between the input side of the L switch element Gll and the lamp L1 connected to a voltage source of -24. The input side of the TTL switch element Gll is connected to the base of a Pnp transistor TSl2 via diodes Dl2 and Dll. The diodes Dl2 and Dll are connected in series with each other in the forward direction. The base of the transistor TSl2 is the resistor Rl
5 to a second voltage source of -24V. Pn
The emitter of p-transistor TSl2 is directly connected to a reference potential. The collector of the transistor TSl2 is connected to a second voltage source of 124cm via an indicator lamp L1.
In the rest state, an input with a logic value of 10g1 is supplied to the input side of the TTL switch element Gll, and therefore a positive potential is applied.
その結果抵抗Ｒｌ５を介する電流はダイオードＤｌ２，
Ｄｌｌを介して流れ、トランジスタＴＳｌ２のベース電
位は正電位で、従つてトランジスタＴＳｌ２は不導通で
ある。ＴＴＬスイッチ素子Ｇｌｌの入力の論理値が１０
ｇ０で、従つて入力電圧が０Ｖであるか又は＋０．４■
より小さい際は、抵抗Ｒｌ５を介する電流はダイオード
Ｄｌ２，Ｄｌｌの遮断電圧により最早抵抗Ｒｌ４を介し
て流れず、トランジスタＴｓｌ２のベースより流れるの
で、トランジスタＴｓｌ２が導通制御される。次に双安
定切換段Ｋ１の動作を説明する。As a result, the current flowing through the resistor Rl5 flows through the diode Dl2,
The base potential of the transistor TS12 is a positive potential, so that the transistor TS12 is non-conducting. The logic value of the input of TTL switch element Gll is 10
At g0, therefore the input voltage is 0V or +0.4■
When it is smaller, the current through the resistor Rl5 no longer flows through the resistor Rl4 due to the cutoff voltage of the diodes Dl2 and Dll, but flows from the base of the transistor Tsl2, so that the transistor Tsl2 is controlled to be conductive. Next, the operation of the bistable switching stage K1 will be explained.
休止状態下では入力端子ＥｌｌはランプＬ１および抵抗
Ｒｌｌを介して−２４Ｖの電圧源に接続される。その結
果入力端子Ｅｌｌの電圧は負性の電圧で、この負性の電
圧の大きさは２４Ｖより若干小さい。この場合、抵抗Ｒ
ｌ２，Ｒｌ３の抵抗値を適当に設定することによりトラ
ンジスタＴＳｌｌのベースが負性の電位に維持され、ト
ランジスタＴＳｌｌが不導通にされる。その結果電流は
＋５Ｖの第１の電圧源より抵抗Ｒ１牡ダイオードＤｌ２
，Ｄｌｌおよび抵抗Ｒｌ５を介して−２４■の第２の電
圧源に流れる。その場合、許容範囲を考慮してもトラン
ジスタＴＳｌｌのコレクタ電圧Ｕが＋２．４Ｖ以上で、
後続のＴＴＬに論理値１０ｇ１の入力が供給されるよう
に、抵抗Ｒｌ４の抵抗値を設定する。その結果トランジ
スタＴＳｌ２のベース電位はダイオードＤｌ２，Ｄｌｌ
により正電位で、トランジスタＴＳｌ２は確実に不導通
にされる。キーＴ１の押圧により入力端子Ｅｌｌが短時
間基準電位又は接地電位に接続される間、トランジスタ
ＴＳｌｌのベース電位は正電位で、トランジスタＴＳｌ
ｌは導通制御される。その結果トランジスタＴＳｌｌの
コレクタ電圧は＋２．４Ｖ以上の電圧値から０Ｖか又は
＋０．４Ｖより小さい電圧値に飛躍的に変化され、後続
のＴＴＬの入力の論理値は１０ｇ０に変化する。この場
合、ダイオードＤｌ２，Ｄｌｌの遮断電圧によりダイオ
ードＤｌ２，Ｄｌｌを介して電流は流れない。抵抗Ｒｌ
５を介して一２４Ｖの第２の電圧源に流れる電流はトラ
ンジスタＴＳｌ２のベースから流れ、その結果トランジ
スタＴＳｌ２が導通制御される。従つて切換状態が維持
される、即ちキーＴ１の開放後もトランジスタＴＳｌｌ
，ＴＳｌ２は導通に維持される。ランプＬ１の給電電流
はトランジスタＴＳｌ２を介して流れる。双安定切換段
は、論理値１０ｇ１に相応する＋２．４Ｖ〜５Ｖの正の
電圧をダイオードＤｌ３又はＤｌ４に印加することによ
りリセットされる。In the rest state, the input terminal Ell is connected via the lamp L1 and the resistor Rll to a voltage source of -24V. As a result, the voltage at the input terminal Ell is a negative voltage, and the magnitude of this negative voltage is slightly smaller than 24V. In this case, the resistance R
By appropriately setting the resistance values of l2 and Rl3, the base of transistor TSll is maintained at a negative potential, and transistor TSll is rendered non-conductive. As a result, the current flows from the first voltage source of +5V through the resistor R1 and the male diode Dl2.
, Dll and a resistor Rl5 to a second voltage source of -24. In that case, even considering the tolerance range, if the collector voltage U of the transistor TSll is +2.4V or more,
The resistance value of the resistor Rl4 is set so that the input of the logical value 10g1 is supplied to the subsequent TTL. As a result, the base potential of the transistor TSl2 is the same as that of the diodes Dl2 and Dll.
At a positive potential, transistor TSl2 is reliably rendered non-conducting. While the input terminal Ell is connected to the reference potential or ground potential for a short time by pressing the key T1, the base potential of the transistor TSll is at a positive potential, and the base potential of the transistor TSll is
l is conduction controlled. As a result, the collector voltage of the transistor TSll is drastically changed from a voltage value of +2.4V or more to a voltage value of 0V or less than +0.4V, and the logic value of the input of the subsequent TTL changes to 10g0. In this case, no current flows through the diodes Dl2 and Dll due to the cutoff voltage of the diodes Dl2 and Dll. Resistance Rl
5 to the second voltage source of -24V flows from the base of the transistor TSl2, so that the transistor TSl2 is controlled to be conductive. The switched state is therefore maintained, i.e. even after opening the key T1, the transistor TSll
, TSL2 are maintained conductive. The supply current for the lamp L1 flows via the transistor TSl2. The bistable switching stage is reset by applying a positive voltage between +2.4V and 5V to the diode D13 or D14, which corresponds to the logic value 10g1.
その結果トランジスタＴＳｌ２のベース電位は正電位に
変化し、トランジスタＴＳｌ２が不導通にされ、入力側
Ｅｌｌの電圧は負性の電圧になり、トランジスタＴＳｌ
ｌも不導通にされ、既述の休止状態に復帰される。図の
回路装置は、抵抗Ｒｌ２とコンデンサＣ１より成るＲＣ
素子の低減通過フィルタ特性および入力側Ａ２の入力電
位に対する応動限界値により障害パルスに対して保護さ
れる。As a result, the base potential of the transistor TSl2 changes to a positive potential, the transistor TSl2 becomes non-conductive, the voltage on the input side Ell becomes a negative voltage, and the transistor TSl2 becomes non-conductive.
l is also made non-conductive, and the above-mentioned hibernation state is restored. The circuit device in the figure is an RC circuit consisting of a resistor Rl2 and a capacitor C1.
Protection against disturbance pulses is provided by the low-pass filter characteristic of the component and the responsive limit values for the input potential at the input A2.
該応動限界値は抵抗Ｒｌ２，Ｒｌ３により決定される。
双安定切換段Ｋ２は双安定切換段Ｋ１と同一の構造を有
する。The response limit value is determined by resistors Rl2 and Rl3.
The bistable switching stage K2 has the same structure as the bistable switching stage K1.
双安定切換段Ｋ１とＫ２の相応する構成部分を先頭の番
号のみを変えた番号で示す。キーＴ１は指令ＲＯＮＪの
投入用に設けられ、キーＴ２は指令ＲＯＦＦＪの投入用
に設けられる。Corresponding components of the bistable switching stages K1 and K2 are numbered with only the leading number changed. Key T1 is provided for inputting the command RONJ, and key T2 is provided for inputting the command ROFFJ.
従つて双安定切換段Ｋｌ，Ｋ２は互いにリセットし合う
。トランジスタＴｓｌｌのコレクタは否定素子Ｇｌｌを
介して第２の双安定切換段Ｋ２のダイオードＤ２４に接
続される。トランジスタＴＳ２ｌのコレクタは否定素子
Ｇ２ｌを介してダイオードＤｌ４に接続される。その結
果双安定切換段Ｋｌ，Ｋ２は互いにリセットし合う。休
止状態下ては双安定切換段Ｋｌ，Ｋ２はリセットされる
。The bistable switching stages Kl, K2 therefore reset each other. The collector of the transistor Tsll is connected via the inverting element Gll to the diode D24 of the second bistable switching stage K2. The collector of the transistor TS2l is connected to the diode Dl4 via the negative element G2l. As a result, the bistable switching stages Kl, K2 reset each other. Under rest conditions, the bistable switching stages Kl, K2 are reset.
指令キーＴ１の押圧によりＲＯＮＪの指令が発せられ、
双安定切換段Ｋｌはセットされる。指令キーＴ２の押圧
によりＲＯＦＦＪの指令が発せられ、双安定切換段Ｋ２
がセットされる。その結果ＴＴ′ＬＧ２ｌの入力側には
論理値１０ｇ０の入力が供給される。従つてｍ′ＬＧ２
ｌの出力の論理値は１０ｇ１である。Ｕ≧＋２．４■の
電位はダイオードＤｌ４，Ｄｌｌを介して双安定切換段
Ｋ１のＰｎｐトランジスタＴＳｌ２のベースに印加され
、その結果双安定切換段Ｋ１はリセットされる。指令キ
ーＴ１の押圧により双安定切換段Ｋ１がセットされる際
、ＴＴＬＧｌｌの出力電圧はＯ■から＋２．４■以上の
電圧に飛躍的に変化する。この出力電圧はダイオードＤ
２４，Ｄ２ｌを介して双安定切換段Ｋ２をリセットする
。更に双安定切換段Ｋ１はダイオードＤｌ４，Ｄｌｌを
介して否定ＴｒＬＧ２ｌによりリセットされ、双安定切
換段Ｋｌ，Ｋ２は互いにリセットし合う。図の回路装置
では、入力側の全双安定切換段をリセットする共通のリ
セット回路が設けられる。The RONJ command is issued by pressing the command key T1,
The bistable switching stage Kl is set. By pressing the command key T2, the ROFFJ command is issued, and the bistable switching stage K2 is activated.
is set. As a result, an input of logic value 10g0 is supplied to the input side of TT'LG2l. Therefore m'LG2
The logical value of the output of l is 10g1. The potential U≧+2.4 is applied to the base of the Pnp transistor TS12 of the bistable switching stage K1 via the diodes Dl4, Dll, so that the bistable switching stage K1 is reset. When the bistable switching stage K1 is set by pressing the command key T1, the output voltage of TTLGll changes dramatically from O■ to a voltage of +2.4■ or more. This output voltage is diode D
24, resetting the bistable switching stage K2 via D2l. Furthermore, the bistable switching stage K1 is reset by the negative TrLG2l via the diodes Dl4, Dll, and the bistable switching stages K1, K2 mutually reset. In the circuit arrangement shown, a common reset circuit is provided for resetting all bistable switching stages on the input side.
但し図では２つの双安定切換段Ｋｌ，Ｋ２のみ図示され
ている。トランジスタＴＳ３のコレクタにはダイオード
Ｄｌ３，Ｄ２３が接続される。トランジスタＴＳ３のエ
ミッタは＋５Ｖの第１の電圧源に接続される。トランジ
スタＴＳ３のベースは抵抗Ｒ３５，Ｒ３６より成る分圧
器のタップに接続される。この分圧器は一方では第１の
電圧源に接続され、他方ではリセットキーＴ３によりリ
セットする際接地点に接続される。トランジスタＴＳ３
が導通制御される際は、正電圧又は＋５■の電圧がダイ
オードＤｌ３，Ｄｌｌ，Ｄ２３，Ｄ２ｌ等を介して印加
され、双安定切換段Ｋｌ，Ｋ２等がすべてリセットされ
る。抵抗Ｒｌｌ，Ｒ２ｌは、順方向のダイオードＤＸを
介して−２４Ｖの第２の電圧源に接続される。However, only two bistable switching stages Kl and K2 are shown in the figure. Diodes Dl3 and D23 are connected to the collector of the transistor TS3. The emitter of transistor TS3 is connected to a first voltage source of +5V. The base of transistor TS3 is connected to the tap of a voltage divider consisting of resistors R35 and R36. This voltage divider is connected on the one hand to the first voltage source and on the other hand to ground upon resetting by means of the reset key T3. Transistor TS3
When conduction is controlled, a positive voltage or a +5V voltage is applied via the diodes Dl3, Dll, D23, D2l, etc., and the bistable switching stages Kl, K2, etc. are all reset. Resistors Rll and R2l are connected to a second voltage source of -24V via a forward diode DX.
電子構成部分に給電の故障が生じて操作および表示部に
別の給電路が形成されると、トランジスタＴＳｌ２，Ｔ
Ｓ２２が部分的に導通制御され、指示ランプが微光を発
する場合がある。If a power supply failure occurs in the electronic components and a separate power supply path is created in the operating and display area, the transistors TSl2, T
S22 may be partially controlled to be conductive, and the indicator lamp may emit faint light.
これを阻止するためにダイオードＤＸが設けられる。次
にその理由を説明する。操作および指示部分と電子構成
部分とは空間的に分離されているため、給電電圧−２４
Ｖは通常は、それぞれ別の給電装置から取り出される。
これらの両給電装置のうちの一方が正常に作動し他方が
故障する場合があり得る。例”えば操作および指示部分
の電流供給が完全であるのに、電子構成部分の給電が故
障して、そのため電子構成部分の給電端子−２４Ｖが基
準電位に接続されることがある。この場合、もしダイオ
ードＤＸが設けられていないと電流が、この基準電位−
から抵抗ＲｌｌおよびランプＬ１を介して、操作および
指示部分の−２４Ｖの端子へ流れるようになる。この作
動状態において、トランジスタＴＳｌｌおよびＴＳｌ２
が部分的に導通しそのため指示ランプＬｌ，Ｌ２がうす
く発光するようになる。ｌこれを阻止するためにダイオ
ードＤＸが設けられる。抵抗Ｒｌｌ，Ｒｌ２は、ランプ
Ｌｌ，Ｌ２が断線してもキーの切換状態が明らかになる
ように設けられている。A diode DX is provided to prevent this. Next, the reason will be explained. Due to the spatial separation of the operating and instruction parts and the electronic components, the supply voltage -24
V are typically drawn from separate power supplies.
There may be a case where one of these power supply devices operates normally and the other malfunctions. For example, the power supply of the electronic components may fail, so that the power supply terminal -24V of the electronic components is connected to the reference potential, even though the current supply of the operating and indication parts is complete.In this case: If diode DX is not provided, the current will be at this reference potential -
The voltage then flows through the resistor Rll and the lamp L1 to the -24V terminal of the operating and indicating section. In this operating state, transistors TSll and TSl2
is partially conductive, so that the indicator lamps Ll and L2 emit faint light. A diode DX is provided to prevent this. The resistors Rll and Rl2 are provided so that even if the lamps Ll and L2 are disconnected, the switching state of the key becomes clear.
Claims (1)
れた構成ユニットに、電子構成部分と、まとめられた操
作及び指示部分とがそれぞれ収容された信号記憶・指示
回路装置において、電子構成部分に、同時に導通又は不
導通にされる相補トランジスタＴｓ１１、Ｔｓ１２を含
む少なくとも１つの双安定切換段を設け、一方のトラン
ジスタＴｓ１２のコレクタを接続線を介して、操作およ
び指示部分の指示素子Ｌ１と制御パルス源Ｔ１との接続
線に接続し、前記相補トランジスタＴｓ１１、Ｔｓ１２
のエミッタを相互に接続して基準電位（接地電位）に接
続し、第１給電電位（＋５）と、該第１給電電位より大
きい逆の極性の第２給電電位（−２４Ｖ）との間に、３
つの分岐（抵抗Ｒ１１・・・・・・Ｒ１３）から成る分
圧器を接続し、該分圧器の前記第２給電電位（−２４Ｖ
）側のタップをｐｎｐトランジスタＴｓ１２のコレクタ
および制御線へ接続し、第１給電電位（＋５Ｖ）側のタ
ップをｎｐｎトランジスタＴｓ１１のベースへ接続し、
指示素子Ｌ１を第２給電電位に接続したことを特徴とす
る信号記憶・指示回路装置。1. In a signal storage/instruction circuit device in which an electronic component and an integrated operation and instruction section are housed in component units that are spatially separated and connected to each other by connection lines, the electronic component , at least one bistable switching stage is provided, comprising complementary transistors Ts11, Ts12 which are made conductive or non-conductive at the same time, the collector of one transistor Ts12 being connected via a connecting line to the indicating element L1 of the operating and indicating part and the control pulse. connected to the connection line with the source T1, and the complementary transistors Ts11 and Ts12
The emitters of are connected to each other and connected to a reference potential (ground potential), and between a first feeding potential (+5) and a second feeding potential (-24V) of opposite polarity which is larger than the first feeding potential. ,3
A voltage divider consisting of two branches (resistors R11...R13) is connected, and the second supply potential (-24V) of the voltage divider is connected.
) side tap is connected to the collector and control line of the pnp transistor Ts12, the tap on the first feeding potential (+5V) side is connected to the base of the npn transistor Ts11,
A signal storage/instruction circuit device characterized in that an instruction element L1 is connected to a second power supply potential.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19722247778 DE2247778C3 (en) | 1972-09-29 | 1972-09-29 | Circuit arrangement for interconnecting switching units with circuits that are not part of the circuit system |
| DE2247778.7 | 1972-09-29 | ||
| DE2247777.6 | 1972-09-29 | ||
| DE19722247777 DE2247777C3 (en) | 1972-09-29 | 1972-09-29 | Circuit arrangement for storing and displaying signals, in particular for devices for remote monitoring and / or remote control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5242061A JPS5242061A (en) | 1977-04-01 |
| JPS6058610B2 true JPS6058610B2 (en) | 1985-12-20 |
Family
ID=25763901
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48110131A Pending JPS4973964A (en) | 1972-09-29 | 1973-09-28 | |
| JP51076994A Expired JPS6058610B2 (en) | 1972-09-29 | 1976-06-29 | Signal storage/instruction circuit device |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48110131A Pending JPS4973964A (en) | 1972-09-29 | 1973-09-28 |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JPS4973964A (en) |
| AT (1) | AT319385B (en) |
| IL (2) | IL43332A (en) |
| IT (1) | IT993471B (en) |
| NL (1) | NL7313305A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT319385B (en) * | 1972-09-29 | 1974-12-27 | Siemens Ag | Circuit arrangement for the interconnection of switching units with circuits external to the circuit system |
| JPS5672528A (en) * | 1979-11-16 | 1981-06-16 | Nec Corp | Control circuit of switcher |
| DE3003738C2 (en) * | 1980-01-31 | 1984-01-19 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Electronic connection circuit |
| JP2671304B2 (en) * | 1987-05-29 | 1997-10-29 | 日本電気株式会社 | Logic circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973964A (en) * | 1972-09-29 | 1974-07-17 |
-
1973
- 1973-09-18 AT AT805473A patent/AT319385B/en not_active IP Right Cessation
- 1973-09-26 IL IL7343332A patent/IL43332A/en unknown
- 1973-09-27 NL NL7313305A patent/NL7313305A/xx unknown
- 1973-09-28 JP JP48110131A patent/JPS4973964A/ja active Pending
- 1973-09-28 IT IT29510/73A patent/IT993471B/en active
-
1976
- 1976-06-29 JP JP51076994A patent/JPS6058610B2/en not_active Expired
- 1976-11-22 IL IL50959A patent/IL50959A0/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973964A (en) * | 1972-09-29 | 1974-07-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| AT319385B (en) | 1974-12-27 |
| AU6061873A (en) | 1975-03-27 |
| JPS5242061A (en) | 1977-04-01 |
| JPS4973964A (en) | 1974-07-17 |
| IL50959A0 (en) | 1977-01-31 |
| NL7313305A (en) | 1974-04-02 |
| IL43332A0 (en) | 1973-11-28 |
| IL43332A (en) | 1977-06-30 |
| IT993471B (en) | 1975-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3251036A (en) | Electrical crossbar switching matrix having gate electrode controlled rectifier cross points | |
| US3107341A (en) | Circuit arrangement for marking the points of intersection of a resistancediode matrix | |
| US5378931A (en) | Low leakage fuse blown detection circuit | |
| US5097259A (en) | Line fault isolation system | |
| JPS6058610B2 (en) | Signal storage/instruction circuit device | |
| US3076897A (en) | Photoelectrically controlled transistor circuit | |
| JPH03207218A (en) | Protective power controller | |
| WO1991008617A1 (en) | Symmetrical controlled switching circuit | |
| US3696378A (en) | Appliance theft alarm using voltage magnitude switch | |
| US3525988A (en) | Electronic annunciator circuit | |
| US3480938A (en) | Annunciator system | |
| US3201773A (en) | Visual indicator for bistate units | |
| US4016489A (en) | Ground-test circuit with minimal ground current | |
| US3337849A (en) | Matrix control having both signal and crosspoint fault detection | |
| US3286234A (en) | Satellite commutator having reed relay matrix | |
| US3524185A (en) | Annunciator system with sequence indication | |
| US3317747A (en) | Detection apparatus for indicating when a voltage is above or below normal | |
| US3373419A (en) | Multi-mode memory and display system | |
| US3343032A (en) | Apparatus for driving a plurality of display tubes | |
| JPS6024633B2 (en) | Control device | |
| US3371222A (en) | Bi-directional ring counter | |
| US20100226638A1 (en) | Control circuit for the synchronized or alternate triggering of at least two flash devices | |
| JP3448873B2 (en) | Reset circuit | |
| US6982641B1 (en) | Simplified circuit for intrusion detectors | |
| US3218477A (en) | Triggering arrangement for multivibrators |