JPS605686A - Memory device - Google Patents
Memory deviceInfo
- Publication number
- JPS605686A JPS605686A JP59074115A JP7411584A JPS605686A JP S605686 A JPS605686 A JP S605686A JP 59074115 A JP59074115 A JP 59074115A JP 7411584 A JP7411584 A JP 7411584A JP S605686 A JPS605686 A JP S605686A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sound
- memory
- video
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
本発明は映像信号をメモリに記録し、これを再生して陰
極線管に表示するメモリ装置にメモリ音声を記録し再生
することができるようにしようとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is intended to record a video signal in a memory, reproduce it, and display it on a cathode ray tube.It is an object of the present invention to record and reproduce memory audio in a memory device.
テレビジョン放送の一画面を抜きとシ、画面を静止する
ストップテレビや、垂直帰線期間の一部を利用して情報
を伝送し、複数の垂直帰線期間の信号を合成して一画面
分の文字図形情報として受像管に表示する文字放送受信
機では、最低一画面分のメモリが必要であシ、メモリと
して半導体メモリ等を用いるものもある。このような受
像機のメモリの容量の1例としては、ストップテレビの
場合960にビットであシ、文字放送受信機の場合64
にビットである。Stop TV, which cuts out one screen of a television broadcast and freezes the screen, or transmits information using part of the vertical blanking period, and combines the signals of multiple vertical blanking periods for one screen. A teletext receiver that displays text and graphic information on a picture tube requires a memory for at least one screen, and some use a semiconductor memory or the like as the memory. An example of the memory capacity of such a receiver is 960 bits for stop television and 64 bits for a teletext receiver.
That's a bit.
本発明はこのようなメモリをもったテレビ受像機あるい
はアダフリーにおいて、上記メモIJ ヲテレビジョン
放送の音声あるいはマイク入力の音声を記憶するメモリ
としても使用することができるようにしようとするもの
である。The present invention is intended to enable a television receiver or an adderfree equipped with such a memory to be used as a memory for storing the audio of the television broadcast or the audio input from the microphone. .
以下本発明の実施例について図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例を示すものであシ、アンテナ
1にて受信されたテレビジョン信号はチューす2を通じ
更に映像中間周波増幅器3を通じて映像検波器4に供給
し、スイッチ6を介して輝度信号処理回路6、色信号復
調回路8で所定の信号とし、受像管ドライブ回路7に供
給して受像管10を駆動する。一方偏向回路9により位
相の合った垂直、水平走査の信号を作シ、I11旧jr
」コイル11に供給する。さらにメモ+7ブロノク12
は、タイミング発生回路13、アナログな映像信号をデ
ィジタルな信号に変換するADコンバータ14 、16
にビットのランダムアクセスメモリを主とするメモリ部
15、ディジタルな信号をもとのアナログの映像信号に
変換しかつ水平、垂直の同期信号の整形も必要に応じて
行うDAコンバータ16からなる。FIG. 1 shows an embodiment of the present invention, in which a television signal received by an antenna 1 is supplied to a video detector 4 through a tuner 2, a video intermediate frequency amplifier 3, and a switch 6. The luminance signal processing circuit 6 and color signal demodulation circuit 8 convert the signal into a predetermined signal and supply it to the picture tube drive circuit 7 to drive the picture tube 10. On the other hand, the deflection circuit 9 generates phase-matched vertical and horizontal scanning signals.
” is supplied to the coil 11. More notes +7 Bronok 12
, a timing generation circuit 13, and AD converters 14 and 16 that convert analog video signals into digital signals.
It consists of a memory section 15 mainly consisting of a bit random access memory, and a DA converter 16 that converts the digital signal into the original analog video signal and also shapes the horizontal and vertical synchronization signals as necessary.
次に音声部分について説明する。映像検波器4から音声
中間周波増幅器および検波器17を通じ、スイッチ18
を介して音声増幅器19に供給しスピーカ20をドライ
ブする。映像検波器4の音声出力とマイクロフォン21
の出力とを切替スイッチ22で切替えて変調部23に加
え、変調部23の出力を切替スイッチ24を介してメモ
リ部16に加える。メモリ部16の出力は切替スイッチ
25を介して復調部26に加え、復調信号は切替スイッ
チ18に加えられる。スイッチ群27を操作することに
よって制御回路28を動作させ、各スイッチ6 、18
、22 、24 、26の切替を制衝1するとともに
タイミング発生回路を制御する。Next, the audio part will be explained. From the video detector 4 through the audio intermediate frequency amplifier and detector 17, the switch 18
The signal is supplied to the audio amplifier 19 via the audio amplifier 19 to drive the speaker 20. Audio output of video detector 4 and microphone 21
The output of the modulator 23 is switched by a changeover switch 22 and applied to the modulation unit 23, and the output of the modulation unit 23 is applied to the memory unit 16 via a changeover switch 24. The output of the memory section 16 is applied to the demodulation section 26 via the changeover switch 25, and the demodulated signal is applied to the changeover switch 18. The control circuit 28 is operated by operating the switch group 27, and each switch 6, 18
, 22 , 24 , and 26 and controls the timing generation circuit.
まず映像信号の処理から説明する。映像検波器4で検波
された映像信号は、タイミング発生回路13とAl)コ
ンバータ14に入力される。タイミング発生回路13で
は映像信号の垂直同期信号。First, processing of video signals will be explained. The video signal detected by the video detector 4 is input to a timing generation circuit 13 and an Al converter 14. The timing generation circuit 13 generates a vertical synchronization signal of the video signal.
水平同期信号、カラーノ(−スト信号をもとに、AD変
換のだめのサンプリングクロック、メモリのアドレス、
メモリのリードライト信号を始めとするメモリ制御のだ
めのタイミング信号、などを 。Based on the horizontal synchronization signal, Carano (-) signal, the sampling clock for AD conversion, the memory address,
Timing signals for memory control, including memory read/write signals, etc.
発生スる。ADコンバータ14では映像信号をクランプ
した後たとえば37s (fs は色副搬送波数、約3
.5a MHz )でサンプリングし、PGM(パルス
・コート・モジュレーション) K 、J: 、!2
例えば6ビツトのディジタル信号とする。この信2J′
を前段の音声、映像切換スイッチ24を介してメモリ部
15に供給する。メモリは6ビノト信号の各ビット毎に
160にビットの容量があり、この1 eoKビットは
16にビットのダイナミックなランダムアクセスメモリ
(RAM)が並列に10個接続されたものである。Occurs. In the AD converter 14, after clamping the video signal, for example, 37 seconds (fs is the number of color subcarriers, approximately 3
.. 5a MHz) and PGM (Pulse Coat Modulation) K, J:,! 2
For example, it is a 6-bit digital signal. This faith 2J'
is supplied to the memory section 15 via the audio/video changeover switch 24 in the previous stage. The memory has a capacity of 160 bits for each bit of the 6-bit signal, and this 1eoK bit is made up of ten 16-bit dynamic random access memories (RAMs) connected in parallel.
第2図で詳しく説明すると、第3ビツト目のデータは端
子SVCを通じ、直並列変換回路62cで直列なパルス
テータを10ビツトの並列信号とし、メモリSSCを構
成する個々のメモリ66〜メモリ66にメモリする。3
/Sでサンプリングすると1水平(1H)期間には第3
図に示すように682.6個のサンプルが行なわれるが
、水平同期信号の前、後の一部を捨てて、640サンプ
ルのデータをメモリ63 Gに記憶する。第3図では水
平同期のフロントポーチから42ザンプルを捨てその後
の640サンプル分をメモリする。上記のごとくデータ
を直並列変換するだめに16にビットメモリの各々には
1Hあたり64ザンプル分のデータが記憶さり、これが
256H分で64×256=16384となり16にビ
ットメモリが丁度一杯となる。すなわち垂直方向ば26
6H分をメモリする。To explain in detail with reference to FIG. 2, the third bit data is converted into a 10-bit parallel signal by the serial/parallel conversion circuit 62c through the terminal SVC, and is stored in each of the memories 66 to 66 constituting the memory SSC. do. 3
When sampling with /S, the third
As shown in the figure, 682.6 samples are performed, but parts before and after the horizontal synchronization signal are discarded, and 640 samples of data are stored in the memory 63G. In FIG. 3, 42 samples are discarded from the horizontal synchronization front porch and the remaining 640 samples are stored in memory. In order to convert the data from serial to parallel as described above, each of the 16-bit memories stores data for 64 samples per 1H, and this becomes 64×256=16384 for 256H, making the 16-bit memories exactly full. That is, the vertical direction 26
Memory for 6H.
16にビットメモリにダイナミックメモリを用いるとり
フレッシュを所定の間隔で行う必要があるが、行列7ビ
ツト構成で「列」のみの指定でリフレッシュの出来るメ
モリであれば、1H目に列アドレスがOから63.2H
目に64から127となり3H目には再び0から63と
もどる。したかって2H毎にリフレッシュが行える。If a dynamic memory is used as the 16-bit memory, it is necessary to refresh the data at predetermined intervals, but if the memory has a 7-bit matrix configuration and can be refreshed by specifying only the "column", the column address will change from O to 1H in the 1H. 63.2H
It goes from 64 to 127 in the 3rd hour, and goes back to 0 to 63 in the 3rd H. Therefore, refresh can be performed every 2 hours.
この様にしてメモリに格納されたデータの読み出しに際
しては、所定のタイミングでアドレス腰並直列変換回路
64Cで、10ビット並列のデータを直列に直し、端子
66Gを通じ後段の音声、映像選択スイッチ26を介し
て6ビノトのPGM信号をDAコンバーター6でアナロ
グの映像(g号とする。このとき前述のように水平、垂
直同期の部分に一部捨てた部分を再生しておく必要があ
り、合わせて処理をする。受像管に放送信号を表示する
か、メモリした静止信号を表示するかは映像選択スイッ
チ5にて行う。When reading the data stored in the memory in this way, the 10-bit parallel data is serialized at a predetermined timing by the address parallel-to-serial conversion circuit 64C, and the subsequent audio/video selection switch 26 is connected to the terminal 66G. The 6-bit PGM signal is sent to the DA converter 6 via the analog video (G). At this time, as mentioned above, it is necessary to reproduce the part that was discarded in the horizontal and vertical synchronization parts, and The video selection switch 5 determines whether to display the broadcast signal or the stored still signal on the picture tube.
次に以上のような構成のメモリを音声の記録に兼用する
ことについて説明する。記録すべき信号が、テレビ放送
の音声であるか、マイクロフォン\、
;・ン1の入力であるかは音声信号源切換スイッチ、I
22で選択する。タイミング発生回路13で音声のサン
プリングクロックを発生する。−例としてテレビ水平周
波数である/H(約15.76KH2)でサンプリング
シ、デルタモジュレーションでコード化する。この方法
では、1H(約63.6μs)毎に1個のパルスが発生
する。これを直並列変換し6ビット並列の信号とする。Next, a description will be given of how the memory having the above configuration is also used for recording audio. Whether the signal to be recorded is the sound of television broadcasting or the input of the microphone 1 is selected by the audio signal source selector switch I22. A timing generation circuit 13 generates an audio sampling clock. - For example, sampling is performed at the TV horizontal frequency /H (approximately 15.76 KH2) and coding is performed using delta modulation. In this method, one pulse is generated every 1H (approximately 63.6 μs). This is serial-parallel converted into a 6-bit parallel signal.
これらの処理を音声の変調部33で行う。These processes are performed by the audio modulation section 33.
この信号は前段の音声、映像切換スイッチ24を介して
メモリ部16に供給される。メモリ部15では映像の場
合と同様に6ビツト並列の各1ビツトfrJ、に更に:
10ビットの並列信号に変換し、16にビットのメモリ
に記録する。このように6o個ある16にビットメモリ
の各々には6X10=60H毎に1個のデータが書き込
まれる。This signal is supplied to the memory section 16 via the audio/video changeover switch 24 at the previous stage. In the memory section 15, as in the case of video, each 1 bit frJ of 6 bits is stored in parallel, and further:
It is converted into a 10-bit parallel signal and recorded in a 16-bit memory. In this way, one piece of data is written into each of the 6o 16-bit memories every 6×10=60H.
そして、このデータの書き込みは第4図に示した映像を
記録しない42ザンプルの「A」の間に行い、他の期間
は映像の時の同一アドレスで、リフレッシュを行う。し
たがって、タイミング発生回路13には二系統のアドレ
ス発生回路があり、一つは映像記録時のリードライトリ
フレッシュ兼用の(−して音声記録時のりフレノンユの
7トレスであり、もう一つは音声記録の時のリードライ
トのアドレスである。上記の手段により、音声記録時の
りフレッシュを、映像記録時のりフレッシュのアドレス
をそのまま用いて行うことができる。This data writing is performed during "A" of the 42 samples shown in FIG. 4 in which video is not recorded, and refresh is performed at the same address used for video during other periods. Therefore, the timing generation circuit 13 has two systems of address generation circuits, one of which is used for read/write refresh during video recording (- and a Frenonyu 7 trace for audio recording), and the other is used for read/write refresh during video recording, and the other is for audio recording. This is the read/write address at the time of .By the above means, it is possible to perform refreshing during audio recording by using the refreshing address during video recording as is.
記録した音声の読み出しは、各ビット各々に10ビツト
の並列信号を直列に変換した6ビット並列の信号を後段
の音声、映像選択スイッチ25を介して音声復調部26
に供給し、6ビツト並列を直列な信号に変換すると同時
にデルタモジュレーションのデコードを行い、アナログ
な音声信号とする。スピーカ20からの出力は音声選択
スイッチ18で行う。なお60個のメモリにはすべての
タイミング信号が並列に供給される。To read out the recorded audio, a 6-bit parallel signal obtained by converting a 10-bit parallel signal into a serial signal is sent to the audio demodulator 26 via the audio/video selection switch 25 in the subsequent stage.
It converts the 6-bit parallel signal into a serial signal, and at the same time decodes the delta modulation to create an analog audio signal. The output from the speaker 20 is performed by the audio selection switch 18. Note that all timing signals are supplied in parallel to the 60 memories.
音声を記録するか映像を記録するか、あるいはそれの再
生、マイク入力を記録するか、テレビ放送の音声信号を
記録するか等の指令はスイッチ群27で行ない、それを
もとにした回路系の制御信を制御回路28で発生する。Commands such as whether to record audio or video, playback thereof, record microphone input, or record the audio signal of television broadcasting are issued by the switch group 27, and a circuit system based on these commands is issued. A control signal is generated by the control circuit 28.
音声選択スイッチ18、映像選択スイッチ5、音声映像
選択スイッチ24.26などは制御回路28の出力をも
とに電子的に開閉される。またストンプテレビの場合映
像は1フィールド分の記であり、音声は60秒間の記録
となる。このような、映像記録が音声記録かにより異る
タイミング信号は制御回路28の ・指示によりタイミ
ング回路13で発生する。The audio selection switch 18, the video selection switch 5, the audio video selection switches 24, 26, etc. are electronically opened and closed based on the output of the control circuit 28. In addition, in the case of stomp television, the video is recorded for one field, and the audio is recorded for 60 seconds. Such timing signals, which differ depending on whether video recording or audio recording, are generated in the timing circuit 13 according to instructions from the control circuit 28.
文字放送受信機の場合も同様に文字情報記憶用のメモリ
を音声記録のメモリに兼用することができる。64にビ
ットの容量がある場合は16にビットのメモリ15が4
個の場合を考えればよい。Similarly, in the case of a teletext receiver, the memory for storing text information can also be used as the memory for recording audio. If 64 has a bit capacity, 16 bits of memory 15 will be 4
Let's consider the case of .
文字情報を記録するタイミングは放送信号の記録の場合
とタイミングが異なり、1フイールドのうちの一部(−
例では1フイールドに1H分)のみを記録するが読み出
し、リフレッシュのタイミングは同様であり、音声の記
録、再生も全く同様である。実施例ではメモリとして1
6にビットのダイナミックラムで説明したが、スタティ
ックラムでもよく、また、音声のコート化も、デルタモ
ジュレーションに限らすPCMその他しかるべき手段で
行える。The timing for recording character information is different from that for recording broadcast signals, and the timing for recording character information is different from that for recording broadcast signals.
In the example, only 1H minutes) are recorded in one field, but the readout and refresh timings are the same, and audio recording and playback are also exactly the same. In the example, 1 is used as memory.
6 is explained using a bit dynamic ram, a static ram may also be used, and audio coding can be done by PCM or other appropriate means, limited to delta modulation.
以上のように、本発明によれば、映像信号を記録するメ
モリに音声信号を兼用してメモリするようにしだので経
済的なメモリ装置を得ることがてきる。As described above, according to the present invention, an economical memory device can be obtained since the memory for recording video signals is also used for storing audio signals.
第1図は本発明の一実施例におけるメモリ装置のブロッ
ク線図、第2図は同メモリ装置のメモリ部のブロック線
図、第3図は同装置説明のだめの波形図である。
1・・・・・アンテナ、2・・・・・−チューす、3・
・ 1F増幅器、5 、24 、25 、22 、18
・一切替スイッチ、1o・・・・・陰極線管、20・・
・・・・スピーカ、13・・・タイミング発生回路、−
14・ ・ADコンバー1’、16・・・・メモリ部、
16・・・・DAコンバータ、23・・・・・変調部、
21 ・・マイクロフォン、27・・・・・・スイッチ
群、28・・・制御回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図
第3図FIG. 1 is a block diagram of a memory device according to an embodiment of the present invention, FIG. 2 is a block diagram of a memory section of the memory device, and FIG. 3 is a waveform diagram for explaining the device. 1...Antenna, 2...-Chew, 3.
・1F amplifier, 5, 24, 25, 22, 18
・All changeover switch, 1o...Cathode ray tube, 20...
...Speaker, 13...Timing generation circuit, -
14... AD converter 1', 16... memory section,
16...DA converter, 23...Modulation section,
21...Microphone, 27...Switch group, 28...Control circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 3
Claims (1)
これを再生して陰極線管画面に表示する手段と、上記テ
レビジョン放送信号中の音声信号あるいはマイクロフォ
ンからの音声信号等の音声信号を上記メモリに記録し、
再生して放音する手段と、上記両手段を切替える切替手
段とを備えたメモリ装置。Record video signals such as television broadcast signals in memory,
means for reproducing this and displaying it on a cathode ray tube screen; and recording an audio signal such as an audio signal in the television broadcast signal or an audio signal from a microphone in the memory;
A memory device comprising a means for reproducing and emitting sound, and a switching means for switching between the two means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59074115A JPS605686A (en) | 1984-04-13 | 1984-04-13 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59074115A JPS605686A (en) | 1984-04-13 | 1984-04-13 | Memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS605686A true JPS605686A (en) | 1985-01-12 |
Family
ID=13537877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59074115A Pending JPS605686A (en) | 1984-04-13 | 1984-04-13 | Memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS605686A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996026603A1 (en) * | 1995-02-24 | 1996-08-29 | Keizo Nakano | Still picture/sound recording device and tv receiver therewith |
WO2000010327A1 (en) * | 1998-08-11 | 2000-02-24 | 4Tv Limited | Interactive television control/operating system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5462728A (en) * | 1977-10-27 | 1979-05-21 | Matsushita Electric Ind Co Ltd | Raster scan display unit |
-
1984
- 1984-04-13 JP JP59074115A patent/JPS605686A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5462728A (en) * | 1977-10-27 | 1979-05-21 | Matsushita Electric Ind Co Ltd | Raster scan display unit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996026603A1 (en) * | 1995-02-24 | 1996-08-29 | Keizo Nakano | Still picture/sound recording device and tv receiver therewith |
WO2000010327A1 (en) * | 1998-08-11 | 2000-02-24 | 4Tv Limited | Interactive television control/operating system |
EP1439695A1 (en) * | 1998-08-11 | 2004-07-21 | 4TV Limited | Interactive television control/operating system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5335073A (en) | Sound and image reproduction system | |
US4396941A (en) | Combined television receiver/tape recorder/calculator | |
US6335763B1 (en) | Television receiver and additional information transmitting method | |
US4499503A (en) | Video format signal recording and reproduction system | |
JPH08163516A (en) | Video signal processing unit | |
JPH0220037B2 (en) | ||
JPH01205760A (en) | Disk reproducing device | |
JPS605686A (en) | Memory device | |
JPH0738841A (en) | Auxiliary device for teletext recording | |
JP2910885B2 (en) | TV receiver | |
JPH0213517B2 (en) | ||
KR100231646B1 (en) | Method for repeatedly controlling reading of caption data in vcr | |
JP3464229B2 (en) | Method and apparatus for synchronizing control function to video signal in television receiver | |
JP3007634B2 (en) | Teletext receiver | |
JPH0631821Y2 (en) | Image display device | |
KR0141011B1 (en) | Apparatus of reproducing repeatedly caption and audio data in vcr | |
JPH069382B2 (en) | Image display device having an IC memory card | |
JPH01248772A (en) | Television receiver | |
JPH077662A (en) | Television receiver | |
JPH07298154A (en) | Closed caption decoder and video signal reproduction device provided with the closed caption decoder | |
JPS5844871A (en) | Pattern information storage device | |
JPS5974788A (en) | Processing system of signal for multiplex character broadcast | |
JPS5940785A (en) | Character multiplex television set | |
JPS6325752B2 (en) | ||
JPH04331589A (en) | Character storing/reproducing device |