JPS6051670B2

JPS6051670B2 - 全電子アナログ表示時計

Info

Publication number: JPS6051670B2
Application number: JP54097131A
Authority: JP
Inventors: 政則藤田; 義仁大輪
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1979-07-30
Filing date: 1979-07-30
Publication date: 1985-11-15
Also published as: JPS5621085A

Description

【発明の詳細な説明】本発明は、指針形状をした表示部により時間の経過を指
示する全電子アナログ表示時計に関する。

液晶表示装置は、その表示内容を速い周期で変更させよ
うとすると、それに追従することができず、表示不能な
いしは無意味な表示となる。

そのため、液晶表示装置を具備した電子時計の調時の際
、その速度を速めて計時カウンタの出力を変化させると
、液晶表示装置がそれに追従できず、正常な表示が不可
能になり、故障ではないかという疑念を調時者に抱かせ
る虞れがあつた。本発明は、計時回路の調時速度が、液
晶表示装置が応答しえない程度の速さの場合は、調時パ
ルスを低い周波数に変換し、これに同期して計時回路か
ら出力を選択し、液晶表示装置が応答しうる周期で計時
データを表示するようにした全電子アナログ表示時計を
提供することにある。

以下、本発明の一実施例を図面を参照しつつ詳細に説明
する。

第１図は、本発明に係る電子時計のブロック図であり、
１は基準振動源である水晶発振器である。

２は分周器てあり、水晶発振器１の出力周波数を分周し
て１Ｈ２の信号に変換する。

３および４はそれぞれ秒の桁を計時するｍ進カウンタお
よび６進カウンタ、５および６はそれぞれ分の桁を計”
時するｍ進カウンタおよび６進カウンタ、７および８は
それぞれ時の桁を計時するｍ進カウンタおよび６進カウ
ンタであり、これら各カウンタは２進化ル進コードの出
力を生じるものとする。

９は１２進カウンタである。

１０はステップカウンタか、らなるタイミングパルス発
生回路であり、分周器２から、例えばｌ２８Ｈ２の信号
を受け、端子Ｐ、ないしＰ３にタイミングパルスを順次
出力する。

１１〜１６はアンドゲート回路であり、端子Ｐ、ないし
Ｐｏから出力されるパルスにより秒、分、時それぞれの
カウンタの出力を時分割して通過させる。

１７および１８はオアゲート回路であり、これらの各出
力は、デコーダ１９および２０で２進化１雉コードをｗ
進並列信号に変換して、端子Ｘ。

，Ｘｌ，・・，Ｘ９および端子Ｙ。，ｙｌ，・・，Ｙ５
にそれぞれ出力する。２１は出力順位切換回路であり、
端子Ｈ．．′ｈの特定状態において入出力信号の順位を
反転するものである。この回路２１は、後述するセグメ
ント電極の特別な配置の故に必要とされるものである。
なお、この回路２１の詳細な回路構成は後述する。２２
は、液晶表示装置の各各セグメント電極に印加する電位
を選択するセグメント電極駆動回路であり、２３は液晶
表示装置の共通電極に印加する電位を選択する共通電極
駆動回路であるが、その詳細な回路構成および作用は後
述する。

２４はＴ型のフリップフロップ回路、２５は電位発生回
路であり、端子Ｓ。

，Ｓｌ，ＣＯ，Ｃｌに電位０．．Ｖ０．．２Ｖ０１３ｖ
０の所定の電位を周期的に発生して、点灯表示に必要な
電圧および非点灯部分の電極間に印加するバイアス電圧
を作り出すとともに、各電極間に印加する全ての電圧の
極性を周期的に交番せしめるものである。２６および２
７は、分データを保持するラッチ回路であり、２６ａお
よび２７ａは、ラッチ回路２６，２７を構成するＤ型の
フリップフロップである。

２８および２９は、短時間信号を遅らす遅延回路である
。

３０は、８分毎の表示間隔に表示を固定するためのラッ
チ回路２６および２７のクロックパルスを発生する８進
のカウンタである。

ＳＷｌは調時ロックスイッチであり、ＳＷ２は遅送り調
時パルスＡ１早送り調時パルスＢを選択する調時速度選
択スイッチである。ＳＷ３およびＳＷ４は表示間隔を決
めるためのスイッチであって、ＳＷ３はＳＷｌと連動し
、ＳＷ４はＳＷ２と連動して切換えられる。３１はイン
バータである。

次に、液晶表示装置について、第２図および第３図によ
り説明する。

第２図は、従来の指針と同様の表示を行なう電極数６０
のセグメント電極３３ａの配設パターン３３を示し、６
陥のセグメント電極３３ａ，・・，３３ａは図示のよう
にｗ個のセグメント電極端子ｅ１〜Ｅｌ。

に配線され、この端子はセグメント電極駆動回路２２の
端子ｅ１〜ＥｌＯに接続されている。その但のセグメン
ト電極は、以下の接続関係を有している。なお、説明上
、以下に指称するセグメント電極の順番は、端子ｅ１に
接続したセグメント電極３３ａを第１番目として、時計
方向に数えるものとする。

第１幡目のセグメント電極３３ａは、第１１番目のセグ
メント電極３３ａと、第９番目は１旙目と、・・・・・
・第１番目は２（ト）詐目と、さらに、第２（ト）昏目
は２１番目と、第１幡目は２乙首目と、・・・・・第１
１番目は３幡目と共通に接続してある。

以下、上記と同様な関係をもつて、第６幡目までのセグ
メント電極を接続してある。第３図は、共通電極のパタ
ーン立（を示し、外側と内側に６分割した共通電極３４
ｂ，３４ａを構成してある。

なお、共通電極３４ａ，３４ｂの各分割溝３４ｃ・・・
・・・３４ｃは、時計方向に見て第１幡目と１１番目の
セグメント電極間、第２幡目と第２１番目のセグメント
電極間、第３幡目と第３１番目のセグメント電極間、第
４幡目と第４１番目のセグメント電極間、第５幡目と第
５１番目のセグメント電極間および第６幡目と第１番目
のセグメント電極間に位置しうるように構成してある。
なお、液晶表示装置は、セグメント電極と共通電極間に
液晶を介在して構成される表示部の集合体によつて構成
されるが、その構成は、当業者が容易に実施できるもの
であり、また本発明は、かかる構成自体に特徴を有する
ものではないから省略する。第４図は、出力順位切換回
路２１およびセグメント電極駆動回路２２の詳細回路図
であり、３５〜４９はゲート回路、５０〜５９は半導体
からなるスイッチング回路、６０〜６４はインバータで
ある。

第５図は、電位発生回路２５の詳細回路図であり、６５
〜７２は上記と同様なスイッチング回路、７３はインバ
ータである。

第６図は、共通電極駆動回路２３の詳細回路図であり、
７４〜７９はゲート回路、８０〜８９は上記と同様なス
イッチング回路、９０〜９４はインバータである。

次に動作説明をするに当り、セグメント電極および共通
電極に印加すべき電位の状態について説明する。

電位は前述の如く、０、ＶＯ．．２ＶＯ．．３ＶＯとし
、本実施例における液晶表示装置は、周期的電圧１ｖ０
Ｉ以下で非点灯、電圧１３ｖ０Ｉ以上で点灯されるもの
とする。第５図において、端子１１，１４に０１端子１
２，１７にＶＯｌ端子１３，１６に２Ｖ０１端子１。

，１５に３ｖ０の電位を印加してある。第１図に示した
タイミングパルス発生回路１０の端子Ｐ１に周期的に゜
゜１゛が生じると、フリップフロップ回路２４の出力Ｑ
に“゜１゛、“０゛が交互に発生する。

これにより、第７図示の端子Ｓ。に電位３Ｖ０および０
１端子Ｓ１に電位Ｖ。および２Ｖ０１端子Ｃ。に電位０
および＞。、端子Ｃ１に電位２Ｖ０およびＶ。が交互に
生じる。この関係をまとめたものが、第７図である。第
７図において、各端子Ｓ。

，ＳｌおよびＣ。，Ｃｌに対応して示される２種類の電
位■，■は左から順に、端子Ｐ１にパルスが発生される
ごとに各端子Ｓ。，Ｓｌ，ＣＯ，Ｃｌに生じる電位を示
してある。図表の残余には、各端子Ｓ。，Ｓｌと端子Ｃ
。，Ｃｌに同時に生じる電位の差、すなわち電圧■，−
。を示してある。なお、これらを時間の経過に従つて表
わしたタイムチャートが、第２図中に示してある。第７
図より明らかな通り、選択されたセグメント電極３３ａ
と共通電極３４間には１３ｖ０１の電圧が印加されて点
灯し、残余のセグメント電極と共通電極との間にはＩｖ
ＯＩの電圧がバイアス電圧として与えられる。そしてこ
れらの電圧は、端子Ｐ１からの信号が発生するごとにそ
の電圧極性が交番し、液晶表示装置の劣化を防止する。
次に表示の一例として、第１図示のカウンタ３〜８が１
Ｃ＠５分０秒を計時した場合の指針表示の動作について
説明する。

通常の計時動作であるため調時ロックスイッチＳＷｌは
、秒カウンタ４側の端子ａと分カウンタ５を接続してい
る。

さて、上記計時状態においては、カウンタ３は「０」、
カウンタ４は「０」、カウンタ５は［５」、カウンタ６
は「０」、カウンタ７は「０」、カウンタ８は「５．ｋ
カウンタ９は「５」を計数している。第１図示のタイミ
ングパルス発生回路１０の端子Ｐ１に周期的に発生する
パルスによつて、秒の桁のゲート回路１１，１４が開か
れ、カウンタ３の秒のデータがゲート回路１７に、カウ
ンタ４の秒のデータがゲート回路１８に入力される。し
たがつて、ゲート回路１７の７〜？およびゲート回路１
８の７〜ｆの各端子に゛゜０゛を生じる。前者のデータ
はデコーダ１９に入力され、デコーダの端子ろに“゜１
゛が生じ、他の端子Ｘｌ，・・，Ｘ９には“０゛が生じ
る。一方、ゲート回路１８の７端子が“゜０゛であるの
で、出力順位切換回路２１に印加される百ぱ゜１゛ｈは
“０゛となる。そこで第４図を参照すると、ゲート回路
３５，４５の出力が“゜１゛になるため、スイッチング
回路５０がオンになり、端子Ｓ。に印加される電位３ｖ
０が端子ｅ１に発生する。また、端子Ｘ１〜為が“０゛
であるためゲート回路４６〜４９の出力が“Ｏ−したが
つて、スイッチング回路５３，５５，・・，５７，５９
がオンになり、端子Ｓ１の電位Ｖ。が端子Ｅ２〜ＥｌＯ
に発生する。一方、ゲート回路１８の出力データはデコ
ーダ２０に印加され、端子Ｙ。に゜゜１゛が生じ、共通
電極駆動回路２３に印加される。ここで第６図を参照す
ると、端子Ｙ。が゜“１゛に保持されているため、第６
図示の端子ｋ１に端子Ｃ。の電位が発生する。第１図示
のタイミングパルス発生回路１０の端子Ｐ３が゜゜０゛
であるため、端子Ｇは“１゛となり、ゲート回路７４〜
７９が開かれる。そのためスイッチング回路８０がオン
になり、端子Ｃ。に生じている電位が端子ｇ１に発生す
る。その他の端子Ｋ２〜Ｋ６，ｇ２〜？には、端子Ｃ１
に生じている電位が発生する。その結果、第７図示の電
位、電圧の状態図表より明らかな通り、第２図示のセグ
メント電極Ｓに対応する表示部、すなわち、秒の指針表
示部にＩ３ｖＯＩの電圧が印加され、この表示部が点灯
する。次に、タイミングパルス発生回路１０の端子Ｐ２
に周期的にパルスが発生した状態においては、ゲート回
路１２，１５が開かれる。

ところで、スイツチハ５は、遅延回路２８側の端子Ｃに
接続しており、秒カウンタ４からの１分パルスは遅延回
路２８で微少時間遅延され、Ｄ型フリップフロップ回路
２６ａ，２７ａのクロック入力となつていａる。したが
つて、１分周期でラッチ回路２６，２７にカウンタ５，
６の分のデータが書き込まれる。その結果、カウンタ５
，６の計時データがアンドゲート回路１２，１５に入力
される。そのため、カウンタ５，６のデータ「５」、「
０」が上記ゲート回路およびオアゲート回路１７，１８
を介してデコーダ１９，２０に入力される。これにより
デコーダ１９の端子抛に“１゛が発生する。一方、オア
ゲート回路１８の出力は、前記のごとく全て゜゜０゛で
、７端子も“０゛であるため■は゜゜１゛、ｈば゜０゛
を保持する。そこで第４図を参照すると、ゲート回路４
７の出力端子に生じた゜“１゛がスイッチング回路５４
をオンにし、端子ＳＯに生じている電位を端子Ｅ６に発
生させる。その他の端子ｅ１〜Ｅ５，ｅ７〜ＥｌＯには
、端子Ｓ１に生じている電位が発生する。一方、デコー
ダ２０の端子Ｙ。に゜゛１゛が発生するため、既述した
と同様に、共通電極駆動回路２３の端子Ｇｌ，ｋｌに端
子Ｃ。に生じる電位が発生し、その他の端子Ｇ２〜＆お
よびＫ２〜Ｋ６に端子Ｃ１に生じる電位が発生する。し
たがつて、第７図の図表より、端子Ｅ６に対応するセグ
メント電極Ｍと端子Ｇｌ，ｋｌに対応する共通電極によ
つて構成される分の表示部が点灯される。タイミングパ
ルス発生回路１０の端子Ｐ３に発生する周期的パルスに
よつて、ゲート回路１３，１６が開かれると、それを介
してカウンタ７，８の出力が通過する。

これにより、セグメント電極駆動回路２２の端ＦｅｌＯ
に端子Ｓ。に生じる電位が発生する。また、共通電極駆
動回路２３の端子Ｋ６に、端子Ｃ。に生じる電位が発生
し、その他の端子ｋ１〜Ｋ５には端子Ｃ１に生じる電位
が発生する。なお、端子Ｐ３にパルスが生じたときは、
第６図示のゲート回路７４〜７９の出力が“゜０゛にな
るため、端子ｇ１〜？についてはすべて端子Ｃ１に生じ
ている電位が発生する。その結果、端千，。

に対応するセグメント電極Ｈと、端子Ｋ６に対応する共
通電極とによつて構成される時の表示部が点灯される。
以上により、第２図示のセグメント電極Ｈ，Ｍ，Ｓに対
応する表示部が点灯され、１ＣＢＩ５分０秒が表示され
る。上記の如き秒、分、時の表示は、第１図示の端子Ｐ
ｌ，Ｐ２，Ｐ３の各パルスに対応して、時分割に順次繰
返して表示が行なわれる。次に、調時をなす場合の動作
について、第１図に基いて説明する。

まず、調時ロツクスイツチハ５を調時側の端子ｂに切り
換えると、カウンタ４とカウンタ９、カウンタ５との接
続が切られる。

調時パルスは、スイッチ邑５，邑町を介してカウンタ５
，７に入力
一１され、その計数値が変更される。まず、スイッチ邑
５を端子ｅに接続すると、遅送り調時となり、分カウン
タ５には遅送り調時パルスが入力され、フリップフロッ
プ回路２６ａ，２７ａは調時の１パルスごとにクロック
端子にパルスの印加がなされ、１パルス分の間のみデー
タを保持する。この動作は計時中とかわりがなく、以後
表示にいたる動作も、計時中と同じであつて、計時中の
動作の説明において既述したようにして、隣接している
・セグメントを順次点灯させ、調時している分針の表示
がなされる。代つて、スイッチ邑５を早送り調時側の端
子ｆに切り換えると、カウンタ５には早送り調時パルス
が入力され、同時にスイッチ邑？が端子ｈに切り換えら
れて、８進カウンタ３０とフリップフロップ回路２６ａ
，２７ａのクロック端子とを接続する。

すると、８進カウンタ３０に８パルスが入力されるごと
に１パルスが発生し、フリップフロップ回路２６ａ，２
７ａのクロック端子に印加される。すなわち、フリップ
フロップ回路２６ａ，２７ａはカウンタ５，６が８パル
スを計数するごとに、その計数値を記憶する。したがつ
て、上記８パルスの時間に相当する間、同一の計数値を
保持することになる。これは、液晶表示を確実に点灯で
きる時間である。このデータがアンドゲート回路１２，
１５を通り、以下計時中の動作説明において既述したよ
うにして、８個目毎にセグメント電極に３ｖ０の電圧が
印加され、８分間隔毎のセグメントだけをとびとびに点
灯表示する。なお、調時における分針表示間隔は、８分
間隔にこだわるものではなく、液晶表示素子が点灯でき
る時間以上の間隔をとるなら、何分間隔に設定してもよ
い。

次に、調時パルスの周波数が高くなつた時に、自動的に
これを検出して、低い周波数の調時パルスに変換する実
施例について説明する。

第８図は、第１図示のスイッチ？！，？買、遅延回路２
９およびカウンタ３０に代えて接続される調時用の回路
である。

この回路以外は第１図と同様である。第８図において、
９５はりユーズ９５ａの回転速度にしたがつてパルスを
発生する調時パルス発生回路である。

９６は調時パルスの周波数検出回路であり、調時パルス
が液晶表示装置が表示応答：ーしえない周波数をこえる
と、端子９６ａに論理値゛゜１゛を発生するように設定
してある。

その周波数をＦ。とすると、ＦＯ以上において端子９６
ａに“１゛を発生し、ＦＯ未満においては端子９６ａに
゜゜０゛を生じる。なお端子ａには、第１図示の分周器
２から周波数検出用のクロックパルスが供給されている
。９７〜１０２はゲート回路、１０３はインバータであ
る。

なお、第１図と同一数字は、それと同一の機能素子を示
す。以上の構成において、りユーズ９５ａの回転により
、調時パルス発生回路９５の出力端子に周波数も未満の
パルスが発生したとすると、周波数検出回路９６の端子
９６ａぱ゜０−したがつてゲート回路９８および１００
のみが開かれる。

これにより調時パルスはゲート回路９８，９９，１００
および１０２を介して、第１図示のラッチ回路２６およ
び２７のクロック入力となる。また調時パルスはカウン
タ９および５に入力される。次にりユーズ９５ａが速く
回転され、調時パルス発生回路９５から周波数ち以上の
パルスが発生されたときは、周波数検出回路９６の端子
９６ａに゜“１゛が生じる。これによりゲート回路９７
および１０１が開かれ、調時パルスはカウンタ３０に供
給され、またカウンタ５および９にも供給される。カウ
ンタ３０の出力端子には、８パルスの入力があるごとに
、１パルスが生じ周波数が低降される。この周波数が、
第１図示のラッチ回路２６および２７のクロック入力と
なり、カウンタ５および６の出力をラッチする。このラ
ッチの周期は、液晶表示装置の表示応答範囲内となり、
指針表示部はとびとびに点灯される。なお、調時パルス
発生回路から発生されるパルスの周波数の範囲が広いと
きは、検出すべき周波数範囲を数段階に設定し、それぞ
れに応じて周波数の低降比を設定すれば、周波数の幅広
い範囲に対し、間歇的ではあるが、表示を行なうことが
できる。以上詳細に説明したように、本発明は、液晶表
示装置が応答しえない程度の調時速度の場合は、調時パ
ルスを低い周波数に変換し、計時データを液晶表示装置
が応答しうる周期で選択して、表示を行なうようにした
ものである。

したがつて、調時パルスの周波数が低い場合は、その変
化に応じて指針表示部が順次点灯され、周波数が高い場
合は液晶表示装置が応答しうる範囲で、とびとびではあ
るが確実に表示がなされる。

調時範囲が広い場合は高速調時を行ない、調時すべき時
刻に近づいたら低速の調時を行なうことにより、すみや
かに調時が行なえる。

【図面の簡単な説明】

第１図は、本発明の一実施例の電気回路のブロックダイ
アグラム、第２図は、液晶表示装置のセグメント電極お
よびその配線の平面図、第３図は、セグメント電極に対
向する共通電極の平面図、第４図は、出力順位切換回路
およびセグメント電極駆動回路の回路図、第５図は、電
位発生回路の回路図、第６図は、共通電極駆動回路の回
路図、第７図は、電位発生回路の電位および液晶表示装
置の電極間にかかる電圧の関係図表図、第８図は、他の
実施例の要部回路図てある。３〜８・・・・・・秒、分、時の計時カウンタ、１０・
・・・タイミングパルス発生回路、１１〜１６・・・・
・・アンドゲート回路、１７，１８・・・・・・オアゲ
ート回路、１９，２０・・・・・・デコーダ、２１・・
・・・出，力順位切換回路、２２・・・・セグメント電
極駆動回路、２Ｊ３・・・・・・共通電極駆動回路、２
５・・・・・・電位発生回路、２６，２７・・・・・・
ラッチ回路、２６ａ，２７ａ・・Ｄ型フリップフロップ
回路、２８，２９・・遅延回路、３０・・・・・・８進
カウンタ、邑！・・・・・・調時スイッチ、？買・・・
・・調時速度選択スイッチ、ｊハ５，邑５・・・・・・
表示間隔を決めるスイッチ。

Claims

【特許請求の範囲】

１指針形状をした複数の表示部の集合体を構成し、少
なくとも２つの表示部を同時に点灯させるとともに、時
間の経過に伴つて点灯状態を異なる表示部に移行する液
晶表示装置と、時間信号を受けて計時データを出力する
計時回路と、異なる周波数のパルス列を発生しうる調時
パルス発生装置と、上記パルス列のうち所定周波数以上
のパルス列を低い周波数のパルス列に変換する変換手段
と、通常計時の場合に単位時間ごとにパルスを発生する
第１のパルス発生手段と、調時の際に変換手段の出力お
よび上記所定周波数以上のパルス列を除く調時パルス発
生装置の出力のいずれか一方を発生する第２のパルス発
生手段と、第１および第２のパルス発生手段の出力の一
方によつて上記計時データの少なくとも一部を一時的に
記憶する記憶回路と、調時パルス発生装置の出力を計時
回路に供給する手段と、記憶回路の出力と上記少なくと
も一部を除く計時データとを受けて液晶表示装置に表示
を行なわせる手段とからなる全電子アナログ表示時計。