JPS6049393B2 - 色信号再生回路 - Google Patents

Description

【発明の詳細な説明】 この発明は色信号再生方式、特に、放送受信されたＶ
ＩＲ信号にもとづいて色相と飽和度を制御する色信号再
生回路に関する。

カラー放送受信において、垂直帰線期間のビデオ検波
信号に挿入されたＶＩＲ信号を利用して再生画像の色相
及び色の飽和度を制御する考えは公知である。

■１Ｒ信号を利用する公知の色信号再生回路では、クロ
マ信号と色副搬送波信号とを受ける色復調回路からの色
差信号、または輝度信号と色復調回路からの色差信号と
を受けるカラー受像管駆動回路からの色信号、をＶＩＲ
信号受信時に検出し、その検出々力によりクロマ信号レ
ベルもしくは色副搬送波の位相を制御する。

しかしながら、このような公知の色信号再生回路は、色
復調回路又は受像管駆動回路からの信号が直接に検出回
路に入力されるので、望ましい検出信号が得られないか
もしくは望ましい再生画像が得られない。

また、そのような回路は、半導体集積回路に適するよう
にする充分な検討がされていなかつた。この発明の１つ
の目的は、最適な再生画像が得られる色信号再生方式及
びその回路を得ることにある。

この発明の他の目的は、適切な色相レベル検出信号が得
られる色信号再生方式及びその回路を得ることにある。

この発明の他の目的は、色相レベル検出信号を調整し得
る色信号再生方式及びその回路を得ることにある。この
発明の他の目的は、適切な彩度レベル検出信号が得られ
る色信号再生方式及びその回路を得ることにある。

この発明の他の目的は、彩度レベル検出信号を．調整し
得る色信号再生方式及びその回路を得ることにある。こ
の発明の他の目的は、上記色相もしくは彩度レベル検出
に適当な検出回路を備えた色信号再生回路を得ることに
ある。

この発明の他の目的は、上記色相もしくは彩度レベル検
出に適当な基準レベルを設定できる検出回路を備えた色
信号再生回路を得ることにある。

この発明の他の目的は、半導体集積回路に適する上記検
出回路を備えた色信号再生回路を得るに・ある。この発
明の他の目的は、ＶＩＲ信号が送信されていないときに
、望ましくない制御が行なわれないようにした色信号再
生回路を得るにある。

この発明の他の目的は、検出回路の出力信号を受ける回
路の制限が少ない上記検出回路を備えた色信号再生回路
を得ることにある。

この発明の他の目的は、種々のカラー受像機に適用でき
る半導体集積回路化された色信号再生回路を得ることに
ある。

この発明の他の目的は、低消費電力化された色信号再生
回路を得ることにある。

この発明の他の目的は、誤動作の起りにくい色）信号再
生回路を得るにある。

この発明の更に他の目的は、以下の説明及び添付図面か
ら明らかとなるであろう。

本願において開示される発明のうち、代表的なものの概
要は下記の通りである。

すなわち、クロマ信号と色副搬送波信号とを受け、赤色
差信号Ｒ−Ｙと青色差信号Ｂ−Ｙを出力する色復調回路
５と、輝度信号Ｙと上記青色差信号を受け、輝度信号に
より補正された青色差信号と、上記青色差信号・と赤色
差信号とを受け、青色差信号により補正された赤色差信
号を出力する補正回路７０１，０２と、■ＩＲ信号が受
信されたときの、上記の補正された赤色差信号のレベル
を検出し、第１の出力を生じる第１の差動増幅回路７１
４と、■ＩＲ信号が受信されたときの上記の補正された
青色差信号のレベルを検出し第２の出力を生じる第２の
差動増幅回路７０９と上記第１、第２の差動増幅回路に
共通な参照電位源７０４，７０５から成る検出回路７と
、上記第１の出力を制御信号として受け、上記色復調回
路５に供給する色副搬送波信号の位相を制御する第１の
制御回路９と、上記第２の出力を制御信号として受け、
上記色復調回路に供給するクロマ信号のレベルを制御す
る第２の制御回路３を含むことを特徴とする。

従つて、本発明によれば■ＩＲ信号を利用した色相及び
彩度の制御に際して、共通の参照電位を基に補正された
赤色差信号のレベルと補正された青色差信号のレベルの
検出が実行されるため、回路素子数の低減が可能となる
ばかりか、色相制御出力と彩度制御出力との間の相対的
バラツキを低減することができる。第１図は、この発明
の実施例の色信号再生回路のブロック線図を示している
。

但し、第１図には、カラー受像機のための他の回路、例
えばチューナー、映像中間周波増幅回路、音声中間周波
増幅回路、音声検波回路、音声電力増幅回路、カラーキ
ラー回路等は、この発明に直接に関係がないので図示し
ていない。第１図て、映像検波回路１は入力の映像中間
周波信号を検波することにより、合成映像信号を出力す
る。

この合成映像信号は、帯域フィルター回路２、映像信号
増幅回路１０および同期分離回路１１のそれぞれに入力
する。上記帯域フィルター回路２はクロマ信号を出力し
、映像信号増幅回路１０は輝度信号Ｙを出力し、同期分
離回路１１は水平同期信号及び垂直同期信号を含む合成
同期信号を出力する。合成同期信号は、一方では水平発
振回路１２に入力し、他方では垂直発振回路１４に入力
する。

水平発振回路の１つの出力は水平駆動回路１３に入力す
る。垂直発振回路の出力は垂直駆動回路１５に入力する
。帯域フィルター回路２のクロマ信号は自動カラー制御
（ＡＣＣ）回路３に入力する。

ＡＣＣ回路３は、後て説明する■ＩＲ回路７からの制御
信号を受け振幅制御のされたクロマ信号を出力する。上
記制御回路３からのクロマ信号は、一方ではクロマ信号
増幅回路４を介して色復調回路５に入力し、他方では色
副搬送波信号再生回路８に入力する。色副搬送波信号再
生回路８は、水平発振回路１２からの水平同期パルスに
同期したパルスをゲート信号として受け、水平同期信号
のペデイスタル部分に挿入されているパースト信号をサ
ンプリングし、このパースト信号に同期した色副搬送波
信号を発生する。色副搬送波信号再生回路８からの色副
搬送波信号は、位相制御回路９を介して上記の色復調回
路５に入力する。

上記位相制御回路９は、ＶＩＲ回路７からの制御信号に
もとづいて、位相の制御された色副搬送波信号を出力す
る。色復調回路５は、入力のクロマ信号と色副搬送波信
号にもとついて、赤色差信号Ｒ−Ｙ１青色差信号Ｂ−Ｙ
および緑色差信号Ｇ−Ｙを出力する。

上記の色差信号Ｒ−Ｙ，Ｂ−ＹおよびＧ−Ｙは駆動回路
６に入力する。駆動回路６は、映像増幅回路１０からの
輝度信号Ｙをも受け、これら入力信号を合成してカラー
受像管１６を駆動するための信号Ｒ，Ｂ及びＧを出力す
る。上記色復調回路５の赤色差信号Ｒ−Ｙ及ひ青色差信
号Ｂ−Ｙは、また回路７にも入力する。

回路７は、放送受信されたＶＩＲ信号にもとづいて、色
相制御のために、前記の位相制御回路９へ制御信号を出
力し、また彩度制御のために、前記の自動カラー制御回
路３へ制御信号を出力する。このような制御の結果、色
復調回路５は、送信の色差信号と対応づけられた色差信
号を出力することになる。ＶＩＲ信号は、垂直帰線期間
の所定の順位における水平信号期間、例えば米国におい
ては、垂直帰線期間の第１幡目の水平信号期間に挿入さ
れ、所定のレベルの輝度信号と同時に送信されるクロミ
ナンスの期間と、輝度信号の黒レベルと一致する規準レ
ベルの期間とをもつ。

放送において、青色差信号は基準の色副搬送波信号によ
り変調され、赤色差信号は上記色副搬送波信号より９０
０位相の進んだ色副搬送波で変調され、さらに同期信号
のペデスタル期間に挿入されるパースト信号はさらに９
０タ位相の進んだ信号とされる。

上記のクロミナンスは、パースト信号と同位相の信号と
して送信される。

したがつてこのクロミナンスは青色差信号を送信するた
めの色副搬送波信号に対し逆位相である。その結果、■
ＩＲ信号のクロミナンスが受信されている時刻では、第
１図の色復調回路５の赤色差・信号のレベルは、前記の
位相制御回路からの再生の色副搬送波信号の位相と受信
されたクロミナンスの位相との位相差に比例した値とな
る。

もしもこれらの位相が合つていれば、赤色差信号出力端
子のレベルは、クロミナンスを９０差位相のずれた・信
号で復調することになるので基準の黒レベルと等しくな
る。同様に、ＶＩＲ信号のクロミナンスが受信されてい
る時刻での色復調回路５の青色差信号のレベルは、クロ
ミナンスをこれとほぼ逆相の信号で復調フすることにな
るので、クロミナンスのレベルと一致した負の値となる
。

前記のようにクロミナンスの時刻では、輝度信号のレベ
ルと青色差信号のレベルとの相互が正確に規定されてい
るので、輝度信号Ｙと復調回路５の青色差信号との比較
にもとづいて、色復調回路５へ入力するクロマ信号のレ
ベルを制御することができる。■ＩＲ回路７は、垂直帰
線期間内の■ＩＲ信号検出の時間を決めるために、前記
の同期分離回路１１と垂直発振回路１２から合成同期信
号と水平同期信号とを受ける。

したがつて前記のように、ＶＩＲ回路の使用によつて、
再生の色信号を送信の色信号と一致させることができる
。しかしながら、三原色の蛍光体を使用するカラーブラ
ウン管は、通常、これらの蛍光体がそれぞれ独特の蛍光
特性をもつので、送信の色信号と一致する再生の色信号
によつては正しい色相を再現しない。

カラー受像管において、望ましい色相を再生するために
、一般には色復調回路が操作される。

多くの場合、望ましい肌色を再生するために、青色差信
号を復調するための再生の色副搬送波信号は送信の色副
搬送波信号とほＳ゛同位相となるように調整されるが、
赤色差信号を復調するための再生の色副搬送波信号は送
信のそれに対し若干進んだ位相に調整される。このよう
な操作により、ＶＩＲ信号受信時において、色復調回路
５からの青色差信号はクロミナンスのレベルをほＳ゛正
確に反映するが、赤色差信号は、クロミナンスの位相と
、青色差信号を復調するための色副搬送波信号の位相が
一致していても、すなわち、受信機が正しい色副搬送波
信号を再生していても、クロミナンスと上記の予め進め
た位相量の再生色副搬送波信号との位相差に比例。

したレベルとなる。■ＩＲ回路７は、前記のように、Ｖ
ＩＲ信号受信時の色復調回路５からの赤色差信号にもと
づいて再生色副搬送波信号の位相を制御する構成である
ので、上記の余分に進めた位相量にもとづいて誤つ！た
位相制御信号を出力することになる。

この実施例の色信号再生回路では、この発明の考えに従
つて、色復調回路からの色差信号を、ＶＩＲ回路７の入
力側で予め補正する。

この発明によると、上記の補正は、受信されたくビデオ
信号にもとづいて得られた補正信号によつて行なわれる
。

このような受信々号にもとづく相対的な補正方式は、考
えられる他の補正方式、例えば、上記の操作により予測
される偏差を相殺するように、回路それ自体でつくつた
固定レベルの補正信号を利用する方式や回路の動作点を
変更する方式などの固定した方式よりも、回路素子の特
性のばらつきやドリフトによる動作特性への影響がはる
かに少ないという長所をもつ。前記の色復調回路５から
の赤色差信号に対しては、同じ復調回路５の青色差信号
が補正信号として使用される。

位相制御回路９から色復調回路５へ供給されるノ赤色差
信号復調のための第１の色副搬送波信号と青色差信号復
調のための第２の色副搬送波信号とはいずれもＶＩＲ回
路７からの制御信号によつて位相制御を受けるが、この
２つの色副搬送波信号の相互における位相差は固定であ
る。そのため、上．記の第２の色副搬送波信号がＶＩＲ
のクロミナンスと同期している状態、すなわち第２の色
副搬送波信号とクロミナンスの位相が１８０のずれてい
る状態では、色復調回路５の赤色差信号のレベルは上記
の固定の位相差によつて決まる値を比例定数と゛して青
色差信号のレベルと正確に対応することになる。送信の
ＶＩＲ信号のクロミナンスはパースト信号と同位相であ
り、したがつて■ＩＲ信号を受信している期間の復調さ
れた青色差信号は基準レベルに対し負の値を持つ。これ
に対し、赤色差信号は正のレベルを持つ。色復調回路５
からの赤色差信号に所定の比例値て青色差信号を加算す
ることによつて得る補正された赤色差信号は、再生の第
１の色副搬送波信号と送信の第１の色副搬送波信号とが
所定の位相差になつている状態において■ＩＲ信号受信
時に基準レベルとなる。

すなわち、ＶＩＲ信号期間の補正された赤色差信号は、
送信の色副搬送波信号と同相の色副搬送波信号を受ける
ような色復調回路から得られる赤色差信号と等価になる
。上記の加算は、抵抗器によつて行なうことができる。

加算比は変更可能であり、加算比の変更によつてＶＩＲ
回路による位相制御のもとで再生の色副搬送波の位相を
変化させることができ、その結果、好みにより再生画像
の色相を変えることができる。前記のように送信のＶＩ
Ｒ信号のクロミナンスのレベルが輝度信号のレベルと所
定の比例関係にあるので、■ＩＲ信号受信時の輝度信号
と復調の青色差信号とを合成することにより、受信のク
ロマ信号と輝度信号との相互のレベルが送信のそれと一
致したときに基準レベルとなる合成信号を得ることがで
きる。

■ＩＲ回路７は、この合成信号が基準レベルを示すよう
になるまで自動カラー制御回路３を制御する。すなわち
彩度を制御する。上記の合成は、ＶＩＲ受信時に基準レ
ベルに対し、相対的に輝度信号が正、青色差信号が負の
レベルを示すので、単純な加算回路により行ない得る。
第２図に第１図の■ＩＲ回路７の詳細を示し、第３図に
第２図の上側に配置したブロック回路の詳細を示す。

第４図ないし第６図はその動作波形図である。第２図で
、一点鎖線で囲んだ部分は、半導体集積回路装置（ＩＣ
と称する）化された部分であることを示し、Ｐ１ないし
Ｐｌ５はＩＣの外部端子であることを示す。

破線て囲んだ部分はそれぞれの回路ブロックを構成する
ことを示す。第２図の外部端子Ｐ３ないしＰ８には回路
素子が付加される。その詳細は第３図において対応する
番号の外部端子Ｐ３ないしＰ８に関係付けて記載した。
第１図のビデオ検波回路１の検波信号、特に垂直帰線期
間の検波信号は、第５図Ａのように同期信号ａ１〜Ａ３
、同期信号ａ１〜Ａ３のペデスタル部に挿入されたパー
スト信号ｈ−■、ＶＩＲ信号ＶＩＲ等から成る。

映像増幅回路１０からの輝度信号は第５図Ｂのようにな
り、色復調回路からの色差信号Ｂ一Ｙ，Ｒ−Ｙはそれぞ
れ第５図Ｃ，Ｄのようになる。第２図のＶＩＲ回路の入
力線１１，１２に加えられる第５図Ｄ，Ｃの色差信号Ｒ
−Ｙ，Ｂ−Ｙは、合成回路７０１の抵払只，とＲ２との
節点において加算される。

この節点における上記の２つの信号の加算比は、前記の
ように補正された赤色差信号を得る様な値に設定される
。そのため、特別な制限は無いが抵植只，とＲ２は、例
えば１０ＫΩと１００ＫΩとに選ばれる。上記の節点の
信号は、充分に大きい容量を持つコンデンサＣ１と外部
端子Ｐ１と抵抗Ｒ９を介して線１１０に供給される。

この線１，０はスイッチ回路７０３のトランジスタＱ５
のエミッタと、バッファ回路を構成するエミッタフォロ
ワトランジスタＱ３ｌのベースとに接続している。

上記のスイッチ回路７０３は、トランジスタＱ２ないし
Ｑ５と抵抗Ｒｌｌ及びＲｌ。

からなる。この回路７０３は、電源電圧■Ｃｃを受ける
第１の基準電源回路７０４からのバイアス電圧ＶＲｌ，
■１。を受け、トランジスタＱ３のベースにスイッチ制
御信号を受ける。スイッチ制御信号によつてトランジス
タＱ３がオン状態であるときは、抵抗ＲｌｌとＲｌ２の
接続点の電位は低レベルであり、トランジスタＱ４，Ｑ
５はオフ状態である。この状態では、線１９，１１０の
後述するような電位により、トランジスタＱ４，Ｑ５の
エミッタは逆バイアス状態であり、線１９，１１０に対
し充分に高いインピーダンスを示す。上記のトランジス
タＱ３がオフ状態にあるときは、上記の抵抗ＲｌｌとＲ
ｌ。の接続点の電位は高レベルである。この高レベルは
、上記トランジスタＯとｑを充分に飽和動作させるレベ
ルにされている。この時、上記トランジスタＱ４，Ｑ５
は双方向性のスイッチ動作を行ない、上記の線１９と１
１０を飽和動作における低いインピーダンスで上記の第
１の基準電源回路の出力ＶＲｌに結合する。その結果、
線１９，１１０の電位は強制的にほＳ゛上記の回路７０
４の出力電位ＶＲｌに設定される。上記のトランジスタ
Ｑ４，Ｑ５をオン状態にする期間は、例えば前記の合成
回路７０１の抵抗Ｒ１とＲ２の節点における補正された
赤色差信号が基準レベルを示している期間内に選択され
る。

その結果、上記の強制的な電位設定の期間において、コ
ンデンサＣ１の両端子間には上記の電位■Ｒ１と、上記
の抵抗Ｒ１とＲ２の節点の補正赤差信号の基準レベルと
の電位差に等しい電圧が加わるｌことになる。このコン
デンサＣ１の両端子間の電圧は、その容量が前記のよう
に充分大きい値とされているので、上記の強制的な期間
以外でも上記の電位差により設定された一定値を維持す
る。ＶＩＲ信号が受信されている時刻では、上記のトー
ランジスタＱはオフ状態にされる。上記のコンデンサＣ
１によつて、抵抗Ｒ１とＲ２の節点に現われる基準レベ
ルから変化する補正された色差信号は、この基準レベル
がどのようなレベルであろうとも、線１１０において電
位Ｖ８ｌを基準レフベルとする信号に変換される。

このような回路内で基準レベルを変換する構成は、ＩＣ
化回路の動作点を安定化する作用をもつ。上記の強制的
な電位の設定期間は、色差信号が基準レベルを示してい
る期間内なら、特別に制限されない。

この実施例では、トランジスタＯは、同期パルスａ１〜
Ａ３をもとにして第１図の回路１２でつくられた第５図
Ｇに示すような水平同期パルスで同期した水平フライバ
ックパルスで制御される。

したがつて、上記の強制的な電位設定の期間は、第５図
でＴｉ４−Ｔｌ６９ｔ２２−Ｔ２４９ｔ２５−Ｔ２６の
ようになる〇第２図における線１１０の電位は、第５図
Ｆに示すように、上記の期Ｉｌｌｌｔｌ４−Ｔｌ６，ｔ
２−Ｔ５等において電位■Ｒ１に設定され、この電位■
Ｒ１を基準レベルとする補正された赤色差信号と同様な
変化をする。線１。

と１３における青色差信号Ｂ−Ｙと輝度信号Ｙとは、合
成回路７０２の抵抗Ｒ３，Ｒ４と可変抵抗Ｒ５によつて
加算される。この合成信号はエミッタフォロワトランジ
スタＱ１、コンデンサＣ２、１Ｃの外部端子Ｐ２、抵抗
Ｒ８を介して線１９に供給される。上記コンデンサＣ２
は前記のコンデンサＣ１と同様に充分に大きい容量とさ
れる。線１９には線１１０と同様にスイッチ回路７０３
のトランジスタＱ４のエミッタと、バッファ回路を構成
するエミッタフォロワトランジスタｑのベースが接続し
ている。

この線１１１には第５図Ｅに示すように、期間Ｔｌ４−
Ｔｌ６，ｔ２Ｂ−Ｔ２４，ｔ９−Ｔ２６で強制的に電位
ＶＲｌに設定された、補正の青色差信号が現われる。前
記の第１の基準電源回路７０４の出力電圧■Ｒ１はまた
トランジスタＱ７とＲｌ７とから成る第２の電源回路７
０５に供給されている。この第２の電源回路７０５の出
力電圧は、上記．の電位■Ｒ１に対しトランジスタＱ７
のベース・エミッタ間順方向電圧だけ低くなる。

これに対し、前記スイッチ回路７０３のトランジスタＱ
４，Ｑ５が飽和動作しているときの線１９，１１０の電
位は前記のようにほＳ′ＶＲｌであり、したがつてこの
ときの３エミッタフォロワトランジスタＱ８とＱ３ｌの
エミッタ電位と第２の電源回路７０５の出力電圧はほＳ
゛等しい。トランジスタＱ３ｌのエミッタ出力は、抵抗
Ｒ４ｌを介してサンプリング回路７１２に供給される。

また、第２の電源回路７０５の出力電圧は、抵抗Ｒｌ８
を介してサンプリング回路７２５に供給される。上記の
サンプリング回路７１２は、トランジスタＱ３２、ダイ
オードＱ３３及び抵抗Ｒ４。

とによつて構成されており、その出力はＩＣの外部端子
Ｐｌ３を介してコンデンサＣ６と抵抗Ｒ４３、可変抵抗
Ｒ４４から成る保持回路７１３に供給される。上記のト
ランジスタＱ３２のベースは、ゲート回路７１１のダイ
オードＱ２９を介してバッファ回路７１０に接続してい
る。

同様にサンプリング回路７２５の出力は保持回路７０８
に接続し、そのトランジスタＱｌｌのベーフスはゲート
回路７１１のダイオードＱ３Ｏに接続している。

上記のバッファ回路７１０は、後述する波形整形回路７
２１の出力を線１２０に受け、線１１９に、第５図Ｈに
示すように、ＶＩＲ信号のクロミナンス期門間Ｔｌ８−
Ｔｌ，だけ高レベルとなる制御信号を出力する。

この回路７１０の高レベルは、前記１９，１１０に現わ
れる色差信号の最高レベルよりも高い電位に設定され、
低レベルは線１９，１１０における色差信号の最低レベ
ルよりも低い電位に設定される。したがつて、バッファ
回路７１０の出力が低レベルであるときは、ゲート回路
７１１の各ダイオードが順方向バイアス状態となるので
、前記トランジスタＱ３２，Ｑｌｌのベース電位、すな
わち線１２２，１１２の電位は、バッファ回路７１０の
低レベルとダイオードの順方向電圧によつて決まる低い
一定電位となる。逆にバッファ回路７１０の出力が高レ
ベルであるときには、ゲート回路７１１の各ダイオード
は逆バイアス状態であり、このときには、トランジスタ
Ｑ３２，Ｑｌｌのベース電位は、前記の色差信号が現わ
れる線１１０，１９の電位と対応する。サンプリング回
路７１２のトランジスタＱ３。

とダイオードＱ３３とは一種の整流素子として動作し、
出力端子Ｐｌ３の電位に対し、線１．２の電位が高い時
に導通する。したがつてサンプリング回路７１２のサン
プリング期間は、第５図Ｈに示すように、時刻Ｔｉ８−
Ｔｌ９に設定される。その結果、保持回路７１３は、Ｖ
ＩＲ信号のクロミナンス期間における第５図Ｆに示した
ような補正された赤色差信号（Ｒ−Ｙ）″の電位に対応
した電位を保持する。

同様に、保持回路７０８は、上記の保持回路７１３と同
じ期間に、第２の電源回路７０５の出力電位に対応した
電位を保持する。上記のサンプリングの直後の保持回路
７１３と７０８との相互における保持電位差は、ＶＩＲ
信号受信時間における前記の補正された赤色差信号のレ
ベル変化量と一致する。

上記の保持回路７１３と７０８のそれぞれのコンデンサ
Ｃ６，Ｃ４には、それぞれ抵抗Ｒ４３とＲ４４、抵抗Ｒ
２２からなる放電経路が設けられている。

この放電経路によつて、次の垂直帰線期間におけるＶＩ
Ｒ信号受信時のサンプリング開始の直前の上記保持回路
７１３，７０８の保南電位は低下させられており、従つ
て、次の期間における更新された信号のサンプリング保
持が容易になり、また回路が速い応答特性をもつように
なる。垂直帰線期間毎の上記のようなサンプリングによ
り、保持回路７０８の保持電位は第６図Ｂの実線曲線ａ
のように変化し、保持回路７１３の保持電位は同図Ｂの
破線曲線ｂのように変化する。

上記の破線曲線ｂは、放電経路を構成する可変抵抗Ｒ４
４によつてその傾斜を変えることができる。したがつて
抵拍只，４の調整によつて、非サンプリング期間におけ
る保持回路７１３と７０８の相互の保持電位差は調整可
能とされる。上記の保持回路７１３と７０８の保持電位
は電圧差動入力信号として差動増幅回路７１４に供給さ
れ、増幅される。

差動増幅回路７１４は、差動動作のトランジスタＱ３ｌ
９Ｑ３６ラＱ３８９Ｑ３９〜抵抗Ｒ４６９Ｒ４７！Ｒ●
ヤＲ５ｌ、負荷としての抵抗Ｒ４８，Ｒ５Ｏｌダイオー
ドＱ３５，Ｑ３７及び定電流トランジスタＱ４Ｏとその
エミッタ抵払Ｒ５２からなる入力回路と、トランジスタ
Ｑ．ｌ，Ｑ４３ないしＱ４４、ダイオードＱ，ｌ２、抵
抗Ｒ５３ないしＲ５７から成る出力回路とによつて構成
されている。

上記の出力回路の出力端は上記のＰｎｐトランジスタＱ
ｌ４とＮｐｎトランジスタＱ４３とのコレクタに接続さ
れている。

したがつてこの差動増幅回路７１４は、電圧差動入力に
対し電流出力を生じる。

ＶＩＲ信号受信時の前記の補正された赤色差信号のレベ
ルがその基準レベルに対して正電位にあるなら、差動ト
ランジスタＱ３，のベース電位に対し差動トランジスタ
Ｑ３４のベース電位が高くなるので、出力回路の前記Ｐ
ｎｐトランジスタＱ４３のコレクタ電流はＮｐｎトラン
ジスタＱ４４のコレクタ電流よりも増加する。

その結果、ＩＣの外部端子ＰｌＯへは、これらのトラン
ジスタＱｌ３とＱ４４のコレクタ電流の差分の電流が流
出する。差動入力信号が上記の状態と逆であるなら、外
部端子ＰｌＯから差分の電流がトランジスタＱｌ４に流
れる。上記の端子ＰｌＯは線１７を介して第１図の位相
制御回路９の制御端子に接続される。

位相制御回路９には、第７図に示したような差動増幅回
路からなる入力回路が設けられる。

上記端子ＰｌＯにおける出力電流は第７図の一対の差動
入力端子間に接続された抵ｔ／ＬＲ９８に流れ、この抵
抗Ｒ９８によつて電圧信号に変換される。なお、端子Ｐ
ｌＯに接続されたコンデンサＣ７はこのような信号を直
流制御信号にするための平滑用のものである。上記のよ
うな、電流信号を出力する形式の差動増幅回路は、その
出力信号を受ける回路の構成を制限しない。

すなわち、上記の出力トランジスタＱ４３，Ｑ４４が高
いコレクタインピーダンスをもつので、回路は高い出力
インピーダンスをもつ。そのために、上記の電流出力信
号を受ける入力回路における入力基準動作電位がどのよ
うな値であつても、この入力回路の入力端子に接続した
抵抗などの単純な構成の変換手段によつて上記の基準動
作電位に合つた信号に変換できる。また、電流入力で動
作する入力回路に対しては直接の信号源とすることがで
きる。さらに、上記の出力トランジスタＱ４３とＱ４４
の相互のコレクタ電流がほＳ゛一致した状態では、出力
端子ＰｌＯにおける電流を無視できるようになる。

このような状態においては、差動増幅回路７１４の高い
出力インピーダンス特性により、外部端子ＰｌＯは、実
質的なフローティングにある。この状態は、差動増幅回
路７１４を動作させていな５い状態、すなわち出力トラ
ンジスタＱ４３とＱ４４のコレクタ電流をＯにした状態
とほとんど等価である。したがつて、ＶＩＲ信号が挿入
されていない映像信号を受信したときに生ずる差動入力
信号に対Ｏし、上記の差動増幅回路７１４の出力トラン
ジスタＱ４３とＱ４４のコレクタ電流が一致するように
回路を構成することにより、特別な制御手段を使用しな
くても、差動増幅回路７１４から位相制御回路１２への
制御出力信号を実質的にオフ状態にすることができる。

しかしながら、第２図に示している実施例では、次のよ
うな事情により、制御信号をオフ状態にする制御手段を
設けている。

第２図に一点鎖線で囲んだＩＣは、種々のカラー受像機
に使用される。

その場合、受像機によつては、端子ＰｌＯにおける制御
出力レベルの変更を要求される。そのような楊合、例え
ば、前記の保持回路７１３の抵抗Ｒ４３とＲ４４の直列
抵抗値を調整して保持回路７１３の保持電位の変化を第
６図Ｂの破線曲線ｂのような変化特性から変更すること
によつて、差動増幅回路７１４に加える差動入力信号に
実質的なオフセットを与える。そのため、カラー受像機
によつては、ＶＩＲ信号が挿入されていない映像信号に
対して、差動増幅回路７１４が端子ＰｌＯに出力電流を
生じてしまう。上記の制御のために、差動増幅回路７１
４の定電流トランジスタ９。

に対する抵抗Ｒ５６とダイオードＱ４５，Ｑ４６からな
るバイアス回路７１５と並列に制御トランジスタＱ４７
が接続されている。この制御トランジスタＱ４７のベー
スは線１２１を介して、後述する■ＩＲ信号検出回路７
２２の出力端子に接続されている。上記制御トランジス
タＱ４７は、ＶＩＲ信号が挿入されている映像信号の期
間にオフ状態であり、そ５うでないときはオン状態であ
る。

定電流トランジスタＱ４Ｏは制御トランジスタＱｌ７に
より制御され、■ＩＲ信号のない映像信号の期間オフ状
態である。その結果、差動増幅回路７１４は非動作状態
になり、その出力トランジスタＱ４３，Ｑ４４のコレ５
クタ電流はＯとなる。端子Ｐ２に抵抗Ｒ８を介して接続
された線１９には第５図Ｅに示すように、時刻Ｔｌ４−
Ｔｌ６，ｔ２２−Ｔ２４，ｔ２５−Ｔ２６にスイッチ回
路７０３によつて電位ＶＲｌに規制され、時刻Ｔｌ８−
Ｔｌ９に輝度信号Ｙによつて補正３された青色差信号Ｂ
−Ｙの変化に対応した信号（Ｂ−Ｙ）７が現われる。

上記の線１９の信号はエミッタフォロワトランジスタＱ
８、サンプリング回路７０６を介して保持回路７０７に
入力される。

上記サンプリング回路４・７０６は、前記のサンプリン
グ回路７２５と同時に制御される。保持回路７０８の保
持電位の変化を第６図Ａの実線曲線ａに示し、保持回路
７０７の保持電位の変化を同図Ａの破線曲線ｂに示す。
サンプリング終了の直後において、保持回路７０８の保
持電位ＶＲｌ″と保持回路７０７の保持電位（Ｂ−Ｙ）
″との電位差は、補正された青色差信号がＶＩＲ信号に
もとづいて変化した量と対応する。上記保持回路７０８
と７０７の電位は、差動入力信号として、前記の差動増
幅回路７１４と同じ構成の差動増幅回路７０９に入力す
る。その結果、外部端子Ｐ９に上記の補正された青色差
信号の変化に応じた電流信号が出力する。この外部端子
つＰ９の信号は、線１６を介して第１図のＡＣＣ回路３
に制御信号として供給される。この発明にしたがえば、
上記のように、差動増幅回路７０９と７１４に共通なサ
ンプリング回路７２５と保持回路７０８を設ける構成に
かえて、；それぞれの差動増幅回路７０９と７１４とに
それぞれサンプリング回路と保持回路を設ける構成とす
るこができる。

しかしながら、上記の実施例のように、共通のサンプリ
ング回路と保持回路を使用する構成は、”回路素子数が
減少するという長所と、■Ｃの外部端子数が減少すると
いう長所とをもつ。

次に、回路７１６ないし７２３及びそれに付属する回路
について第３図をもとに説明する。

第３図において、インバータ回路１ェないし１２６、ノ
ア回路ＮＲｌないしＮＲｌＯ、エクスクルーシブオア回
路ＥＯＲｌ，ＥＯＲ２、リセット付Ｔ型フリップフロッ
プ回路ＴＦ′１ないしＴＦ５のそれぞれは１１Ｌ（Ｉｎ
ｔｅｇｒａｔｅｄＩｎｊｅｃｔｉＯｎＬＯｇｉｃ）によ
り構成されている。バイポーラトランジスタＱ４９，ｑ
２，Ｑ６２及びＱ６７は、コレクタがバイアス回路７２
４の定電流バイアス端子Ｘｌ，Ｘ２，Ｘ３に接続されて
おり、それぞれＩＬインバータ回路１１，１１５，１２
２の入力側のインターフェース回路を構成している。上
記インバータ回路１１，１１５及び１２。は、インジェ
クタが設けられていない構造とされ、図面上では他のイ
ンバータと異なる記号で表示されている。同様にＩＩＬ
回路の出力側におけるインターフェース用バイポーラト
ランジスタＱ５３，Ｑ６／及び第２図のＱ２７，Ｑ４７
にもバイアス回路７２４の定電流バイアス端子Ｘ４ない
しＸ７がそれぞれ接続している。なお、図面上で複数の
丸を持つインバータ回路は出力駆動電流を増加するため
、複数のコレクタが並列接続されていることを示してい
る。第４図Ａに垂直帰線期間の映像検波信号波形を示す
。同期分離回路１１（第１図参照）はこの負極性の映像
検波信号から、水平、垂直同期信号を分離し、同図Ｂに
示すような同期信号を出力する。第３図の線１５には、
このような同期信号が供給されている。

この線１５における信号は、抵抗Ｒ５９，Ｒ６Ｏｌコン
デンサＣ８，Ｃ９からなる回路７１６″により積分され
、結合コンデンサＣ，、外部端子Ｐ６及び抵抗Ｒ６３を
介して垂直同期信号検出用のトランジスタＱ４８のベー
スに供給される。上記トランジスタＱ４８は、そのベー
スに、可変抵抗Ｒ６ｌ、抵抗Ｒ６２を介して電源■。。
からバイアスを受けており、垂直期間以前ではオン状態
である。線１５に、等価パルスに続いて、時刻ちから低
レベルの期間の長い垂直同期パルスが加わることになる
。

積分回路７１６″の出力電位は垂直同期パルスが発生す
る時亥則，から低下を開始し、時刻Ｔ６の直前の垂直同
期パルスが終了した時刻から土昇を開始する。その結果
、検出回路７１６のトランジスタＱ４８のベース電位は
第４図Ｃに示すように変化する。このトランジスタＱ４
８の非直線特性により、そのコレクタには同図Ｄに示す
ような波形整形された反転信号が現われる。上記トラン
ジスタＱ４８のコレクタ電位を受けるインターフェース
用トランジスタＱ４９は、その結果、時刻Ｔ３−ＴｌＯ
の間オン状態となり、そのコレクタ電位は第４図Ｅに示
すように時刻らまで及び時刻ＴｌＯ以後において高レベ
ルとなり、時刻Ｔ３−ＴｌＯの間低レベルとなる。上記
のトランジスタＱ４９のコレクタ電位の高レベルは論理
値１、低レベルは論理値０に対応する。

インバータ回路１１の出力は、時刻ら−ＴｌＯの間、論
理値１となる。第３図の線１４には、水平発振回路１２
（第１図参照）から、第４図Ｇに示すような水平同期信
号が供給されている。

紙面の都合上、同図Ｇの信号は、圧縮して現わされてい
るが抵抗Ｒ６とダイオードＱ５Ｏによつて振幅制限され
、波形整形回路７１７のトランジスタＱ５ｌのベースに
供給される。トランジスタｑ１のコレクタには、前記の
第５図Ｇに示したような水平同期信号に同期した信号が
現われ、インターフェース用トランジスタＱ５２のコレ
クタには第４図Ｈに示したような信号が現われる。上記
のトランジスタＱ５２の出力信号は、インバータ回路１
１５及び１１６を介してフリップフロップ回路ＴＦ′１
のトリガ端子Ｔに供給される。

１Ｌから成るカウンタ回路７２０に対する入力は上記の
トランジスタＱ４９とＱ５２とによつて与えられる。

ノア回路ＮＲｌとＮＲ２とはラッチ回路を構成し、その
出力、すなわちノア回路ＮＲｌの出力は、インバータ回
路１１の入力が゜“０゛になると゜゜１゛にセットされ
てその状態を保持し、ノア回路ＮＲ３の出力が１になる
と“゜０゛にリセットされる。

フリップフロップ回路ＴＦ′１ないしＴＦ５は、そのリ
セット端子Ｒにインバータ回路１２，１３を介して上記
ノア回路ＮＲｌの出力が供給されている。

フリップフロップ回路ＴＦ′１ないしＴＦ５は直列接続
されており、２進カウンタとして動作する。フリップフ
ロップ回路ＴＦ′１ないしＴＦ５のそれぞれの反転端子
Ｏの出力信号を第４図１ないしＭにそれぞれ示す。時刻
らではフリップフロップ回路ＴＦｌないしＴＦ５はリセ
ット状態にあり、その出力Ｏは全て“１゛である。

垂直同期信号にもとづくトランジスタＱ４９の出力信号
により、上記フリップフロップ回路は、リセット状態が
解除される。このリセット解除においてフリップフロッ
プ回路ＴＦｌは、トランジスタＱ２からの水平同期信号
に同期した信号の立下ノリによりトリガされる。その結
果、フリップフロップ回路ＴＦｌないしＴＦ５は、水平
同期パルスに対する２進カウンタとして動作を開始する
。フリップフロップ回路ＴＦ′ｌないしＴＦ４の反転出
力は第１幡目の同期パルスによりトリガされて門から第
１幡目の同期パルスによりトリガされるまでのＴｌ６−
Ｔ２４の時間、全て゜゜０゛となる。そのため、ノア回
路ＮＲ４の出力は第４図０に示すようにＴｌ６ｌｔ２４
の間６６Ｆ９になる。第１幡目の同期信号にもとづくフ
リツプフロツフプ回路ＴＦｌないしＴＦ５の出力により
ノア回路ＮＲ３の出力は、時刻Ｔ２３で゜゜１゛３にな
る。

この回路ＮＲ３の出力により、前記のラッチ回路の出力
は第４図Ｆに示すように゜゜１゛となり、フリップフロ
ップ回路ＴＦｌないしＴＦ５はリセットされる。なお、
第４図Ｅのように、トランジスタＱ４９からのリセット
解除のための信号はノア回路ＮＲ３の出力より以前の時
刻ＴｌＯで終るようにされており、したがつて、第１７
番目以後の同期パルスに対し、フリップフロップ回路は
動作しない。上記と同様なりウント動作は、次の周期の
垂直期間に再びくり返えされる。上記ノア回路ＮＲ４の
出力は、インバータ回路！を介して第１の波形整形回路
７２「に供給される。

インバータ回路！の出力は上記の時刻Ｔｌ６よりその回
路の遅延時間だけ遅れた時刻にノア回路ＮＲ４の反転信
号゛゜０゛を出力し、同様にインバータ回路１９は、イ
ンバータ回路！の出力に対し遅れた時間に反転信号゜゜
１゛を出力する。インバータ回路１１１の出力は時刻Ｔ
ｌ６から各直列接続のインバータ回路の遅延時間だけ後
の時刻で゜゜１゛になる。このインバータ回路１１１の
出力゜゜１゛の時間の長さはノア回路ＮＲ４の出力゜゛
１゛の長さとほＳ゛同じである。エクスクルーシブオア
回路ＥＯＲｌの一対の入力はインバータ回路１９が定常
動作状態にあるときに不一致であり、信号変化時のイン
バータ回路１９の遅延時間だけ一致である。

その結果、エクスクルーシブオア回路ＥＯＲｌはこの遅
延時間に対応して“゜０゛を出力する。インバータ回路
１８の入力信号の立上り時点においてインバータ回路１
１１とエクスクルーシブオア回路ＥＯＲｌとの出力は共
に“゜０゛であり、インバータ回路１１１の入力信号の
立下り時点において、エクスクルーシブオア回路ＥＯＲ
ｌの出力は．再び“゜０゛になるが、インバータ回路１
１１の出力ぱ゜１゛を維持している。

その結果、ノア回路ＮＲ５は第４図Ｐに示すように、ノ
ア回路ＮＲ５の信号の立上りにだけ応答して出力信号を
生じる。

上記ノア回路ＮＲ５の出力信号によつて、トランジスタ
Ｑ５３は、オン状態になり、抵抗Ｒ７Ｏ．可変抵抗Ｒ７
ｌによつて予めほＳ゛電源電圧ＶＯ。

にまで充電されていた外付端子Ｐ７に接続しているコン
デンサＣｌｌの電荷を放電する。トランジスタＱ５３の
オフダ状態への復帰によつて、コンデンサＣｌｌには再
び充電が開始される。その結果、端子Ｐ７の電位は第４
図Ｑに示すように変化する。差動動作のトランジスタＱ
５４，Ｑ５７、ダイオード９９、定電流トランジスタＱ
５５、抵抗Ｒｌ３、負荷ダイオードＱ６及び出力トラン
ジスタＱ５８によつて比較回路が構成されている。

上記定電流トランジスタＱ５５、差動動作のトランジス
タＱ５７のベースはバイアス回路７２４のバイアス端子
Ｕと比較電圧Ｖ３を与える端子Ｙ１とにそれぞれ接続さ
れている。上記の比較回路の比較電圧がＶ３なので、第
４図Ｑに示した信号に対し、出力トランジスタＱ５８ノ
の出力電流は時亥！１ｔ１８−Ｔｌ９の間ほＳ］となる
。

このトランジスタＱ５８の出力信号はインバータ回路１
１２，１１３を介してインバータ回路１１４に供給され
る。その結果、インバータ回路１１４は第４図Ｒに示し
たように時亥！１Ｌ１８−Ｔｌ９の間に゜“０゛となる
信・号を発生する。インバータ回路１１４の出力信号は
、ＶｌＲ信号のクロミナンス期間内に発生するようにさ
れる。この信号は線１２０を介して前記のバッファ回路
７１０に供給される。前記のカウンタ回路７２０のリセ
ット解除時刻”は、積分回路７１６″に付属する可変抵
抗Ｒ６ｌの値を調整することによつて変更することがで
き、また、インバータ回路１１４の出力パルスの幅は、
可変抵抗Ｒ７ｌの抵抗値によつて調整することができる
。

１１Ｌインバータ回路は、入力端子においてスレツシヨ
ールド電圧をもち、出力端子においてスイッチ特性をも
つので、波形整形回路７２ビのトランジスタＱ５３をＩ
ＩＬインバータ回路に変更し、比較回路を省略する構成
とすることが可能である。

しかしながら、ＩＩＬインバータ回路の制御電流値は小
さく、またそのスレツシヨールド電圧も０．６ボルト程
度の低い値である。コンデンサＣｌｌを１Ｃ内に構成す
ることが難かしいので、このコンデンサＣｌｌのための
外部端子Ｐ７が設けられている。上記のように変更した
場合は、ＩＩＬ回路のスレツシヨールド電圧が低いので
、端子Ｐ７に加わる雑音に対する予裕度が低下する。第
３図のＩＩＬインバータ回路と比較回路との組合せは、
比較回路を比較的高いレベルの比較電圧て動作させるの
で、高い雑音予裕度を持つ。

次に、ＶＩＲ信号検出回路について説明する。外部端子
Ｐ４には、特に制限されないが、コンデンサＣｌ２ない
しＣｌ４、抵抗Ｒ７４ないしＲ７８及びトランジスタＱ
５９がらなるベース接地増幅回路７１『を介して映像検
波回路１（第１図）からの合成映像信号が供給される。
この増幅合成映像信号はレベル検出回路７１８に供給さ
れる。端子Ｐ４に供給される映像信号は、第４図Ａ又は
同図Ａ″に再掲したような負極性のものである。

トランジスタＱ６。の検出レベルは、第４区△″にＶ５
として示すように、ＶＩＲ信号期間の輝度信号レベルを
検出する値とされている。したがつて、上記のトランジ
スタＱ８２は、映像信号Ｖ及びＶＩＲ信号■ＩＲによつ
てオン状態となる。

このトランジスタＱ６。の出力を受けるゲート回路７２
２″のインバータ回路１２２の出力は、第４図Ｔに示す
ように、映像信号及びＶＩＲ信号の期間“１゛となり、
インバータ回路１２３の出力は同図Ｕに示すように“゜
０゛となる。もしも、受信々号にＶＩＲ信号が挿入され
ていなければ、垂直帰線期間の上記インバータ回路１２
２，１２５の出力は破線のように変化しない。波形整形
回路７２２″は、前記インバータ回路１１３の出力信号
を受ける。

この波形整形回路７２２″はノア回路ＮＲ６の出力にイ
ンバータ回路１２１が接続されている点を除いて前記回
路７２「と同じ構成てある。インバータ回路１１３の出
力信号は、第４図Ｒに示したインバータ回路１１４の出
力信号と逆相であり、■■Ｒ信号受信期間の時刻Ｔｌ８
に立上る。

その結果、上記の波形整形回路７２２″の出力信号は第
４図Ｓに示したようにほＳ゛時刻Ｔｌ８で゜゜０゛とな
る。波形整形回路７２２″の出力信号はゲート回路７２
２″の制御信号として使用される。

受信々号にＶＩＲ信号が挿入されている場合、ＶＩＲ信
号期間にインバータ回路１ぉの出力が゜“０゛になる。

この期間内に上記の波形整形回路７２２″の出力が上記
のように“０゛になることによつてノア回路ＮＲ８が“
１゛を出力する。受信々号にＶＩＲ信号が挿入されてい
ない場合、ノア回路ＮＲ７が゜“１゛を出力する。ノア
回路ＮＲ９とＮＲｌＯとを含むラッチ回路７２２″″″
は、上記ノア回路ＮＲ８の出力の“゜１゛によつてセッ
トされ、ノア回路ＮＲ７の出力の６′ｒ゛によつてリセ
ットされる。

その結果、ＶＩＲ信号が受信されている状態では、イン
バータ回路１２４の出力は第４図■に示すように゜゛０
゛となり、インバータ回路１２５の出力は同図ｗに示す
ように“１”となる。

受信々号にＶＩＲ信号が挿入されていない場合、第４図
Ｖ，Ｗの破線のようになる。インバータ回路１２４の出
力は線１。

１を介して前記の回路７１５（第２図）に供給される。

インバータ回路１２５の出力にもとづ゛いて、トランジ
スタＱ６８のオン、オフが制御され、発光ダイオードＬ
ＥＤによつて表示される。端子Ｐ４と回路の接地点間に
接続されたスイッチＳＷは、これをオン状態とすること
によつて、端子Ｐ４に入力する合成映像信号を遮断する
ので、ＶＩＲ信号検出回路の動作を停止させる。

この実施例では、ＶＩＲ信号検出回路は、上記のように
、基準レベルに対し、同期信号が負電位を示し、映像信
号及び■ＩＲ信号が正電位を示すいわゆる負極性の合成
映像信号に対してだけでなく、これとは逆の正極性の合
成映像信号に対しても応答する。

第３図のレベル検出回路７１９は、ＩＣの遊び端子Ｐ３
に設けられており、回路７１８とは逆相の動作をし、し
かもＰｎｐトランジスタＱ６５を使用しているので、正
極性の映像信号に対し、回路７１８と同じ出力信号を生
じる。

回路７１８と７１９のトランジスタＱＯとＱ６７とは並
列に接続されているが、対応する回路７１８又は７１９
の不使用状態ではオフ状態であるのて、回路７１８と７
１９の相互の動作に対する影響は無い。この実施例では
、上記のように、ＶＩＲ信号を利ノ用する色相レベル検
出回路（７０８，７１２〜７１４）、彩度レベル検出回
路（７０６，７０８〜７０９）及びこれらの回路を制御
するための回路が１つのＩＣ内で構成される。

制御回路のための論理回路を実施例のようにクＩＩＬ以
外の回路で構成することも不可能でない。

しかしながら、例えば上記の論理回路を１ＴＬ（Ｔｒａ
ｎｓｉｓｔＯｒＴｒａｎｓｉｓｔＯｒＬＯｇｉｃ）で構
成しようとした場合、′ＲＴＬがＩＬに比べて非常に大
きい消費電力特性を示すことを考慮しなければならない
。クこのような場合、回路を制限された大きさの１つの
ＩＣパッケージ内に構成することが実質的に困難となる
。その結果、回路を少なくとも２つのＩＣパッケージに
分けて配置することになり、ＩＣ外部の配線数も増加す
ることになる。上記の実施例のような相互に関係し合う
回路を１つのＩＣパッケージ内に形成する構成は論理回
路をＩＬで構成することによつて始めて可能とされてい
る。

なお、上記第２図及び第３図において、ＩＣの外部端子
に関連するトランジスタのベースもしくはコレクタエミ
ッタ通路に挿入された抵抗Ｒ８，Ｒ９９Ｒ２Ｏ９Ｒ４２
９Ｒ３６９Ｒ５７９Ｒ６３９Ｒ６７９Ｒ８Ｏ９Ｒ８２９
Ｒ７。

，Ｒ８７等は、ＬＣの取扱い等の状態における静電気な
どにもとづく外部端子からＩＣ内トランジスタへの異状
電流を制限し、トランジスタを特性劣化、破壊などから
保護する。これらの抵抗の抵抗値は、回路の正常な動作
を制限しないように、例えば数１０Ωの値とされる。上
記の実施例は種々に変更可能てある。

第８図の回路は前記の回路７０３ないし７０５に替る回
路として示されている。

図の回路では、トランジスタＱ４，Ｑ５とそれぞれ並列
に逆接続のトランジスタα″，Ｑ５″が接続されている
。またトランジスタＱ７のベースに、飽和動作のトラン
ジスタＱ７″が挿入されている。前記のように、強制的
な電位設定の期間では、トランジスタＱ４，Ｑ５の飽和
動作により線１９，１１０の電位が固定される。このと
きの線１９，１１０の電位は、第１の基準電源回路の出
力電位■Ｒ１に対しトランジスタＱ４，Ｑ５の飽和電圧
だけ低下する。そのため、線１９，１１０とトランジス
タＱ７のエミッタ電位との間に若干の電位差が生じる。
飽和動作ののトランジスタＱ／はこのような電位差を補
償するように働く。トランジスタＱ４，Ｑ５は、ＩＣ内
では、他のトランジスタと同様に、半導体基板上にエピ
タキシャル成長され、Ｐｎ接合によつてアイソレーシヨ
ンされたコレクタ領域表面にベース領域を形成し、この
ベース領域にエミッタ領域を形成することによりつくら
れる。

この場合、電流増幅率などの特．性のためにエミッタ領
域は他の領域よりも高不純物濃度とされる。それ故にト
ランジスタＱ４，Ｑ５のコレクタとエミッタとを入れ替
えて動作させる場合、同じ動作特性は示さない。線１９
，１１０からは、第１図のトランジスタＱ８，Ｑ３ｌの
ベースに電流が供給されているので、上記の強制的な電
位設定期間では、通常、トランジスタＱ４，Ｑ５から線
１９，１１０に電流が供給される。

しかしながら、補正された色差信号のレベルの変化に応
じ、上記の電位設定期間において、線１９，１１０の電
位が高くなることがある。この場合、線１９，１１。か
らトランジスタＱ４，Ｑ５に対し電流が流れる。このよ
うな双方向の電流に対し、トランジスタα″とｑ″は線
１９，１１０と■Ｒ１電源間に対称の電気特性を与える
ために挿入されている。第１０図の回路は、第８図の飽
和動作のトランジスタＱ／に替えて、トランジスタＱ４
，Ｑ５と同時にスイッチ制御されるトランジスタＱ／″
を使用し冫ている。

この回路では、トランジスタＱ７のエミッタに新たに挿
入されたコンデンサＣｌ２によつて電位が保持される。
第９図は、補正された赤色差信号を得るために、第２図
の抵拍只，，Ｒ２による固定合成回路に・替え、可変抵
抗Ｒ１″を挿入することにより、より望ましい信号を得
るように、可変合成回路とした例を示す。

この発明は、他の実施例でも使用される。

例えば、補正された青色差信号を共通に受ける゛２つの
サンプリング回路とこれらのサンプリング回路に付属す
る保持回路が設けられ、一方のサンプリング回路は、Ｖ
ＩＲ信号寂信時に動作させられ、他方のサンプリング回
路は、ＶＩＲ信号が基準の黒レベルを示しているときに
動作させられる。

その結果、２つの保持回路間には、ＶＩＲ信号受信時の
補正された青色差信号のレベルに対応した電位差が生じ
る。この電位差は、差動増幅回路を介して彩度制御信号
として取り出される。同様に、補正された赤色差信号を
受ける２つのサンプリング回路と２つの保持回路及び差
動増幅回路が使用されれ、２つのサンプリング回路の制
御により、差動増幅回路から色相制御信号が得られる。

第１１図は更に他の実施例のＶＩＲ回路のブロックを示
す。

同図の線１４には、充分に容量の大きいコンデンサＣ２
を介して前記の実施例と同様に、補正された青色差信号
が供給され、線１５には同様に充分容量の大きいコンデ
ンサＣ１を介して赤色差信号が供給される。

スイッチ回路１０は、線１６に受ける水平同期パルスと
同期した前記実施例と同様な同期パルスによつて制御さ
れ、このパルスの期間に上記の線１４，１５の電位を強
制的に設定する。

サンプリング回路２０の制御線１７に対し、■ＩＲ信号
の直前にだけ発生するサンプリングパルスが供給される
。

このサンプリングパルスは、特に制限されないが、、上
記水平同期パルスと同期したパルスとされる。このよう
なパルスは、前記実施例の論理回路と類似の回路によつ
てつくることができる。その結果、サンプリング回路２
０は、ＶＩＲ信号が受信される直前の時刻の線１４にお
ける補正された青色差信号の基準レベルをサンプリング
する。

このサンプリング信号は保持回路３０に保持される。サ
ンプリング回路２１及び２２の共通の制御線１１３に対
し、ＶＩＲ信号に同期した、前記実施例と同じサンプリ
ングパルスが加えられる。

その結果、保持回路３１にはＶＩＲ信号受信時刻の補正
された青色差信号のレベルが保持され、保持回路２３に
は同じ時刻の補正された赤色差信号のレベルが保持され
る。

上記の各保持回路からの出力を受ける差動増幅回路４０
からは、補正された青色差信号のレベルに対応した信号
が出力し、差動増幅回路４１からは補正された赤色差信
号に対応した信号が出力する。

差動増幅回路４０の出力は彩度制御信号として利用され
、差動増幅回路４１の出力は色相制御信号として利用さ
れる。第１１図の実施例のＶＩＲ回路は、前記実施例の
ような、１つのの共通な基準電源回路７０４から、差動
増幅回路７０９，７１４に基準レベルを与える構成でな
く、線１４から直接に基準レベルを与える構成である。

そのため、差動増幅回路に供給する基準レベルは、トラ
ンジスタの飽和電圧による誤差を含まない。第１１図の
実施例では、２つの差動増幅回路４０，４１に対し、共
通のサンプリング回路２０と保持回路３０とが使用され
るので、回路素子数が減少する。

補正された青色差信号は、前記の実施例においてこの第
５図Ｅに示したように、■ＩＲ信号受信時にその基準レ
ベルから負電位方向だけに変化する。

サンプリング回路２０が、第２図のようなＮｐｎトラン
ジスタを使用している場合、このサンプリング回路は、
サンプリング期間における入力信号の高いレベルだけを
サンプリングする。したがつて、サンプリング回路２０
の線１１に対するサンプリング制御信号の発生期間は、
ＶＩＲ信号受信の直前の期間だけでなく、ＶＩＲ信号受
信直後の期間まで変化又は変動してもさしつかえない。

【図面の簡単な説明】

第１図は実施例の回路のブロック図、第２図及び第３図
は第１図のブロック７の詳細な回路図、第４図Ａ，ｂな
いし第６図はその動作波形図、第７図は第２図の回路に
接続する回路の回路図、第８図ないし第１１図はそれぞ
れ他の実施例の回路ｊ図である。 ７・・・・・・ＶＩＲ回路、７０１，７０２・・・・・
・信号合成回路、７０３・・・・・スイッチ回路、７０
６，７１２，７２５・・・・・・サンプリング回路、７
０７，７０８，７１３・・・・・・保持回路、７０９，
７１４・・・・・・差フ動増幅回路、７１１・・・・・
・ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ クロマ信号と色副搬送波信号とを受け、赤色差信号
   と青色差信号を出力する色復調回路と、輝度信号と上記
   青色差信号を受け、輝度信号により補正された青色差信
   号と、上記青色差信号と赤色差信号とを受け、青色差信
   号により補正された赤色差信号を出力する補正回路と、
   ＶＩＲ信号が受信されたときの、上記の補正された赤色
   差信号のレベルを検出し、第１の出力を生じる第１の差
   動増幅回路と、ＶＩＲ信号が受信されたときの上記の補
   正された青色差信号のレベルを検出し第２の出力を生じ
   る第２の差動増幅回路と上記第１、第２の差動増幅回路
   に共通な参照電位源から成る検出回路と、上記第１の出
   力を制御信号として受け、上記色復調回路に供給する色
   副搬送波信号の位相を制御する第１の制御回路と、上記
   第２の出力を制御信号として受け、上記色復調回路に供
   給するクロマ信号のレベルを制御する第２の制御回路を
   含むことを特徴とする色信号再生回路。