JPS6048920B2 - 半導体整流装置 - Google Patents

Description

【発明の詳細な説明】 本発明はたとえば５０ｋＶ・ １００ｋＡ級の高電圧・
大電流の半導体整流装置に関する。

従来の１つの半導体整流素子の最大定格はたとえば４ｋ
Ｖ・ ２ｋＡ程度であつて、たとえば数１０ｋＶ・ １
００ｋＡ級の高電圧・大電流の半導体整流装置を製作す
るには半導体整流素子を安全率も考慮して数１０個直列
に１卯個程度並列に直列接続する必要がある。

このように並列数が多く電流が大きいと、回路のわずか
なインダクタンスの差などの電磁作用による電流分担の
不平衡も大きくなつてくる。そのため従来の高電圧・大
電流の半導体整流装置では、たとえば第１図に示すよう
に半導体整流素子（半導体整流素子を直並列接続した単
位体も含む）１を直列接続し、それらを円周上に対称に
配置して電磁作用による電流分担の不平衡を小さくする
方法が採られている。

しかしこの方法では・半導体整流素子１を直列接続する
とき必要になる電圧分担回路が半導体整流素子ごとに必
要であつて回路構成が複雑化するほか、直列数が大きく
電圧が高くなると各直列接続間の絶縁の問題も生じて構
造が複雑となり、さらに半導体整流素子が３つ端子サイ
リスタなどの場合にはゲート回路を半導体整流素子ごと
に絶縁しなければならないなどの欠点があつた。本発明
の目的は、上記した従来技術の欠点をなくし、電流分担
を平衡させかつ構成・構造を簡半にした高電圧・大電流
の半導体整流装置を提供Ｊるにある。

本発明は、複数個の半導体整流素子を直並列接続してス
タックを構成するとともに、該スタックの複数個を円周
上に配置して並列接続し、それをさらに数段直列接続し
て構成したことを特徴とする高電圧・大電流の半導体整
流装置てある。

以下、本発明の実施例を図面にしたがつて説明する。第
２図は本発明による半導体整流装置の一実施例の構成を
示す接続図て、図中の２は半導体整流素子のスタックで
ある。

また第３図は第２図のスタック２の一実施例を示す接続
図で、図中の３は半導体整流素子、４はアノード・リア
クトルである。第２，３図において、半導体整流装置の
スタック２は第３図のように数個の半導体整流素子３を
直接並列接続しそれらを数組直列接続して構成される。
なおスタック２内の直接並列接続数か２個以上任意であ
るがたとえば４個程度が適当であり、直列接続数も２組
以上任意であるがたとえば５〜６組程度が適当である。
またアノード・リアクトル４はもちろんカソード・リア
クトルであつてもよい。このような構成のスタック２は
第２図のように円周上に複数個配置されて並列接続され
、それらはさらに数段直列接続されて半導体整流装置が
構成される。なお以下各図面を通じて同一符号は相当部
分を示すものとする。このように構成すると、半導体整
流素子のスタック２は円周上に対称に配置されるためス
タック．’２の間の電流分担の平衡をとりやすいばかり
でなく、１個のスタック２は数個の半導体整流素子３が
直接並列接続されてているため分圧回路は直接並列接続
ごとに１個となり第１図と比較するとｌ’鍜下の個数に
減少でき、かつ１個のスタック２３はたかだか数組の直
列接続数であるためスタック２内の絶縁が容易となり、
したがつて装置の製作が大幅に簡単になる。

第４図は本発明による半導体整流装置の一実施例の構造
を示す斜視図で、図中の５は共通電位り４ング、６は支
持がい子である。

第４図において、゛共通電位リング５の同電位の円周上
に半導体整流素子のスタック２を並べて並列接続し、そ
れらを支持がい子６を用いて積み重ねるとともに、上下
のスタック６を接続することにより数段直列接続すれは
、高電圧・大電流の半導体整流装置が容易に製作できる
。またこの共通電位リング５を含む同電位の円周の外側
にシールドリング（図示せ７ず）を付けることにより、
コロナ放電等の絶縁上の問題も軽減できる。さらに半導
体整流素子がたとえば３端子サイリスタの場合には１個
のスタック２内の直接並列接続された数個の素子のゲー
ト回路はパルストランス（図示せず）の１つの２次ク巻
線により共通に点弧できるから、スタック２内の直列接
続数だけの低い耐圧で直列接続数だけの２次巻線をもつ
１個のパルストランスを用いて１個のスタック２を点弧
できる。しかも１個の共通電位リング５上に取り付けら
れた全スタック２は７同電位にあるため各パルストラン
スの１次側は共通にでき、したがつてゲートパルス発生
回路（図示せず）は１個の共通電位リング５に対し１組
だけ設ければよいなどの利点をもつ。第５図は本発明に
よる半導体整流装置の他の実・施例の構造を示す斜視図
で、図中の７は接続バーである。第５図においては上下
方向の２段分のスタック２が接続バー７により並列接続
され、それらがさらに共通電位リング５により並列接続
される。このため特に電流が大きく並列接続数の多い半
導体整流装置に適している。さらに必要に応じて上下方
向の並列接続数を増すこともてきるし、それらをさらに
所要の直列接続数だけ積み重ねて高電圧にすることもて
きる。第６図は本発明による半導体整流装置のさらに他
の実施例の構造を示す平面図で、図中の８は付属回路た
とえばゲートパルス発生回路である。

第６図においては、とくに３端子サイリスタのスタック
２の場合に、共通電位リング５上に配置されるスタック
２の１個分のスペースをあけ、そのスペースに付属回路
である３端子サイリスタのゲートパルス発生回路が配置
される。このようにすると整流装置の構造的な対称性が
なくなるため電流分布に若干の不平衡を生じるが、しカ
ルゲートパルス発生回路が１個所にまとめられて外側に
配置されるためその保守・点検が容易になる利点をもつ
。なおダイオードのスタック２の場合にも、付属回路て
ある故障検出回路やサージ電圧分担用コンデンサの分圧
回路などを前記スペースに配置することができる。なお
共通電位リング５上にスタック２などを配置する場合に
、スタック２より内側の空間には、実際には分圧用コン
デンサや抵抗器などの保守・点検の必要性の少ない部品
を配置できるので、その空間は有効に利用できる。

第７図は本発明による半導体整流装置のさらに他の実施
例を示す接続図である。この図は第２図のような円周配
置を円周方向に展関して図示したもので、実際には右側
の各矢印と左側の各矢印とは接続されている。第７図に
おいては、スタック，２を上下方向に直列接続するのに
スタック２の位置が順次に右（または左）方向に偏位す
るように接続される。この場合には電流は主として順次
変位したスタック２を通つて流れ、並列接続する共通電
位リングを通して流れる電流は回路の抵抗分があるため
小さな値である。したがつて第７図では電流は円周上を
一周して上から下に流れることになり、外部磁界が存在
する場合にも並列の各スタック２を流れる電流は外部磁
界の影響を均等に受けるから電流分布も均等となる。こ
のため本半−導体整流装置がたとえば変圧器に近接して
配置されるようなときにも、変圧器による磁界の影響を
受けることなく一様な電流分布がえられるから、装置全
体を配置するスペースを小さくできる利点がある。第８
図は本発明による半導体整流装置のさらに他の実施例を
示す接続図てある。

第８図は第７図の装置をさらに改良したものである。す
なわち第７図の装置では電流が円周上を一周して上から
下に流れるため、１つの大きなコイルを構成することに
なつて、半導体整流装置全体のインダクタンスが大きく
なる欠点がある。このため第８図では左右に隣り合うス
タック２ごとに左右の逆方向に順次偏位して上下方向に
直列接続される。このようにすれば互いに逆方向のコイ
ルを構成することになつて装置全体のインダクタンスを
小さくできる。なおこの場合のスタック２の円周上の並
列数は偶数に限られる。第９図は本発明による半導体整
流装置のさらに他の実施例を示す接続図、第１０図は第
９図の装 つ置を用いたサイリスタしや断器を示す回路
図で、図中の９，１０は本発明による半導体整流装置、
１１，１２はサイリスタ、１３はコンデンサ、１４はイ
ンダクタンスてある。

第９図において本発明による半導体整流装置１１，１２
は２段に積み重ねて構成される。第１０図のサイリスタ
しや断器において、あらかじめコンデンサ１３には図示
する極性に充電されていて、サイリスタ１１に流れてい
る負荷電流Ｉ，をしや断するにはサイリスタ１２を点弧
する。するとコンデンサ１３およびイングクタンス１４
により転流電流Ｉ。が流れるから、１２が１１よりも大
きくなるようにコンデンサ１３の容量および充電電圧を
選んでおけばサイリスタ１１の電流は零となつてサイリ
スタ１１はターンオフし、負荷電流Ｉ，がしや断される
。しかしこの場合サイリスタしや断器の電流容量が大き
くなると、回路の配線などにもとずくインダクタンス１
４は小さくしにくいためコンデンサ１３の容量が非常に
大きくなつて経済的にも空間的にも非常に不利となる。
そこでこのサイリスタしや断器に第９図の半導体整流装
置を適用して、２段に積み重ねて構成された本発明によ
る半導体整流装置（第２〜８図による装置）９，１０を
それぞれサイリスタ１１，１２として構成すれば、配線
の長さをできるだけ短かくして配線にもとずく回路のイ
ンダクタンス１４を最小にすることによりコンデンサ１
３の容量を小さくできる利点がある。なお第９，１０図
ではサイリスタしや断器について説明したが、その他の
適用においても設置面積を小さくできるほか２つの半導
体整流装置９，１０間の電磁作用などによる相互作用も
小さくできる利点がある。また半導体整流装置は２段に
限らず多数段だけ積み重ねても同様の効果がえられノる
。以上の説明から明らかなように、本発明によれば各半
導体整流素子スタックの配置が対称的であるため電磁作
用による電流分担の不平衡が最小となつて性能的ならび
に技術的にすぐれ、かつ構成７ならびに構造が簡単で製
作が容易な経済的にもすぐれた高電圧・大電流の半導体
整流装置が実現される。

【図面の簡単な説明】

第１図は従来の半導体整流装置の一例を示す接フ続図、
第２図は本発明による半導体整流装置の一実施例の構成
を示す接続図、第３図は同じくスタックの構成を示す接
続図、第４図は同じく構造を示す斜視図、第５図は本発
明による他の実施例の構造を示す斜視図、第６図は本発
明によるさらにの実施例の構造を示す平面図、第７〜９
図はそそれさらに他の実施例の構成を示す接続図、第０
図は第９図を用いたサイリスタしや断器の実施例を示す
回烈図である。 符号の説明、２ ・・・・・・半導体整流素子のスタッ
ク、３・・・・・・半導体整流素子、５・・・・・・共
通電位リング。

Claims (1)

1. 【特許請求の範囲】 １ 直並列接続された半導体整流素子からなるスタック
   を共通電位リングに複数個並列接続して並列体を構成し
   、該並列体をさらに所定段直列接続して直例体を構成し
   てなる半導体整流装置。 ２ 前記直列体は隣接段の前記並列体の前記スタックが
   前記共通電位リングに関して一方向に順次偏位して直列
   接続し構成される特許請求の範囲第１項記載の半導体整
   流装置。 ３ 前記直列体は隣接段の前記並列体の前記スタックが
   前記共通電位リングに関して１つおきにそれぞれ一方向
   およびその逆方向に順次偏位して直列接続し構成される
   特許請求の範囲第１項記載の半導体整流装置。 ４ 前記並列体は前記スタックを共通電位リングに複数
   個並列接続するとともに少なくとも１個の付属回路を前
   記共通電位リングに併設して構成された特許請求の範囲
   第１項記載の半導体整流装置。