JPS6045501B2 - associative memory device - Google Patents

associative memory device

Info

Publication number
JPS6045501B2
JPS6045501B2 JP9529879A JP9529879A JPS6045501B2 JP S6045501 B2 JPS6045501 B2 JP S6045501B2 JP 9529879 A JP9529879 A JP 9529879A JP 9529879 A JP9529879 A JP 9529879A JP S6045501 B2 JPS6045501 B2 JP S6045501B2
Authority
JP
Japan
Prior art keywords
data
hamming distance
memory device
associative memory
unit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9529879A
Other languages
Japanese (ja)
Other versions
JPS5619182A (en
Inventor
武 小倉
忠信 二階堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9529879A priority Critical patent/JPS6045501B2/en
Publication of JPS5619182A publication Critical patent/JPS5619182A/en
Publication of JPS6045501B2 publication Critical patent/JPS6045501B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Description

【発明の詳細な説明】 本発明は連想メモリ装置、詳しくは、パターン酬−L
plTEL1−セをLn威n↓↓゛拙一唸佃桧“七ナ4
゛本フ メモリ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an associative memory device, specifically, a pattern memory device.
plTEL1-se wo Lnwei n↓↓
This book concerns memory devices.

従来の連想メモリ装置は、外部から入力した検索デー
タと完全に一致している記憶データのみを選択して出力
するというもので、曖昧さを持つて記憶データを選択す
るということは考慮されていない。
Conventional associative memory devices select and output only stored data that completely matches externally input search data, and do not take into account the possibility of selecting stored data based on ambiguity. .

従つて、このような曖昧さを持たない連想メモリをパタ
ーン認識処理へ応用しようとする場合、認識しようとす
るパターンと連想メモリ中に記憶されている標準パター
ンとは完全に一致していなければならないという制約が
ある。しかし、一般に認識しようとするパターンと標準
パターンとは雑音、位置ずれ等のため、完全に一致して
いることは少なく、従来の曖昧さを持たない連想メモリ
を用いてパターン認識処理を行うには、特殊な誤りを訂
正符号とその復号化過程を用いて、連想動作に曖昧さを
導入しなければならない。すなわち、誤りを訂正完全符
号となるように符号化した原理パタン・データに誤り訂
正の復号化操作を行い、該原データに対して曖昧さをも
つ縮退デー・夕をつくり、該縮退データ空間で従来の曖
昧さをもたない連想動作を行いという構成をとらなけれ
ばならない。この従来の連想メモリを用いた構成では、
曖昧さを導入する復号化のための動作時間、金物量が増
大するとう欠点がある。 本発明の叙上の事情に鑑みな
されたもので連想メモリにハミング距離を利用した曖昧
さをもつ連想機能を付与して、検索データと完全に一致
している記憶データ以外の、検索データとハミング距離
によつて関係づけられた記憶データをも選択できるよう
にした連想メモリ装置を提供することにある。
Therefore, when trying to apply such an unambiguous associative memory to pattern recognition processing, the pattern to be recognized must completely match the standard pattern stored in the associative memory. There is a restriction. However, in general, the pattern to be recognized and the standard pattern rarely match perfectly due to noise, positional deviation, etc., and it is difficult to perform pattern recognition processing using conventional unambiguous associative memory. , we have to introduce ambiguity into the associative operation by using a special error-correcting code and its decoding process. In other words, an error-correcting decoding operation is performed on the principle pattern data that has been encoded to become an error-corrected perfect code, creating a degenerate data set that has ambiguity with respect to the original data, and degenerating data in the degenerate data space. It must be constructed by performing associative operations without conventional ambiguity. In this configuration using conventional associative memory,
The disadvantages are that it introduces ambiguity, increases the operating time for decoding, and increases the amount of hardware. This was done in view of the circumstances described above of the present invention, and by giving an associative memory an associative function with ambiguity using Hamming distance, it is possible to combine search data and Hamming data other than stored data that completely matches the search data. It is an object of the present invention to provide an associative memory device that can also select stored data related by distance.

今、2つのデータA=〔Ala2a3a4〕、B=〔b
1■B3b4〕をモデユロ2で加算して、を得たとする
Now, two data A = [Ala2a3a4], B = [b
1■B3b4] by modulo 2 to obtain.

こ)で、dl=A,+Bi(1=1、2、3、4)であ
る。この時、Diぱ゜0゛か“゜1゛かのいずれかであ
り、その1の総和をハミング距離という。すなわち、ハ
ミング距離dは、で表わされる。当然のことながらd=
0の場合、2つのデータA..Bは完全に一致しており
、dの値が大きくなるに従い類似しなくなる。第1図お
よび第2図は本発明の一実施例であつて、ハミング距離
dが0、2未満、2以上という3種類の関係を利用した
最も単純な曖昧さをもつ連想機能を有した連想メモリで
ある。
), dl=A,+Bi (1=1, 2, 3, 4). At this time, Di is either 0 or 1, and the sum of 1 is called the Hamming distance.In other words, the Hamming distance d is expressed as.Of course, d=
0, two data A. .. B are completely consistent, and as the value of d increases, they become less similar. FIG. 1 and FIG. 2 show an embodiment of the present invention, which is an association having an associative function with the simplest ambiguity using three types of relationships in which the Hamming distance d is 0, less than 2, and 2 or more. It's memory.

第1図は必要な論理を分散的にもつた単位セルに示し、
第2図は第1図の単位セルに托個用いた4ワード×4ビ
ット構成のセルアレイを示す。本発明で対象とするメモ
リは半導体メモリであつても、その他のメモリであつて
もよい。第1図において、1は情報Mjを記憶する記憶
素子、2は検索データSiの入力端、3は下位の単位セ
ルからの伝搬情報Ei−1の入力端、4は下位.の単位
セルからの伝搬情報F,−1の入力端である。
Figure 1 shows a unit cell with the necessary logic in a distributed manner.
FIG. 2 shows a cell array having a 4 word x 4 bit configuration, which is used for the unit cells shown in FIG. The memory targeted by the present invention may be a semiconductor memory or other memory. In FIG. 1, 1 is a storage element that stores information Mj, 2 is an input terminal for search data Si, 3 is an input terminal for propagation information Ei-1 from a lower unit cell, and 4 is a lower . This is the input terminal for the propagation information F,-1 from the unit cell.

5は排他的論理和ゲート、6,7は入力端子の一部にイ
ンバータを含む論理積ゲート、8は論理和ゲートである
5 is an exclusive OR gate, 6 and 7 are AND gates including an inverter as part of their input terminals, and 8 is an OR gate.

9は上位の単位セルへの伝搬情報E,の出力端、10は
上位の単位セルへの伝!搬情報Fiの出力端である。
9 is the output end of the propagation information E, to the upper unit cell, and 10 is the output end of the propagation information E, to the upper unit cell! This is the output terminal for transport information Fi.

第2図の11〜26は第1図に示した単位セルで、例え
ば単位セル12に注目するに、その端子2,3,4,9
,10が第1図に同じ記号の所に対応する。他の単位セ
ルについても同様である。27〜30は検索デー・夕の
供給源、31は論理゜゜1゛に相当する電位供給端、3
2は論理“0゛に相当する電位供給端である。
Reference numerals 11 to 26 in FIG. 2 are the unit cells shown in FIG.
, 10 correspond to the same symbols in FIG. The same applies to other unit cells. 27 to 30 are search data supply sources; 31 is a potential supply terminal corresponding to logic ゜゜1゛; 3
2 is a potential supply terminal corresponding to logic "0".

33〜40は連想結果の出力端子で、このうち、33〜
36は各ワードの最上位の単位セル14,18,22,
26からの出力信号E,であり、37〜40は同じく各
ワードの最上位の単位セル14,18,22,26から
の出力信号F,である。
33 to 40 are output terminals for association results;
36 is the highest unit cell 14, 18, 22,
Similarly, 37 to 40 are output signals F from the most significant unit cells 14, 18, 22, and 26 of each word.

さて、第1図の単位セルは、下位からの伝搬情報Ei−
1,F,−1、及び、記憶情報Mil検索データSiか
ら、次の論理式ノで表わされる伝搬情報EI,Flを出
力する。
Now, the unit cell in Fig. 1 has the propagation information Ei-
1, F, -1 and the storage information Mil search data Si, propagation information EI and Fl expressed by the following logical formula are output.

たS゛し、4はモデユロ2の加算すなわち排他的論理和
を表わす。上記(3)式により、伝搬情報E,は下位の
すべての単位セルでMi(5S,とが一致しているとき
論理1をとる。換言すれば、各ワードにおい・て、Mi
(5S,とが不一致の単位セルが1つでもあると、最上
位の単位セルの出力Eiは論理“゜0゛となる。一方、
伝搬情報F,がワードを構成する単位セルのうち、Mi
とS,とが不一致である単位セルの数が1以下のとき理
“0゛をとり、不一致”である単位セルの数が2以上の
とき論理゜゜1゛をとる。すなわち、各ワードの最上位
の単位セルの出力E1=E..Fi=Fの組み合せによ
り、3種類の関係が識別できる。つまり、E=1、F=
0のとき、不一致である単位セルの数は零、すなわち記
憶データと検索データとのハミング距離はOであり、E
=0、F=0のとき、不一致である単位セルの数は1、
すなわち記憶データと検索データとのハミング距離は1
であり、E=0、F=1のとき不一致である単位セルの
数は2以上、すなわち記憶データと検索データとのハミ
ング距離は2以上である。このように、第1図の単位セ
ルにより第2図に示すセルアレイを構成し、供給線27
〜30に検索データを入力して連想動作を行つた際、各
ワードの最上位の単位セル14,18,22,26から
出力される伝搬情報E,Fにもとづき、E=1、F=0
であるワードの記憶データを選択すると、検索データと
一致した記憶データが出力されることにより、又、E=
0、F=0であるワードの記憶データを選択すると、検
索データとのハミング距離が1の記憶データが出力され
ることになる。
4 represents addition of modulo 2, that is, exclusive OR. According to the above equation (3), the propagation information E, takes logic 1 when Mi(5S,) matches in all lower unit cells.In other words, in each word, Mi
(5S, If there is even one unit cell that does not match, the output Ei of the highest unit cell becomes logic "゜0゛."On the other hand,
Among the unit cells in which the propagation information F, constitutes a word, Mi
When the number of unit cells in which and S, do not match is less than or equal to 1, the logic value is "0", and when the number of unit cells that are mismatched is greater than or equal to 2, the logic value is "1". That is, the output E1 of the most significant unit cell of each word is E. .. Three types of relationships can be identified by the combination of Fi=F. That is, E=1, F=
0, the number of unmatched unit cells is zero, that is, the Hamming distance between the stored data and the search data is O, and E
= 0, F = 0, the number of unmatched unit cells is 1,
In other words, the Hamming distance between the stored data and the retrieved data is 1
When E=0 and F=1, the number of mismatched unit cells is 2 or more, that is, the Hamming distance between the stored data and the search data is 2 or more. In this way, the cell array shown in FIG. 2 is constructed by the unit cells shown in FIG.
When inputting search data to ~30 and performing an associative operation, E=1, F=0 based on the propagation information E, F output from the highest unit cell 14, 18, 22, 26 of each word.
When memory data of a word is selected, memory data that matches the search data is output, and E=
If the stored data of the word 0, F=0 is selected, the stored data whose Hamming distance with the search data is 1 will be output.

更に、各ワードの最上位の単位セルから出力される伝搬
情報Fのみり着目し、F=0であるワードの記憶データ
を選択すると、検索データとのハミング距離が2未満の
記憶データが出力れることにより、又、F=1であるワ
ードの記憶データを選択すると、検索データとのハミン
グ距離が2以上の記憶データが出力されることになる。
先の論理式(1)で示した論理機能を満たす構成は、第
1図以外にも考えられているが、いずれの場合も、一つ
の単位セルにあたり記憶素子と4ゲート程度の論理ゲー
トを用いて、きわめて簡単にハミング距離を利用した曖
昧さをもつ連想機能を有する連想メモリが構成できるた
め、高速なパターン認識処理の実現が可能になる。なお
、実施例では、ハミング距離が012未満、2以上の関
係を用いた曖昧さをもつ連想機能を有する連想メモリの
構成を示したが、さらに論理を付加することによつて、
3以上の任意の自然数をnとしたとき、ハミング距離が
0..n未満の任意距離、n未満の任意距離以下、一定
値以上の関係を用いた曖昧さをもつ連想メモリも、同様
な考え方に基づいて構成できる。
Furthermore, if we focus only on the propagation information F output from the highest unit cell of each word and select the stored data of the word where F=0, the stored data whose Hamming distance with the search data is less than 2 will be output. Therefore, when the stored data of the word F=1 is selected, the stored data having a Hamming distance of 2 or more with respect to the search data will be output.
Configurations that satisfy the logic function shown in the above logical formula (1) have been considered other than in Figure 1, but in any case, one unit cell uses a memory element and about 4 logic gates. As a result, an associative memory having an associative function with ambiguity using Hamming distance can be constructed very easily, making it possible to realize high-speed pattern recognition processing. In addition, in the embodiment, the configuration of an associative memory having an associative function with an ambiguity using a relationship with a Hamming distance of less than 012 and 2 or more was shown, but by further adding logic,
When n is any natural number greater than or equal to 3, the Hamming distance is 0. .. An associative memory with ambiguity using a relationship of an arbitrary distance less than n, an arbitrary distance less than n, or a certain value or more can also be constructed based on a similar idea.

例としてn=3、4の場合に必要とする伝搬情報の論理
式を以下に示す。以上説明したように、本発明によれば
、従来きわめて複雑な手法を用いて実現したいた曖昧さ
をもつ連想機能を、ハミング距離の利用という全く新し
い視点に立つて、きわめて小規模な単位セルの繰り返し
構造でハード的に実現することが出来るので次のような
利点が生ずる。(1)従来の複雑な手法を用いる場合と
異なり、メモリ装置自体が曖昧さをもつ連想機能を有し
ており、メモリ装置以外の論理装置を必要としない。
As an example, a logical formula for propagation information required when n=3 or 4 is shown below. As explained above, according to the present invention, an associative function with ambiguity, which was conventionally achieved using extremely complicated methods, can be realized using extremely small-scale unit cells based on a completely new perspective of using Hamming distance. Since it can be realized in hardware with a repeating structure, the following advantages arise. (1) Unlike the conventional complicated method, the memory device itself has an ambiguous associative function, and no logic device other than the memory device is required.

(2)このため、本連想メモリ装置をパターン認識処理
装置へ応用すると、高速化、処理装置の小形化、低価格
化がはかれる。
(2) Therefore, if this associative memory device is applied to a pattern recognition processing device, the processing speed can be increased, the processing device can be made smaller, and the cost can be reduced.

(3)本連想メモリ装置の単位セルは、記憶素子と数個
の論理ゲートで構成でき、設計は容易である。
(3) The unit cell of the present associative memory device can be composed of a storage element and several logic gates, and is easy to design.

(4)本連想メモリ装置は、単位セルをアレイ状に配置
することによつて設計できるため、従来のメモリ装置の
設計に要した手間と同程度の手間で、本連想メモリ装置
を設計することができる。
(4) Since the present content addressable memory device can be designed by arranging unit cells in an array, the present content addressable memory device can be designed with the same amount of effort as that required for designing conventional memory devices. Can be done.

(5)ハミング距離の算出に必要な論理演算機能を各単
位セルに分散的に配置しているため、単位セル以外にハ
ミング距離算出用回路を設ける必要がない。
(5) Since the logical operation functions necessary for calculating the Hamming distance are distributed in each unit cell, there is no need to provide a circuit for calculating the Hamming distance other than the unit cell.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による連想メモリ装置の一実施例の単位
セルを示す図、第2図は第1図の単位セルを用いたメモ
リセル・アレイを示す図である。 1・・・・・記憶素子、2・・・・・・検索データ入力
端、ノ3,4・・・・・・伝搬情報入力端、5・・・・
・・排他的論理和ゲート、6・・・・・・論理積ゲート
、7・・・・・・論理和ゲート、9,10・・・・・・
伝搬情報出力端、11〜26・・・・・単位セル、27
〜30・・・・・・検索データ供給線。
FIG. 1 is a diagram showing a unit cell of an embodiment of an associative memory device according to the present invention, and FIG. 2 is a diagram showing a memory cell array using the unit cell of FIG. 1. 1...Storage element, 2...Search data input terminal, 3, 4...Propagation information input terminal, 5...
...Exclusive OR gate, 6......AND gate, 7.......OR gate, 9, 10...
Propagation information output end, 11-26... unit cell, 27
~30...Search data supply line.

Claims (1)

【特許請求の範囲】 1 各記憶データと検索データとのハミング距離を算出
し、前記検索データと完全に一致している記憶データ以
外の、前記検索データとハミング距離によつて関係づけ
られた記憶データをも選択して出力する機能を有してい
ることを特徴とする連想メモリ装置。 2 前記ハミング距離の算出にあたつて、必要な論理演
算機能を記憶データの各ビットに対応するメモリ・セル
内に分散的に配置して単位セルを構成し、かつ、該単位
セルをアレイ状に配置することにより、前記ハミング距
離の算出を行うことを特徴とする特許請求の範囲第1項
記載の連想メモリ装置。 3 前記検索データとハミング距離によつて関係づけら
れた記憶データを選択して出力するにあたつて、ハミン
グ距離が零、一定値未満の任意距離、一定値未満の任意
距離以下、一定値以上という関係を識別し、これらの関
係のうち、検索データと所望の関係にある記憶データを
出力することを特徴とする特許請求の範囲第1項記載の
連想メモリ装置。
[Claims] 1. Calculate the Hamming distance between each stored data and the search data, and calculate the memory that is related to the search data by the Hamming distance, other than the stored data that completely matches the search data. An associative memory device characterized by having a function of also selecting and outputting data. 2. In calculating the Hamming distance, a unit cell is constructed by distributing the necessary logic operation functions in a memory cell corresponding to each bit of stored data, and the unit cell is arranged in an array. 2. The associative memory device according to claim 1, wherein the Hamming distance is calculated by arranging the hamming distance. 3. When selecting and outputting stored data related to the search data by Hamming distance, the Hamming distance is zero, any distance less than a certain value, any distance less than a certain value, or more than a certain value. 2. The associative memory device according to claim 1, wherein storage data having a desired relationship with the search data is outputted from among these relationships.
JP9529879A 1979-07-26 1979-07-26 associative memory device Expired JPS6045501B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9529879A JPS6045501B2 (en) 1979-07-26 1979-07-26 associative memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9529879A JPS6045501B2 (en) 1979-07-26 1979-07-26 associative memory device

Publications (2)

Publication Number Publication Date
JPS5619182A JPS5619182A (en) 1981-02-23
JPS6045501B2 true JPS6045501B2 (en) 1985-10-09

Family

ID=14133858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9529879A Expired JPS6045501B2 (en) 1979-07-26 1979-07-26 associative memory device

Country Status (1)

Country Link
JP (1) JPS6045501B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219726A (en) * 1985-07-18 1987-01-28 Ascii Corp Color code detecting circuit
JPH0460782A (en) * 1990-06-28 1992-02-26 Tsubakimoto Chain Co Pattern processor
JP6085187B2 (en) * 2013-02-13 2017-02-22 国立大学法人広島大学 Associative memory

Also Published As

Publication number Publication date
JPS5619182A (en) 1981-02-23

Similar Documents

Publication Publication Date Title
US6353910B1 (en) Method and apparatus for implementing error correction coding (ECC) in a dynamic random access memory utilizing vertical ECC storage
US9240237B2 (en) Semiconductor device and method of writing/reading entry address into/from semiconductor device
JPS61107596A (en) Associative memory
JPS6116351A (en) Single error correction circuit for system memory
JPH0248931B2 (en)
US4833602A (en) Signal generator using modulo means
JPS6045501B2 (en) associative memory device
JPH0413735B2 (en)
US4519079A (en) Error correction method and apparatus
US3530439A (en) Computer memory address generator
JPS58211392A (en) Semiconductor storage device
US3886520A (en) Checking circuit for a 1-out-of-n decoder
WO2000010089A1 (en) Content addressable memory addressable by redundant form input data
KR100517765B1 (en) Cache memory and control method thereof
US5603023A (en) Processor circuit for heapsorting
US4890255A (en) Data processing device for simultaneously activating and applying paraller trains of commands to memories for storing matrices
JPH0370416B2 (en)
Thornton A signed binary addition circuit based on an alternative class of addition tables
JPH02126321A (en) Decoder for instruction code
SU409221A1 (en) PROBABLE SUMMER OF PARALLEL TYPE
JPS6261120A (en) Carry selection adder
JPH10334697A (en) Semiconductor storage device nd error correction method therefor
JPH0550078B2 (en)
JPH04232529A (en) Unified ratio decoder and method for determining diviser multiple
US3154676A (en) Change adder