JPS6044735B2 - Signal distortion improvement circuit - Google Patents

Signal distortion improvement circuit

Info

Publication number
JPS6044735B2
JPS6044735B2 JP52141590A JP14159077A JPS6044735B2 JP S6044735 B2 JPS6044735 B2 JP S6044735B2 JP 52141590 A JP52141590 A JP 52141590A JP 14159077 A JP14159077 A JP 14159077A JP S6044735 B2 JPS6044735 B2 JP S6044735B2
Authority
JP
Japan
Prior art keywords
signal
circuit
waveform
level
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52141590A
Other languages
Japanese (ja)
Other versions
JPS5474714A (en
Inventor
真二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP52141590A priority Critical patent/JPS6044735B2/en
Publication of JPS5474714A publication Critical patent/JPS5474714A/en
Publication of JPS6044735B2 publication Critical patent/JPS6044735B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、クリツパーでクリップ処理を施して信号の伝
送を行なう信号伝送系に適用して、上記のクリップ処理
による信号の波形歪を補償するための信号歪改善回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal distortion improvement circuit that is applied to a signal transmission system in which a clipper performs clip processing and transmits a signal to compensate for waveform distortion of a signal caused by the above-mentioned clip processing. .

例えば、映像信号の記録再生を行なうビデオテープレコ
ーダ(以下、VTRという。
For example, a video tape recorder (hereinafter referred to as a VTR) records and plays video signals.

)では、使用される信号伝送系の伝送帯域が制限されて
いるので、入力映像信号についてプリエンフアシスをか
けた後にホワイト・クリップ処理を施してから磁気記録
を行なつている。このため、入力映像信号の過大信号レ
ベルやレベルが大きいときには上記のホワイト・クリッ
プ処理によつて信号波形に歪を生じてしまい、画質の良
好な再生画像を得られなくなつてしまうという問題を生
じている。そこで、本発明は、VTRのようにクリップ
処理を施して信号の伝送を行なう信号伝送系における上
記のクリップ処理により生ずる信号の波形歪を補償して
、忠実度の高い信号伝送を可能とするような信号歪改善
回路を提供するものである。以下、本発明について一実
施例を示す図面に従い詳細に説明する。VTRに適用す
るように構成した本発明の一実施例についてのブロック
図を第1図に示す。
), since the transmission band of the signal transmission system used is limited, the input video signal is pre-emphasized and then subjected to white clip processing before magnetic recording. For this reason, when the input video signal has an excessive signal level or a large level, the above-mentioned white clipping process causes distortion in the signal waveform, resulting in the problem that it becomes impossible to obtain a reproduced image with good image quality. ing. SUMMARY OF THE INVENTION Therefore, the present invention aims to compensate for the waveform distortion of signals caused by the above-mentioned clip processing in a signal transmission system such as a VTR that performs signal transmission by performing clip processing, thereby making it possible to transmit signals with high fidelity. The present invention provides a signal distortion improvement circuit. DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings showing one embodiment. FIG. 1 shows a block diagram of an embodiment of the present invention configured to be applied to a VTR.

また、この実施例の動作を説明するための波形図を第2
図AないしJに示す。この実施例は、VTRの再生系の
回路のブロック中の復調回路1とデイエンフアシス回路
2との間に、本発明に係る信号歪改善回路3を設けたも
のである。
In addition, a waveform diagram for explaining the operation of this embodiment is shown in the second section.
Shown in Figures A to J. In this embodiment, a signal distortion improvement circuit 3 according to the present invention is provided between a demodulation circuit 1 and a de-emphasis circuit 2 in a block of circuits of a reproduction system of a VTR.

そして、この実施例では、図示しないがVTRの記録系
の回路ブロックにおいて、入力映像信号がプリエンフア
シスをかけられるから所定のクリップレベルL。
In this embodiment, pre-emphasis is applied to the input video signal in a recording system circuit block of the VTR (not shown), so that the input video signal is set at a predetermined clip level L.

でクリップ処理を施された後、周波数変調記録方式で磁
気記録された記録信号についての再生信号が、信号入力
端子4より復調回路1に供給されている。ここで、上記
の入力映像信号は、第2図Aに示す波形を有し、プリエ
ンフアシスによつて第2図Bに示すような波形とされ、
さらにクリップ処理によつて第2図cに示すような波形
になつた状態で記録信号として磁気記録されているもの
とする。すなわち、上記の信号入力端子4に供給される
再生信号は、プリエンフアシスにより過大信号レベルと
なつてしまつた入力映、像信号中の一部(第2図B中に
斜線を施して示した三角波形の部分)がクリップされる
ことによつて生ずる波形歪を含んだものとなつている。
上述の如き波形歪を含んだ再生信号は、復調回路1で周
波数変調されてから次に述べるような構成の信号歪改善
回路3に供給され、波形歪の補償がなされる。すなわち
、上記の復調回路1で得られる復調信号は、信号歪改善
回路3中の電圧比較器5に供給されるとともに第1の遅
延回路6で所定の遅延時間T1で遅延されて信号混合回
路7に供給されている。
After being subjected to clip processing, a reproduced signal of the recording signal magnetically recorded using the frequency modulation recording method is supplied to the demodulation circuit 1 from the signal input terminal 4. Here, the above input video signal has a waveform shown in FIG. 2A, and is changed to a waveform as shown in FIG. 2B by pre-emphasis,
Furthermore, it is assumed that the signal is magnetically recorded as a recording signal in a state where the waveform becomes as shown in FIG. 2c through clip processing. That is, the reproduced signal supplied to the signal input terminal 4 is a portion of the input video or image signal that has reached an excessive signal level due to pre-emphasis (the triangular waveform indicated by diagonal lines in FIG. 2B). This includes waveform distortion caused by the clipping.
The reproduced signal containing the waveform distortion as described above is frequency modulated by the demodulation circuit 1 and then supplied to the signal distortion improvement circuit 3 having the configuration as described below, where the waveform distortion is compensated. That is, the demodulated signal obtained by the demodulation circuit 1 is supplied to the voltage comparator 5 in the signal distortion improvement circuit 3, and is delayed by a predetermined delay time T1 in the first delay circuit 6, and then sent to the signal mixing circuit 7. is supplied to.

上記の電圧比較器5は、その比較レベルLが上述の記録
系の回路プロツクにおける所定のクリツプレベルL。
The voltage comparator 5 has a comparison level L that is a predetermined clip level L in the recording system circuit block described above.

よりも僅かに低いレベルとなるように、基準電圧入力端
子8からの基準電圧RIElPによつて設定されている
。そして、この電圧比較器5は、上記の復調信号と基準
電圧VR諏との電圧比較器を行ない上記の復調信号の信
号レベルについて上記の比較レベルLでレベル弁別を行
なうことによつて、得られる比較出力信号を出力する。
この比較出力信号は、上述のクリツプ処理によつて生じ
た波形歪の部分(すなわち、第2図B中に斜線を施して
示した三角波形状の部分)の巾に応じたパルス巾のパル
ス波形を有する第2図Dに示すような波形の信号となる
。なお、上記のクリツプ処理より波形歪を生じていない
場合には、上記の電圧比較器5からの比較出力信号の信
号レベルは一定レベルとなる。すなわち、上記の電圧比
較器5は、クリツプ処理による波形歪の出動作を行なつ
ている。そして、上記の電圧比較器5で得られる比較出
力信号は、充放電回路9の第1の入力端子9aに供給さ
れているとともに、第2の遅延回路10を介して第2図
Eに示むように所定の遅延時間T2.だけ遅延されて上
記の充放電回路9の第2の入力端子9b1りセツトパル
ス発生器11およびアンド回路12に供給されている。
The reference voltage RIE1P from the reference voltage input terminal 8 is set to a level slightly lower than the reference voltage input terminal 8. This voltage comparator 5 is obtained by performing a voltage comparison between the demodulated signal and the reference voltage VR, and performs level discrimination on the signal level of the demodulated signal using the comparison level L. Outputs a comparison output signal.
This comparison output signal has a pulse waveform with a pulse width corresponding to the width of the waveform distortion portion (that is, the triangular wave-shaped portion indicated by diagonal lines in FIG. 2B) caused by the above-mentioned clipping process. The signal has a waveform as shown in FIG. 2D. Note that if no waveform distortion occurs due to the clipping process described above, the signal level of the comparison output signal from the voltage comparator 5 will be at a constant level. That is, the voltage comparator 5 described above performs an operation of generating waveform distortion by clipping processing. The comparison output signal obtained by the voltage comparator 5 is supplied to the first input terminal 9a of the charging/discharging circuit 9, and is transmitted through the second delay circuit 10 as shown in FIG. 2E. Predetermined delay time T2. The second input terminal 9b1 of the charging/discharging circuit 9 is supplied to the set pulse generator 11 and the AND circuit 12 with a delay of .times.

なお、上記のりセツトパルス発生器11は、上記の第2
の遅延回路10を介して供給される上記の比較出力信号
に応!じて動作して得られるりセツトパルスを上記の充
放電回路9の第3の入力端子9cに供給している。上記
の充放電回路9は、その第1の入力端子9aに供給され
ている比較出力信号のパルス波形に・応じた充電動作を
行ない、上記のパルス波形のパルス巾を直流レベルに変
換して保持し、その第2の入力端子に第2の遅延回路1
0を介して供給される比較出力信号のパルス波形に応じ
た放電動作を行なうような機能を備えている。
Note that the reset pulse generator 11 is similar to the second reset pulse generator 11.
In response to the above comparison output signal supplied through the delay circuit 10 of ! The reset pulse obtained by the same operation is supplied to the third input terminal 9c of the charge/discharge circuit 9. The charging/discharging circuit 9 performs a charging operation according to the pulse waveform of the comparison output signal supplied to its first input terminal 9a, converts the pulse width of the pulse waveform into a DC level, and holds it. and a second delay circuit 1 is connected to its second input terminal.
It has a function of performing a discharging operation in accordance with the pulse waveform of the comparison output signal supplied via 0.

そこで、この充放電回路9は、各入力端子に供給される
信号から第2図Fに示すような台形波形状の出力信号を
作り出し、この出力信号をアンド回路12に供給する。
そして、上記のアンド回路12は、上記の第2の遅延回
路10で所定の遅延時間T2だけ遅延された比較出力信
号と上記の充放電回路9からの出力信号とのアナログ的
なアンド出力信号として、ノ第2図Gに示すような三角
波形状の信号を出力する。
Therefore, this charging/discharging circuit 9 creates an output signal having a trapezoidal waveform as shown in FIG. 2F from the signals supplied to each input terminal, and supplies this output signal to the AND circuit 12.
The AND circuit 12 outputs an analog AND output signal between the comparison output signal delayed by the predetermined delay time T2 by the second delay circuit 10 and the output signal from the charge/discharge circuit 9. , outputs a triangular waveform signal as shown in FIG. 2G.

このようにして上記のアンド回路12より得られるアン
ド出力信号は、上述のクリツプ処理によつてクリツプさ
れた入力映像信号の一部すなわち第2図B中に斜線を施
して示した三角波形も部,分に近似した波形を有するも
のとなつており、信号混合回路7に供給されて上記の第
1の遅延回路6で所定の遅延時間T1だけ遅延された復
調信号に重畳される。すなわち、上記の信号混合回路7
は、第2図H中に一点鎖線で示す復調信号が同図”中に
実線で示すように所定の遅延時間T1だけ遅延されて供
給されており、この復調信号に波形歪を生じている図中
破線で示す部分に、上記の三角波形状のアンド出力信号
を重畳することによつて、信号歪の改善を行なう。ここ
で、上記の第1および第2の遅延回路6,10は、上記
のクリツプ処理で生じた波形歪に近似した三角波形状の
アンド出力信号を得るとともに、復調信号中の波形歪を
生じている部分に正しい位置で上記のアンド出力信号の
重畳を行い得るように、各遅延時間Tl,T2が定めら
れている。
In this way, the AND output signal obtained from the AND circuit 12 includes a portion of the input video signal clipped by the clipping process described above, that is, a portion of the triangular waveform shown with diagonal lines in FIG. 2B. , minutes, and is supplied to the signal mixing circuit 7 and superimposed on the demodulated signal delayed by the predetermined delay time T1 in the first delay circuit 6. That is, the signal mixing circuit 7 described above
2H is a diagram in which the demodulated signal indicated by the dashed line in FIG. Signal distortion is improved by superimposing the triangular wave-shaped AND output signal on the portion indicated by the middle broken line.Here, the first and second delay circuits 6 and 10 are In order to obtain an AND output signal with a triangular waveform that approximates the waveform distortion caused by clip processing, and to superimpose the above AND output signal at the correct position on the portion of the demodulated signal where waveform distortion occurs, each delay is Time Tl and T2 are determined.

このようにして上記の信号混合回路7で得られる信号は
、復調信号中の波形歪が補償されて、上述の記録系の回
路プロツクにおけるプリエンフアシスがかけられた入力
映像信号の波形(第2図B参照)に近似した第2図1に
示すような波形を有するものとなる。そして、この信号
がデイエンフアシス回路2を介してデイエンフアシスを
かけられて第2図Jに示すような波形にされてから信号
出力端子13より再生映像信号として出力される。上記
の信号出力端子13より出力される再生映像信号は、上
述の如くクリツプ処理による波形歪が補償された復調信
号にデイエンフアシスをかけて得られるものであるから
、入力映像信号に対する忠実度が高く、良好な画質の画
像を再生できるものになる。
In this way, the signal obtained by the signal mixing circuit 7 has the waveform distortion in the demodulated signal compensated for, and the waveform of the input video signal that has been pre-emphasized in the recording system circuit block described above (see FIG. It has a waveform as shown in FIG. 2, which is similar to the waveform shown in FIG. This signal is subjected to de-emphasis via the de-emphasis circuit 2 to form a waveform as shown in FIG. 2J, and is then outputted from the signal output terminal 13 as a reproduced video signal. The reproduced video signal outputted from the signal output terminal 13 is obtained by applying de-emphasis to the demodulated signal whose waveform distortion due to the clipping process has been compensated as described above, and therefore has high fidelity to the input video signal. It will be possible to play back images with good quality.

従つて、この実施例では、VTRの記録系の回路プロツ
クにおけるクリツプ処理による波形歪を生じている再生
信号が信号入力端子13に供給されても、本発明に係る
信号歪改善回路3によつて波形歪が補償されるので、常
に良好な画質の再生を行ない得る再生映像信号を信号出
力端子13より出力することができる。
Therefore, in this embodiment, even if a reproduced signal with waveform distortion caused by clip processing in the circuit block of the recording system of the VTR is supplied to the signal input terminal 13, the signal distortion improvement circuit 3 according to the present invention Since waveform distortion is compensated for, a reproduced video signal that can always be reproduced with good image quality can be output from the signal output terminal 13.

なお、VTRでは、デユベーシヨン、キヤリア周波数お
よびホワイト●クリツプレベルが周波数で規定されてい
るので、周波数復調した復調信号からクリツプレベルを
設定できるのでクリツプ補正を行なうことも可能である
。このように、本発明によれば、クリツプ処理が施され
た伝送信号について、上記クリツプ処理におけるクリツ
プレベルよりも僅かに低い便別レベルで上記伝送信号の
信号レベルをレベル弁別して得られる弁別出力信号より
補正信号を合成し、この補正信号を上記伝送信号に重畳
することによつて、上記伝送信号中にクリツプ処理を生
じている波形歪を補償するようにしてあるので、クリツ
プ処理による波形歪を補正して忠実度の高い信号伝送を
行なうことが可能となり、例えばVTRに適用すること
によつて画質の良好な再生画像が得られる等の効果が得
られ、所期の目的を充分に達成できる。
In addition, in a VTR, since the duplication, carrier frequency, and white clip level are specified by frequency, the clip level can be set from the demodulated signal obtained by frequency demodulation, so that it is also possible to perform clip correction. As described above, according to the present invention, the discrimination output signal obtained by level-discriminating the signal level of the transmission signal that has been subjected to clip processing at a level slightly lower than the clip level in the clip processing. By synthesizing a correction signal and superimposing this correction signal on the transmission signal, the waveform distortion caused by clipping in the transmission signal is compensated for. It becomes possible to perform correction and high-fidelity signal transmission, and for example, by applying it to a VTR, it is possible to obtain effects such as obtaining reproduced images with good image quality, and the intended purpose can be fully achieved. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明をVTRに適用した一実施例の構成を示
すプロツク図である。 第2図Aないし第2図Jは、上記の実施例の動作を説明
するための各波形図である。3・・・信号歪改善回路、
5・・・電圧比較器、6,10・・・遅延回路、7・・
・信号混合回路、9・・・充放電回路、12・・・アン
ド回路。
FIG. 1 is a block diagram showing the configuration of an embodiment in which the present invention is applied to a VTR. FIGS. 2A to 2J are waveform diagrams for explaining the operation of the above embodiment. 3... Signal distortion improvement circuit,
5...Voltage comparator, 6,10...Delay circuit, 7...
- Signal mixing circuit, 9...Charging/discharging circuit, 12...AND circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 クリップ処理が施された伝送信号について、上記ク
リップ処理におけるクリップレベルよりも僅かに低い弁
別レベルで上記伝送信号の信号レベルをレベル弁別して
得られる弁別出力信号より補正信号を合成し、この補正
信号を上記伝送信号に重畳することによつて、上記伝送
信号中にクリップ処理で生じている波形歪を補償するよ
うにしたことを特徴とする信号歪改善回路。
1 For the transmission signal that has been subjected to clip processing, a correction signal is synthesized from the discrimination output signal obtained by level-discriminating the signal level of the transmission signal at a discrimination level slightly lower than the clip level in the clip processing, and this correction signal is 1. A signal distortion improvement circuit comprising: compensating for waveform distortion occurring in the transmission signal due to clip processing by superimposing the same on the transmission signal.
JP52141590A 1977-11-28 1977-11-28 Signal distortion improvement circuit Expired JPS6044735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52141590A JPS6044735B2 (en) 1977-11-28 1977-11-28 Signal distortion improvement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52141590A JPS6044735B2 (en) 1977-11-28 1977-11-28 Signal distortion improvement circuit

Publications (2)

Publication Number Publication Date
JPS5474714A JPS5474714A (en) 1979-06-15
JPS6044735B2 true JPS6044735B2 (en) 1985-10-05

Family

ID=15295539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52141590A Expired JPS6044735B2 (en) 1977-11-28 1977-11-28 Signal distortion improvement circuit

Country Status (1)

Country Link
JP (1) JPS6044735B2 (en)

Also Published As

Publication number Publication date
JPS5474714A (en) 1979-06-15

Similar Documents

Publication Publication Date Title
US4737862A (en) Video signal record/playback device
JPH0473678B2 (en)
JPS59171285A (en) Dropout compensating circuit of video signal
JPS6057793B2 (en) Color signal processing circuit
KR920010167B1 (en) Video signal overlaping and spreading circuit
JPS6044735B2 (en) Signal distortion improvement circuit
US5220465A (en) Circuit and method for reproducing a luminance signal compatibly between different video systems
JPH065944B2 (en) Magnetic recording / reproducing system
KR100334546B1 (en) Signal disposal circuit
JP2753257B2 (en) Magnetic recording / reproducing device
JPS5916489A (en) Processing circuit of chrominance signal
JPS60170393A (en) Recorder/reproducer of video signal
JP2655759B2 (en) Magnetic playback device
JP3046089B2 (en) Mirror master tape recorder
JPH0144075B2 (en)
JPS6179383A (en) Reproducing luminance signal processing circuit of vtr
JPH05268629A (en) Video signal reproducing device and video signal generating method
JPH11313342A (en) Magnetic recording and reproducing device
JPH0334148B2 (en)
JPH0614293A (en) Magnetic recording and reproducing device
JPH11220757A (en) Video signal processing circuit
JPH05918B2 (en)
JPH0226438B2 (en)
JPH10275304A (en) Method for recording and reproducing signal and device therefor
JPH0759111A (en) Magnetic recording and reproducing device