JPS6043971A - Black level reproducing circuit - Google Patents

Black level reproducing circuit

Info

Publication number
JPS6043971A
JPS6043971A JP58152924A JP15292483A JPS6043971A JP S6043971 A JPS6043971 A JP S6043971A JP 58152924 A JP58152924 A JP 58152924A JP 15292483 A JP15292483 A JP 15292483A JP S6043971 A JPS6043971 A JP S6043971A
Authority
JP
Japan
Prior art keywords
black
level
circuit
black peak
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58152924A
Other languages
Japanese (ja)
Other versions
JPH0552707B2 (en
Inventor
Masayuki Motomiya
本宮 正之
Takahiko Tamura
孝彦 田村
Masaharu Tokuhara
徳原 正春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58152924A priority Critical patent/JPS6043971A/en
Publication of JPS6043971A publication Critical patent/JPS6043971A/en
Publication of JPH0552707B2 publication Critical patent/JPH0552707B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/165Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To exclude the influence of noise by providing a level limiting circuit that limits the output of a black peak holding circuit to above a fixed value. CONSTITUTION:The black level reproducing circuit consists of a black peak holding circuit 1, black level correcting section 3 and a detected level limiter 4. The black peak holding circuit 1 is provided with a pair of transistors Q1, Q2 and a hold condenser C. A pedestal clamped video signal is applied to the base of the transistor Q1, and black peak holding voltage is obtained in the holding condenser. This voltage is fed to the black level correcting section 3, and at the same time, supplied to the detected level limiter 4. The detected level limiter 4 consists of a differential amplifier made up of a couple of transistors Q5, Q6, and a detecting section made up of a couple of transistors Q5, Q6. When the holding value goes to lower than a fixed value, transistors Q7, Q9 turn on and the holding value is fixed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、TV受像機等において黒レベルを安定釘止ず
るための黒レベル再生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a black level reproduction circuit for stably maintaining a black level in a TV receiver or the like.

背景技術とその問題点 一般にビデオ信号は最熱の基準となるペデスタルレベル
に対して実際の照レベルが白側に浮いた状態で送られて
来る。この黒レベルとペデスタルレベルとの差はセット
アツプと称されていて、放送局の都合やTV左カメラは
家庭用VTl’lの製造メーカーや機種の相違により異
なり、かなりix広くばらつく。このため再生側(モニ
ターTV)において、黒レベルを正しく再生すること(
信号)黒レベル(!:%CRTのカントオフレベルトラ
一致させること)が必要となる。
BACKGROUND ART AND PROBLEMS Generally, video signals are sent with the actual illumination level floating toward the white side with respect to the pedestal level, which is the hottest reference. This difference between the black level and the pedestal level is called a set-up, and it varies widely depending on the circumstances of the broadcasting station and the TV left camera, depending on the manufacturer and model of the home VT. Therefore, on the playback side (monitor TV), it is necessary to reproduce the black level correctly (
signal) black level (!: % must match the cant-off level of the CRT).

従来の黒レベル再生方式としては、例えば1垂直走査区
間の黒ピークを検出し、この黒ピークレベルがペデスタ
ルレベルと一致するように信号全体の輝度レベルを下げ
る方式が知られている。この方式はCRTのビーム電流
が増大したとき、これを検出してコントラストを下げる
ようにしだ新開コントラストA B L (Autom
atic Beam Lim1tter)と併用して良
好な黒再生ができるようになっている。
As a conventional black level reproduction method, a method is known in which, for example, a black peak in one vertical scanning section is detected and the luminance level of the entire signal is lowered so that the black peak level matches the pedestal level. This method detects when the CRT beam current increases and lowers the contrast.
When used in combination with atic beam limitter), it is possible to achieve good black reproduction.

一般にこのような黒再生システムを備えたTV受像機に
おいては、黒ピーク検出回路が設けられている。この黒
ピーク検出回路は通常ピークホ−ルド回路で構成され、
ピークホールドコンデンサ、及びこのコンデンサを黒ピ
ーク値に非常に早い時定数(アタックタイム)で充電す
る充電回路、及び画面に応じて変化する黒ピークに追従
してピークホールド値を更新するための遅い時定数(リ
カバIJ −タイム)の放電回路を備えている。
Generally, a TV receiver equipped with such a black reproduction system is provided with a black peak detection circuit. This black peak detection circuit usually consists of a peak hold circuit,
A peak hold capacitor, a charging circuit that charges this capacitor to the black peak value with a very fast time constant (attack time), and a slow time constant that updates the peak hold value to follow the black peak that changes depending on the screen. A constant (recovery IJ - time) discharge circuit is provided.

戸ヤンネル切換時などに振[1]の大きいノイズがこの
黒ピーク検出回路に入力されると、このノイズのピーク
値をボールドした状態になり、この状(i4は、ホール
ドコンデンサが十分に放電されるまでノーヤンネルリJ
 4A後数秒間統く。その間はノイズのピークが黒ピー
ク吉みなされるため、黒再生回路が、與・助作して白っ
ぽい画面となる。
When noise with a large amplitude [1] is input to this black peak detection circuit, such as when switching the door channel, the peak value of this noise is bolded, and this state (i4) indicates that the hold capacitor has not been sufficiently discharged. No Yannerri J
Control for a few seconds after 4A. During this period, the noise peak is considered to be a black peak, so the black reproduction circuit becomes whitish on the screen.

発明の目的 ゛・1【発明はこのような問題を解消した黒再生システ
ムを提供することを目的とする。
OBJECTS OF THE INVENTION 1. An object of the invention is to provide a black reproduction system that solves these problems.

発明の、慨安 、!1り発明の黒レベル再生回路は、アタックク・fム
がH> (リH/7バリータイムが遅いコンデンサ充放
電回f!is i 6tfiえる黒ピークホールド回路
と、検出された黒ピーク値に基いて映像信号のレベルを
制御して画面上で黒再生を行うための黒レベル補正回路
と、上記黒ピークホールド回路が所定の黒レベル以下の
−IN号をホールドしないように上記黒ピークホールド
回路の出力を一定値に制限するレベル制限回路とを具備
し、とのイd成により、ノイズlこ対して安定な黒ピー
ク検出に基ずく黒1」f生を行っている。
Invention, peace of mind! The first invented black level reproducing circuit is based on a black peak hold circuit that has an attack frequency of H> (reh/7) and a slow capacitor charging/discharging circuit, and a black peak hold circuit that has a slow recovery time. a black level correction circuit for controlling the level of the video signal to reproduce black on the screen; and a black peak hold circuit for preventing the black peak hold circuit from holding the -IN signal below a predetermined black level. A level limiting circuit that limits the output to a constant value is provided, and by the combination of the two, black 1'f generation is performed based on black peak detection which is stable against noise.

実施例 第1図は本発明を適用した黒レベル以下回路の回路図で
、第2図はg1図の入力ビデオ(g号の波形図である。
Embodiment FIG. 1 is a circuit diagram of a below-black level circuit to which the present invention is applied, and FIG. 2 is a waveform diagram of the input video of g1 (g).

第1図において点腺で囲まれたブロック(1)は黒ピー
クホールド回路であって、トランジスタ対QI、C2(
コンパレータ)及ヒホールドコンデンサCを備えている
。コンパレータを構成するトランジスタ対Q1、C2の
一方(Ql)のペースには第2図のように電位1g91
ごペデスタルクランプされたビデオ信号が与えられる。
In FIG. 1, the block (1) surrounded by dotted lines is a black peak hold circuit, and the transistor pair QI, C2 (
comparator) and a hold capacitor C. As shown in Figure 2, the potential of one (Ql) of the transistor pair Q1 and C2 constituting the comparator is 1g91.
Your pedestal is given a clamped video signal.

また他方のトランジスタQ2のペースはホールドコンデ
ンサCの一端が結合され、黒ピークホールド電圧がコン
デンサの充電電圧の形で与えられている。
The other transistor Q2 is connected to one end of the hold capacitor C, and the black peak hold voltage is applied in the form of the charging voltage of the capacitor.

なお第2図に示す黒ピークレベルが最熱側(ペデスタル
レベル)に近いほどホールドコンデンサCはより充電さ
れ、ピークホールド値は接地側に低く j、にる。
Note that the closer the black peak level shown in FIG. 2 is to the hottest side (pedestal level), the more the hold capacitor C is charged, and the lower the peak hold value is to the ground side.

またホールドコンデンサCと並列に放電抵抗Rが結合さ
れていて、比較的遅い時定数(リカバリータイム)でコ
ンデンサが放電され、時々刻々変化する映像の黒ビーク
lこ追従してホールド値が更、i、liされるようにな
っている。
In addition, a discharge resistor R is connected in parallel with the hold capacitor C, and the capacitor is discharged with a relatively slow time constant (recovery time), and the hold value is further increased by following the black beak of the image that changes from time to time. , li is now available.

コンパレータを構成するトランジスタQ1、C2のエミ
ッタは共通接続されていて、ブランキングパルス源(2
)に接続され、同期信号区間ではブランキングパルス源
(2)によってトランジスタQ1、C2がオフとなって
、同期先端レベルを黒ピークとして誤検出することが無
いようになっている。
The emitters of transistors Q1 and C2 constituting the comparator are commonly connected, and the blanking pulse source (2
), and in the synchronization signal section, the blanking pulse source (2) turns off the transistors Q1 and C2, so that the synchronization tip level is not mistakenly detected as a black peak.

トランジスタQ2のペースにおける黒ピークホールドレ
ベルよリモトランジスタQlのペースにIJけるビデオ
・(8号のp44号のピークが低いと、C2がオンでQ
lがオフとなる。するとトランジスタQ2のコレクタに
おけるダイオードD1及びトランジスタQ5で構成され
たカレントミラーに電流が流れ、この電流によってトラ
ンジスタQ4がオンとなる。このトランジスタQ4は、
コンデンサCの一端と接地との間に小抵抗rと直列に挿
入されているので、C4がオンになると、充電電流がv
ceラインからコンデンサC1抵抗r、)ランジスタQ
4を通ってシ)ヒれ、トランジスタQ2のペースが入力
信号の黒ピークに達してC2、C5、C4がオフになる
まで、コンデンサCが充電される。充電時定数(アタッ
クタイム)は非常に小さく設定されている。
Video of the black peak hold level at the pace of transistor Q2 being IJ at the pace of remote transistor Ql (If the peak of p44 of No. 8 is low, C2 is on and Q
l is turned off. Then, a current flows through the current mirror formed by the diode D1 and the transistor Q5 in the collector of the transistor Q2, and this current turns on the transistor Q4. This transistor Q4 is
Since a small resistor r is inserted in series between one end of capacitor C and the ground, when C4 is turned on, the charging current becomes v
From ce line to capacitor C1 resistor r,) transistor Q
4, capacitor C is charged until the pace of transistor Q2 reaches the black peak of the input signal, turning off C2, C5, and C4. The charging time constant (attack time) is set very small.

このようにして得られたコンデンサCの一端のピークホ
ールド値は黒レベル補正部(3)に導出される。この黒
レベル補正回路(3)は例えば黒ピーク値がペデスタル
レベルEp に対して浮き上がっている場合に、その浮
き上がり量に応じて入力ビデオ信号ρ7の黒レベルがペ
デスタルと一致するようにレベル補正を行うような回路
であってよい。
The peak hold value at one end of the capacitor C thus obtained is derived to the black level correction section (3). For example, when the black peak value rises with respect to the pedestal level Ep, this black level correction circuit (3) performs level correction so that the black level of the input video signal ρ7 matches the pedestal according to the amount of rise. It may be a circuit like this.

黒ピークホールド回路(1)の出力は検出レベルリミツ
ター(4)にも送られる。このリミッタ−(4)は差動
アンプを’t1゛’j成するトランジスタ対Q5、Q6
を(+ii+え、その一方(Q5)にピークホールド値
が与えられると共に、他方(Q6)にはペデスタルクラ
ンプ電位Ep が与えられる。この差動アンプの出力は
トランジスタ対Q7、Q8から成るディテクターに与え
られ、その出力レベルが弁別される。
The output of the black peak hold circuit (1) is also sent to the detection level limiter (4). This limiter (4) is a transistor pair Q5, Q6 that forms a differential amplifier.
(+ii+), one of them (Q5) is given a peak hold value, and the other (Q6) is given a pedestal clamp potential Ep.The output of this differential amplifier is given to a detector consisting of a transistor pair Q7 and Q8. and its output level is discriminated.

左動アンプ(Q5、Q6)のコレクタ負荷抵抗R1、R
2はR1<iこ2となっていて、Q5、Q6がバランス
しているとき、ゲイデクターを構成するトランジスタQ
8がオンでQ7がオフである。
Collector load resistance R1, R of left-handed amplifier (Q5, Q6)
2 is R1<iko2, and when Q5 and Q6 are balanced, the transistor Q that constitutes the gay detector
8 is on and Q7 is off.

チャンネル切換時などに大振巾ノイズがビデオ信号の代
りに入力されると、黒ピークホールド回ト、1(1)が
ノイズのピークを黒信号として誤検出するが、そのピー
クホールド値が一定以下、即ち、第2図のE、−ΔEよ
り下ると、ディテクターのトランジスタQ7がオンでQ
8がオフに反転する。すbとトランジスタQ7のコレク
タに電流が流れて、l・ジンジスタQ9がオンとなる。
If large amplitude noise is input instead of the video signal when switching channels, etc., black peak hold circuit 1 (1) will erroneously detect the peak of the noise as a black signal, but if the peak hold value is below a certain level. , that is, when E in FIG. 2 drops below -ΔE, the detector transistor Q7 is on and Q
8 flips off. A current flows through the collector of the transistor Q7 and the collector of the transistor Q7, turning on the transistor Q9.

この結果、トランジスタQ9、抵抗R3、抵抗r、)ラ
ンジスタQ4を通って電流が流れ、コンデンサCの一端
のホールド電圧がEp−ΔEよりも下らないように一定
値に固定される。ΔEに対応した検出レベルリミッタ−
(11)におけるディテクター(Q7、Q8)のスレッ
ショール゛ドレベルは、抵抗R1、R2の比率及び差動
アンプ(Q5、Q6)のゲインによって定めることがで
きる。
As a result, a current flows through the transistor Q9, the resistor R3, the resistor r, and the transistor Q4, and the hold voltage at one end of the capacitor C is fixed at a constant value so as not to fall below Ep-ΔE. Detection level limiter compatible with ΔE
The threshold level of the detector (Q7, Q8) in (11) can be determined by the ratio of the resistors R1, R2 and the gain of the differential amplifier (Q5, Q6).

ノイズが無くなって正規のビデオ信号が入力されるよう
になれば、黒ピークホールド回路(1)は新らしい黒ピ
ーク呟を直ちにホールドする。このため従来の如くに、
ノイズによって黒ピークホールドが妨害されることが無
くなり、安定した画面が得られる。
When the noise disappears and a regular video signal is input, the black peak hold circuit (1) immediately holds the new black peak. For this reason, as in the past,
Black peak hold is no longer disturbed by noise, and a stable screen can be obtained.

第6図は無再生のための黒レベル補正回路(3)の−例
を示す回路図である。入力のビデオ信号は1倍アンプ(
6)及び加算器(7)を経て導出されると共に、黒検出
回路(8)にも与えられて、一定のスレッショールド以
下の黒信号が検出される。検出された黒信号はゲインコ
ントロールアン、/ (0) −Q ケインコントロー
ルされてから加算器(7)に与えられる。これによって
黒信号の伸装」・9作が行われる。黒伸長は、コンパレ
ータ(10)において、黒ピークホールド値(す(51
図の黒ピークホールド回路(1)の出力)とベデスクル
クランプ’i44位Ep とを比較し、比較結果の一訛
分(誤差)に応じて行われる。即ち、黒ピークホールド
値がペデスタルレベルEp と一致するよ・うな黒伸長
が行オ)れる。黒伸長されたビデオ信号によりCRTの
カッI・オフと黒レベルとが一致するように黒晦現され
た画像が得られる。
FIG. 6 is a circuit diagram showing an example of a black level correction circuit (3) for non-reproduction. The input video signal is passed through a 1x amplifier (
6) and an adder (7), and is also supplied to a black detection circuit (8) to detect a black signal below a certain threshold. The detected black signal is subjected to gain control and / (0) -Q gain control, and is then applied to an adder (7). As a result, 9 works of ``Black Signal Expansion'' were performed. The black extension is determined by the black peak hold value (su(51)) in the comparator (10).
The output of the black peak hold circuit (1) shown in the figure) is compared with the Bedeskull clamp 'i44th position Ep, and the calculation is performed according to one accent (error) of the comparison result. That is, black expansion is performed such that the black peak hold value matches the pedestal level Ep. By using the black-expanded video signal, an image is obtained which is rendered black so that the cut-off of the CRT and the black level match.

第4図はe+’、 1 illの検出レベルリミッタ−
の変形(、す・針示す回路1′Aであって、この場合に
は、ペデスタルl/ペルEp にアノードが接続された
ダイオード1131がリミッタ−の機11ヒを有してい
る。第1図と同1.)な黒ピークホールド回路(1)の
出力がEp−VF(■1.・ はダイオード(13)の
オン電圧)よりも下ろうとすると、ダイオード(13)
がオンとなり、ピークホールド′1d圧がEp −VF
に保持(制限)されるように成っている。
Figure 4 shows the detection level limiter for e+', 1 ill.
A modification of the circuit 1'A shown in FIG. When the output of the black peak hold circuit (1), which is the same as 1.), attempts to fall below Ep-VF (■1. is the on-voltage of the diode (13)), the diode (13)
turns on, and the peak hold '1d pressure becomes Ep -VF
It is designed to be held (restricted) to

発明の効果 14.6明はL述の如く、黒レベル再生回路における黒
ピークホールド回路にホールドレベルの制限回路を設け
たので、ノイズににって黒ピークホールド値が異常に低
下してそのホールド回路の長いリカバリータイムによっ
て異常なホールド状態が長く続くようなことが全くなく
、ノイズが入力されてもホールドレベルが一定以下に下
ることがないので、従ってホールドのりカバリ−タイム
が1趣くても正常なホールド回路々にたたぢに復帰でき
、画像に与える影響が少ない。
Effects of the Invention 14.6 As mentioned in L, since a hold level limiting circuit is provided in the black peak hold circuit in the black level reproducing circuit, the black peak hold value abnormally decreases due to noise and the hold level is reduced. Due to the long recovery time of the circuit, there is no possibility that an abnormal hold state will continue for a long time, and even if noise is input, the hold level will not fall below a certain level, so even if the hold recovery time is short, It can easily return to normal hold circuits and has little effect on the image.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による黒レベル再生回D&の回路図、第
2図は第1図における入力ビデオ信号の波形図、第6図
は第1図の黒レベル補〒E部のブロックアン(、第4図
は第1図の変形例を示す回路1矧である。 なお図面に用いた符号において、 (1) ・黒ピークホールドj(!l E谷(2)・・
・・・・−・ ブンンキ/グパルス源(3)・ ・ ・
 黒レベルFIii正部(4) ・ ・・ 、険出レベ
ルリミソター(6) ・ ・・ 1倍アンプ (力 ・・・ 加算器 (8) ・−・ 黒検出回路 (9) ・ ・ ・ ゲインコントロールアンプ+1i
1) ・−コンパレータ (則 ・・ダイオード −Q汐)る。 代理人 上屋 勝 常 包 芳 男 杉浦俊貴
FIG. 1 is a circuit diagram of the black level reproduction circuit D& according to the present invention, FIG. 2 is a waveform diagram of the input video signal in FIG. 1, and FIG. Fig. 4 shows a circuit 1 that shows a modification of Fig. 1. In the symbols used in the drawing, (1) - Black peak hold j (!l E valley (2)...
・・・・ Bununki/Gupurusu source (3)・ ・ ・
Black level FIiii main part (4) ・・・, sharp level limiter (6) ・・1× amplifier (power) Adder (8) ・−・Black detection circuit (9) ・・・ Gain control amplifier +1i
1) - Comparator (rule: diode - Q). Agent: Katsutsune Ueya, Yoshi Kamo, Toshiki Sugiura

Claims (1)

【特許請求の範囲】[Claims] アクツクタイムが早くリカバリータイムが遅いコンデン
サ充放電回路を備える黒ピークホールド回路と、検出さ
れた黒ピーク値に基いて映像信号のレベルを制御して画
面上で黒再生を行うための黒レベル補正回路と、上記黒
ピークホールド回路が所定の黒レベル以下の信号をホー
ルドしないように上記黒ピークボールド回路の出力を一
定値に制限するレベル制限回路とを具備する黒レベル再
生回路。
A black peak hold circuit with a capacitor charging/discharging circuit that has a fast activation time and a slow recovery time, and a black level correction circuit that controls the level of the video signal based on the detected black peak value and reproduces black on the screen. and a level limiting circuit that limits the output of the black peak bold circuit to a constant value so that the black peak hold circuit does not hold a signal below a predetermined black level.
JP58152924A 1983-08-22 1983-08-22 Black level reproducing circuit Granted JPS6043971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58152924A JPS6043971A (en) 1983-08-22 1983-08-22 Black level reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58152924A JPS6043971A (en) 1983-08-22 1983-08-22 Black level reproducing circuit

Publications (2)

Publication Number Publication Date
JPS6043971A true JPS6043971A (en) 1985-03-08
JPH0552707B2 JPH0552707B2 (en) 1993-08-06

Family

ID=15551117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58152924A Granted JPS6043971A (en) 1983-08-22 1983-08-22 Black level reproducing circuit

Country Status (1)

Country Link
JP (1) JPS6043971A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629577B1 (en) * 2014-12-10 2016-06-13 현대오트론 주식회사 Monitoring method and apparatus using a camera

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5675780A (en) * 1979-11-26 1981-06-23 Sony Corp Video signal processing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5675780A (en) * 1979-11-26 1981-06-23 Sony Corp Video signal processing circuit

Also Published As

Publication number Publication date
JPH0552707B2 (en) 1993-08-06

Similar Documents

Publication Publication Date Title
US5280356A (en) Clamp circuit for clamping video signal including synchronizing signal at a prescribed potential
US4667242A (en) Automatic gain control circuit
JPS5840389B2 (en) Synchronous gain control circuit
JPS5875973A (en) Synchronizing circuit
US4658297A (en) Automatic gain control circuit
JPH0532948B2 (en)
US5867222A (en) Video sync signal slicing using variable gain control
JPS6043971A (en) Black level reproducing circuit
KR960015010B1 (en) Gain control amp
EP0298488B1 (en) Video signal processing circuit for VTR signal
US4218708A (en) Keyed AGC circuit
US4446483A (en) Circuit arrangement for deriving a field synchronizing signal from an incoming signal
US4999707A (en) Synchronizing signal separating circuit separating synchronizing signal from a composite video signal
GB2254952A (en) A system for controlling the recording of a copy protected video signal.
US5398114A (en) Circuit for compensating for the drop-out of a reproduced video signal
JP3882955B2 (en) Sawtooth generator with jamming signal rejection for deflector
JP3403095B2 (en) Clamp circuit
JPH024542Y2 (en)
CA2013532C (en) Synchronizing signal separating circuit
US5889421A (en) Device for detecting the locking of an automatic gain control circuit
JPS5923683A (en) Automatic gain control circuit
JP2937880B2 (en) Clamp circuit
KR200162270Y1 (en) Circuit for amplifying luminance signal in a television
JPH0736617B2 (en) Automatic gain control device
KR0170238B1 (en) Automatic gain control circuit for intermediate frequency signal processing