JPS6043263A - Encoding and decoding system - Google Patents
Encoding and decoding systemInfo
- Publication number
- JPS6043263A JPS6043263A JP14920583A JP14920583A JPS6043263A JP S6043263 A JPS6043263 A JP S6043263A JP 14920583 A JP14920583 A JP 14920583A JP 14920583 A JP14920583 A JP 14920583A JP S6043263 A JPS6043263 A JP S6043263A
- Authority
- JP
- Japan
- Prior art keywords
- code word
- bit
- output
- encoding
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は磁気テープ、磁気ディスク等を媒体とした磁気
記録書化装置の情報1.込み−C出し系に使用されるデ
ィジタル符号化復号化方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to information 1. This invention relates to a digital encoding/decoding method used in an input-C output system.
磁気記録再生装置に使用される符号化復号化方式の一例
として、ジョーク・V・ジャコピ(Geo−rge V
、 Jaco、カy)著「データ密度を大きくするだめ
の新しい先取りコード(A New Look−Ahe
ad Codefor Increased Data
Density) J (IEEE トランザクジョ
ンeオン・マグネティクスIVIAG−13巻第5号、
1977年9月1202頁以下)は3PM(Thrce
Po5ition Modulation)方式とし
て知られる符号化復号化方式を概説している。このaP
M方式ではデータを3ビツト毎に区切り3ビツト長のデ
ータワードに対して表1に示すような変換規則を使って
6ビツトのコードワードに変換した後、コードソード1
01を010に変換し、更にコードワード″1”のとこ
ろで反転(トランジション)を行う。同様な符号化復号
化方式については、従来より特開昭54−80726号
公報を始めとして種々提案されている。これらの符号化
復号化方式を使って磁気記録再生を行う場合、隣り合う
2つの反転の最小反転間隔Tm1nが長い程、データ記
録密度が高くなり好ましく、最大反転間隔Tmaxが短
い程、衿生時におけるクロック再生が容易となる。前記
aPM方式の場合、データワードのピットセルの期間を
Tとした時、最小反転間隔Tm i nは1.5Tとな
り、最大反転間隔Tmaxは6Tとなる。従って、この
3PM万式を用いてデータ列を符号化して記録した場合
、最大反転間隔が大きいために再生時におけるセルフク
ロックが容易でないと言う欠点があった。As an example of an encoding/decoding method used in a magnetic recording/reproducing device, Geo-V.
``A New Look-Ahe Code to Increase Data Density'' by Jaco, Ky.
ad Code for Increased Data
Density) J (IEEE Transactions on Magnetics IVIAG-13 No. 5,
September 1977, page 1202 et seq.) is 3PM (Thrce
This paper outlines an encoding/decoding method known as the Po5tion Modulation method. This aP
In the M method, data is separated into 3-bit units and the 3-bit data word is converted into a 6-bit code word using the conversion rules shown in Table 1, and then the code word 1 is converted into a 6-bit code word.
01 is converted to 010, and further inversion (transition) is performed at the code word "1". Various similar encoding/decoding systems have been proposed in the past, including Japanese Patent Laid-Open No. 54-80726. When performing magnetic recording and reproducing using these encoding/decoding methods, the longer the minimum reversal interval Tm1n between two adjacent reversals, the higher the data recording density, which is preferable, and the shorter the maximum reversal interval Tmax, the higher the clock recovery becomes easy. In the case of the aPM method, when the period of a pit cell of a data word is T, the minimum inversion interval Tmin is 1.5T, and the maximum inversion interval Tmax is 6T. Therefore, when a data string is encoded and recorded using this 3PM system, there is a drawback that self-clocking during reproduction is difficult because the maximum inversion interval is large.
表 1
〔発明の目的〕
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、最小反転間隔が長く、かつ最大
反転間隔が3PM方式より短い、セルフクロックの容易
な符号化復号化方式を提供することにある。Table 1 [Object of the Invention] The present invention was made in consideration of the above circumstances, and its purpose is to provide an easy-to-use self-clock system with a long minimum inversion interval and a shorter maximum inversion interval than the 3PM system. The purpose of this invention is to provide a unique encoding/decoding method.
本発明はデータワードのブロック長を3ビツトとして、
aPM方式と同様な変換規則に従ってコードワードに変
換した後、 aPM方式で最大反転間隔を示すコードワ
ード列の中の0”符号のいくつかを、前後のグループと
の関係から、従来aPM方式では存在していないコード
ワ・−ドパターンになるように1”符号に変換して、2
値データ列を符号化し、またこの符号化されたコードワ
ード列を上記の変換の逆変換を行って復号化するように
したものである。In the present invention, the block length of the data word is 3 bits,
After converting to codewords according to the same conversion rules as in the aPM method, some of the 0'' codes in the codeword sequence that indicate the maximum inversion interval in the aPM method are changed from the ones that exist in the conventional aPM method due to the relationship with the preceding and succeeding groups. Convert to 1” code so that the code word pattern is not
A value data string is encoded, and the encoded codeword string is decoded by performing the inverse transformation of the above transformation.
このようにして本発明によれば、コードワード列の隣接
する′°1”の間の60”の数が最小で2個、最大で8
個となり、これをコードワードの1”が存在するところ
で反転した場合、その最小反転間隔Tm1nが1.5T
最大反転間隔Tmaxが4.5Tとなる。Thus, according to the invention, the number of 60'' between adjacent '°1'' of the codeword sequence is at least 2 and at most 8.
When this is inverted where the code word 1'' exists, the minimum inversion interval Tm1n is 1.5T.
The maximum reversal interval Tmax is 4.5T.
ただし上記Tはデータワードのビットセル期間である。However, T is the bit cell period of the data word.
従って最小反転間隔を3PM方式と同じにした上で最大
反転間隔を十分に短くした情報記録を行い得るので、再
生時におけるセルフクロックが容易であるという利点が
ある。Therefore, it is possible to record information with a sufficiently short maximum inversion interval while keeping the minimum inversion interval the same as that of the 3PM method, which has the advantage that self-clocking during reproduction is easy.
以下、図面を参照して本発明の一実ノ゛崩例を説明する
。Hereinafter, a variation of the present invention will be described with reference to the drawings.
第1図は本発明の符号化復号化方式を適用しで構成され
る情報記録再生装置の概略構成図であり、1は符号化装
置、2は復号化装置である。符号化装@1は入力された
2値データ列を以下に説明するようにコードワード列に
符号化するもので、記録装置3はそのコードワード列を
入力し、そのコードワード列中で1′″を検出する都度
、記録イf)号を反転して記録媒体4に情報を記録して
いイ)。この記録媒体4に記録された情報は再生装置5
によって再生され、復号化装置2によって、再生データ
が前記符号化処理と逆の符号変換処理をジけて元の2値
データ列が再現されるものとなっている。FIG. 1 is a schematic diagram of an information recording/reproducing apparatus constructed by applying the encoding/decoding method of the present invention, where 1 is an encoding apparatus and 2 is a decoding apparatus. The encoding device @1 encodes the input binary data string into a codeword string as explained below, and the recording device 3 inputs the codeword string and records 1''' in the codeword string. Each time the recording medium 4 is detected, the recording medium 4 is inverted and the information is recorded on the recording medium 4.The information recorded on the recording medium 4 is transferred to the reproduction device
The reproduced data is reproduced by the decoding device 2, and the original binary data string is reproduced by skipping the code conversion process that is the reverse of the encoding process.
ところで、本方式における符号化は次のようにして行わ
れる。符号化装置1では、先ず入力された2値テ一タ列
を3ビツト長のデータワードに区切り、3PM方式と同
様な表1に示すような変換規則を使って6ピツトのコー
ドワードに変換した後コードワード”101’″を”0
10″′に変換する。このように変換でれたコードワー
ドに対し、前後のグループのコードワードの関係から更
に一7Q 2 (a)のコードワ−ド列を表2(b)の
コードワード列に変換する。By the way, encoding in this method is performed as follows. In the encoding device 1, first, the input binary data string was divided into 3-bit data words, and converted into 6-bit code words using the conversion rules shown in Table 1, which are similar to the 3PM method. After the code word "101'" is "0"
From the relationship between the codewords of the groups before and after the codewords converted in this way, the codeword string of 17Q 2 (a) is further converted into the codeword string of Table 2(b). Convert to
ここでP 1+ P 2〜P6は現在のコードワードの
グループ、P 11P2〜P6は前のグループのコード
ワード、P+、P2〜P6は後のグループのコードワー
ドでらる。Here, P 1+ P 2 to P6 are the current codeword group, P 11P2 to P6 are the code words of the previous group, and P+, P2 to P6 are the code words of the next group.
!(2の×はパ1″′またはu071の任怠のビットを
表わし−Cいる。表2の変換においてはtdがtl 1
71の時にはP+、P2+P3は共に0“となるのでP
4+P s +P 6+P 1+P2が共に1“0”で
あればPsとP6を0″から“1″に変換する。またP
6がu1″の時にはP a + P41 P sが共に
II OI+となるので、P 6 + P 1 * P
2が共に10718であれはPsを0”から(11j
lに′変換する。PIとPsが′1′″の時にはP2
、Ps 1P31P4が共に41011となるので、P
4 、Ps 1P61PI IF5が共に0”であれば
、P6とPsを°0″から°゛1″に変換すると共に、
Pらを°゛l”から”0”に変換する。このような変換
によってコードワード列の隣接する1”の間の”0”の
最大1同数は減少し、表2による変換後には最大8個と
々りて最大反転間隔Tmaxは3PM方式の6.0Tか
ら4.5Tに小さくなる。従って、最小反転間隔を15
TとしてaPM方式と等しく、最大反転間隔が4.5T
と十分短くすることが出来るので、コードワード列の1
”を検出する都度記録信号を反転して情報記録を行う場
合に記録密度が高く、杓生時eこおけるセルフクロック
が容易である等の効呆かある。! (The x in 2 represents the bit of neglect in par 1'' or u071. In the conversion of Table 2, td is tl 1
At the time of 71, both P+ and P2+P3 become 0", so P
4+P s +P 6+P If 1+P2 are both 1 "0", convert Ps and P6 from 0" to "1". Also, P
When 6 is u1'', both P a + P41 P s become II OI+, so P 6 + P 1 * P
2 are both 10718, Ps is changed from 0” (11j
Convert to l. When PI and Ps are ``1'', P2
, Ps 1P31P4 are both 41011, so P
4. If Ps 1P61PI IF5 are both 0'', convert P6 and Ps from °0'' to °゛1'',
Convert P et al. from °゛l" to "0". Through such conversion, the maximum number of "0"s between adjacent 1"s in the codeword string is reduced, and after the conversion according to Table 2, the maximum number of "0"s is reduced to 8. Individually, the maximum reversal interval Tmax is reduced from 6.0T in the 3PM system to 4.5T. Therefore, we set the minimum reversal interval to 15
T is the same as the aPM method, and the maximum reversal interval is 4.5T.
Since it can be made sufficiently short, 1 of the codeword string
When recording information by inverting the recording signal each time `` is detected, the recording density is high, and self-clocking during normal operation is easy.
以下余白
このような符号化処理は第2図において次のようにして
行われる。入力される2値データ列は端子11から3ビ
ツトのシフトレジスタ12に直列に入力され、3ビツト
で並列に出力され符号器13に加えられる。符号器13
は表1に示すような変換規則によって3ビツト長のデー
タワードから6ビツト長のコードワードに変換する回路
で、表1に示すようにデータワードをA+ lA21A
3 !コードワードをP 1 + P 2 + P 3
r P 4 + P 5 + P 6とずれば次の如
く論理演算される。P6は常に°0″である。Such encoding processing is performed as follows in FIG. 2. The input binary data string is input in series from a terminal 11 to a 3-bit shift register 12, outputted in parallel as 3 bits, and applied to an encoder 13. encoder 13
is a circuit that converts a 3-bit long data word into a 6-bit long code word according to the conversion rules shown in Table 1.
3! Codeword P 1 + P 2 + P 3
If r P 4 + P 5 + P 6 is shifted, the following logical operation is performed. P6 is always 0''.
PI =AB +AC(11
P2=AB (2)
P3=ABC(3)
P4=ABC+ABC(41
P5=ABC+ABC+ABCf5)
符号器13の出力のPlはエクスクル−シブオア14と
検出器15に出力P2は6ビツトレジスタ16と検出器
17に出力P31P41P51P6は6ビツトレジスタ
16に加えられる。6ビツトレジスタ16のPs 、P
6の出力は検出器15に加えられてコードワード列の1
01が検出される。6ビツトレジスタのP 5 + P
6の出力はそれぞれエクスクル−シブオア18.19
にも加えられ、コードワードの101が検出器れだ時、
検出器15の出力によって符号器13の出力P1と、6
ビツトレジスタ16の出力P5.P6が符号を変えられ
101が010に変換される。PI = AB + AC (11 P2 = AB (2) P3 = ABC (3) P4 = ABC + ABC (41 P5 = ABC + ABC + ABCf5) The output Pl of the encoder 13 is output to the exclusive OR 14 and the detector 15, and the output P2 is a 6-bit register. 16 and the output P31P41P51P6 to the detector 17 is added to the 6-bit register 16. Ps, P of the 6-bit register 16
The output of 6 is applied to the detector 15 to detect 1 of the codeword sequence.
01 is detected. 6-bit register P 5 + P
The output of 6 is exclusive or 18.19 respectively.
and when the code word 101 is detected by the detector,
The output of the detector 15 causes the output P1 of the encoder 13 and 6
Output P5 of bit register 16. P6 is changed sign and 101 is converted to 010.
6ビツトレジスタの出力P 1 + P 2は共に検出
器20゜21と6ビツトレジスタ22に、出力P3はエ
クスクル−シブオア23に出力P4は検出器17と、6
ビツトレジスタ22に加えられエクスクル−シブオア1
8.19の出力はそれぞれエクスクル−シブオア24.
25を介して6ビツトレジスタ22に加えられる。また
エクスクル−シブオア23の出力はエクスクル−シブオ
ア26.27を介して6ビツトレジスタ22に加えられ
る。6ビツトレジスタ22のPlとP4 、Psの出力
は検出器21と並列入力の6ビツトシフトレジスタ28
に入力され、P2゜Psの出力は6ビツトシフトレジス
タ28に、P6の出力は検出器17,20.21と、エ
クスクル−シブオア29を介して6ビツトシフトレジス
タ28に加えられる。このように接続された検出器17
は表2におけるP6=I P4=P5=Pe=Pt=P
2=0を検出する回路で、その出力はエクスクル−シブ
オア23.25に接続されてPsとP6の符号を”0’
″から”1”に変換する。検出器20は表2におけるP
6=1.P6=P1;P2=0を検出する回路で、その
出力はエクスクル−シブオア26に接続され、 Psの
符号を0”から°゛1”に変換する。災に検出器21は
表2におけるP1=Ps=1 、 P4=P5=P6=
P]=p2=oを検出する回路で、その出力はエクスク
/−シブオア24,27.29に加えられてP6とPs
の符号を0”から11”にPsの符号をパ1#からI′
0#に変換する。すなわち検出器17,20..21と
エクスクル−シブオア23,24,25,26,27゜
29によって表2の(a)から(b)への符号変換が行
われ、隣接する′1#の間の°0″の最大個数が8個と
制限されたコードワード列が端子3oに出力される。The outputs P 1 + P 2 of the 6-bit register are both sent to the detector 20° 21 and the 6-bit register 22, the output P3 is sent to the exclusive OR 23, and the output P4 is sent to the detector 17 and the 6-bit register 22.
Exclusive OR 1 added to bit register 22
The output of 8.19 is exclusive OR 24.
25 to the 6-bit register 22. Further, the output of exclusive OR 23 is applied to 6-bit register 22 via exclusive OR 26 and 27. The outputs of Pl, P4, and Ps of the 6-bit register 22 are connected to the detector 21 and the 6-bit shift register 28 with parallel inputs.
The output of P2°Ps is applied to the 6-bit shift register 28, and the output of P6 is applied to the 6-bit shift register 28 via the detectors 17, 20. Detector 17 connected in this way
is P6=I in Table 2 P4=P5=Pe=Pt=P
This is a circuit that detects 2=0, and its output is connected to exclusive OR 23.25 to change the sign of Ps and P6 to "0".
” to “1”. The detector 20 converts P in Table 2.
6=1. This circuit detects P6=P1; P2=0, and its output is connected to the exclusive OR 26 to convert the sign of Ps from 0" to 1". Unfortunately, the detector 21 has P1=Ps=1, P4=P5=P6= in Table 2.
This is a circuit that detects P]=p2=o, and its output is added to Ex/-Sivor 24, 27.29 to output P6 and Ps.
change the sign of Ps from 0'' to 11'' and change the sign of Ps from Pa1# to I'
Convert to 0#. That is, detectors 17, 20 . .. The sign conversion from (a) to (b) in Table 2 is performed by A code word string limited to eight pieces is output to terminal 3o.
このようにして本方式による符号化処理は隣接する1″
の間の0#の個数が多い時に、前後のグループのコード
ワードから特定のパターンを検出し、aPM方式では存
在しないコードワードパターンに沁換してパ0″′の続
く個数を制限している。In this way, the encoding process according to this method
When there are many 0#s in between, a specific pattern is detected from the codewords of the groups before and after, and the aPM method replaces it with a non-existent codeword pattern to limit the number of consecutive 0''s. .
尚、本発明は上記実施例に限定されるものではない。例
えば上記実施例では最初の符号変換を表1を使って行っ
ているが8種類のデータワードとコードワードの対応関
係は任意ににめればよく、要はその対応関係を1対1に
定めればよい。そしてその対応関係に応じて論理処理の
アルゴリズムをi1′11換えればよい。をするに本発
明はその要旨を逸脱しない範囲で種々変形して実施する
ことが出来る。Note that the present invention is not limited to the above embodiments. For example, in the above embodiment, the initial code conversion is performed using Table 1, but the correspondence between the eight types of data words and code words can be determined arbitrarily; the key is to set the correspondence on a one-to-one basis. That's fine. Then, the logical processing algorithm i1'11 may be changed according to the correspondence relationship. In other words, the present invention can be implemented with various modifications without departing from the gist thereof.
第1図は本発明方式が適用される記録再生装置の概略構
成図、第2図は符号化装置の構成図である。
1・・・符号化装置、2・・・復号化装置、12・・・
3ビツトシフトレジスタ、
16.22・・・6ビツトレジスタ、
15.17,20.21・・・検出器、14.18,1
9,23,24,25,26,27.29・・・エクス
クル−シブオア、
28・・・6ビツトシフトレジスタ。FIG. 1 is a schematic block diagram of a recording/reproducing apparatus to which the method of the present invention is applied, and FIG. 2 is a block diagram of an encoding apparatus. 1... Encoding device, 2... Decoding device, 12...
3-bit shift register, 16.22... 6-bit register, 15.17, 20.21... detector, 14.18, 1
9, 23, 24, 25, 26, 27.29... exclusive OR, 28... 6-bit shift register.
Claims (1)
記8棟類のデータワードを(0,0,0,0,1゜0)
、 ((1,0,0,1,0,0) 、(0,1,0,
0,0,0) 、(0,1,0,0,1,0)(0,0
,1,0,0,0)、(1,0,0,0,0,0) 、
(1,0,0,0,1,0) 。 (1,0,0,1,0,0)からなるコードワードに対
応はせて、Thfl記2値データ列を区切った各データ
ワードをそれぞれコードワードに変換する第1の変換手
段と、変換されたコードワード列中の(1,0,1)を
(0,1,0)に変換する第2の変換手段と、変換され
/jコードワードが(0,0,0,0,0,0)で、前
のグループのコードワードの6番目のビットが(1)で
、後のグル−フ゛のコードワードの1番目と2看〒目の
ビットが共に(0)の時に(0,0,0,0,0,0)
を(0,0,1,0,0゜■)に変換し、変換コードワ
ードが(0,0,0,0,0,1)で、前のグループの
コードワードの6番目のビットが(0)の時に(0,0
,0,0,0,1)を(0,0,1,0,0,1)に変
換し更に変換されたコードワードが(0,0,0,0゜
1.0)で、前のグループのコードワードが(1,0゜
0.0,0.0)の時に、前のグループのコードワード
を(1,0,0,0,0,1)に、上記(0,0,0,
0,1,0)を(0゜0.1 、O,0,0)に変換す
る第3の変換手段を使って前記2値データ列を符号化し
、符号化データ列を上記対応関係に従って逆変換して復
号化することを特徴とする符号化復号化方式。[Claims] A binary data string is divided into 3-bit data words, and the 8 data words are (0, 0, 0, 0, 1°0).
, ((1,0,0,1,0,0) ,(0,1,0,
0,0,0), (0,1,0,0,1,0)(0,0
,1,0,0,0),(1,0,0,0,0,0),
(1,0,0,0,1,0). a first converting means for converting each data word obtained by dividing a Thfl binary data string into a code word in correspondence with a code word consisting of (1, 0, 0, 1, 0, 0); a second conversion means for converting (1, 0, 1) in the converted code word string to (0, 1, 0); 0), the 6th bit of the codeword in the previous group is (1), and the 1st and 2nd bits of the codeword in the later group are both (0), then (0,0 ,0,0,0,0)
is converted to (0,0,1,0,0°■), the converted codeword is (0,0,0,0,0,1), and the 6th bit of the codeword of the previous group is ( 0) at (0,0
, 0, 0, 0, 1) is converted to (0, 0, 1, 0, 0, 1), and the further converted code word is (0, 0, 0, 0° 1.0), which is the previous code word. When the codeword of a group is (1,0°0.0,0.0), the codeword of the previous group is changed to (1,0,0,0,0,1), and the above (0,0,0 ,
0, 1, 0) to (0°0.1, O, 0, 0), the binary data string is encoded, and the encoded data string is inverted according to the above correspondence relationship. An encoding/decoding method characterized by converting and decoding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14920583A JPS6043263A (en) | 1983-08-17 | 1983-08-17 | Encoding and decoding system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14920583A JPS6043263A (en) | 1983-08-17 | 1983-08-17 | Encoding and decoding system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6043263A true JPS6043263A (en) | 1985-03-07 |
Family
ID=15470118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14920583A Pending JPS6043263A (en) | 1983-08-17 | 1983-08-17 | Encoding and decoding system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6043263A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7787526B2 (en) | 2005-07-12 | 2010-08-31 | Mcgee James Ridenour | Circuits and methods for a multi-differential embedded-clock channel |
-
1983
- 1983-08-17 JP JP14920583A patent/JPS6043263A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7787526B2 (en) | 2005-07-12 | 2010-08-31 | Mcgee James Ridenour | Circuits and methods for a multi-differential embedded-clock channel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4553130A (en) | Variable-length encoding-decoding system | |
JP3394127B2 (en) | Digital data transmission method | |
US5537422A (en) | Synchronization signal detector, synchronization signal detecting method and demodulator | |
JPH0544206B2 (en) | ||
JPH0519332B2 (en) | ||
JP3935217B2 (en) | Conversion from a sequence of m-bit information words to a modulated signal | |
US4549167A (en) | Method of encoding and decoding binary data | |
JP3091497B2 (en) | Digital modulation method, digital modulation circuit, digital demodulation circuit, and digital demodulation method | |
JPH0462216B2 (en) | ||
JPS62272726A (en) | Coding circuit | |
JPS6043263A (en) | Encoding and decoding system | |
JPH08235785A (en) | Recording signal modulating device, recording signal demodulating device, recording signal modulating method and recording signal demodulating method | |
JPS6043262A (en) | Encoding and decoding system | |
JPS58155511A (en) | Recording and reproducing system of binary information | |
JPH02119434A (en) | Coding circuit and decoding circuit | |
JP2898132B2 (en) | Digital modulation method and apparatus | |
JPH02265329A (en) | Code inverse converter | |
JPS59221140A (en) | Digital code converting system | |
JPH01221918A (en) | Variable length code converter | |
JP3243137B2 (en) | Data conversion method | |
JPS5966250A (en) | Digital signal modulating system | |
JPH0695644B2 (en) | Decoding device for run-length limited code | |
JPH0534747B2 (en) | ||
JPS58187045A (en) | Modulating method and apparatus for digital data | |
GB2141906A (en) | Recording of digital information |