JPS6041899A - Two-point sampling system - Google Patents

Two-point sampling system

Info

Publication number
JPS6041899A
JPS6041899A JP15075983A JP15075983A JPS6041899A JP S6041899 A JPS6041899 A JP S6041899A JP 15075983 A JP15075983 A JP 15075983A JP 15075983 A JP15075983 A JP 15075983A JP S6041899 A JPS6041899 A JP S6041899A
Authority
JP
Japan
Prior art keywords
change
memory
last
state
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15075983A
Other languages
Japanese (ja)
Inventor
Minoru Okazaki
稔 岡崎
Shigeru Nakagawara
中川原　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Dai Ichi Communications Software Ltd
Fujitsu Ltd
Original Assignee
Fujitsu Dai Ichi Communications Software Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Dai Ichi Communications Software Ltd, Fujitsu Ltd filed Critical Fujitsu Dai Ichi Communications Software Ltd
Priority to JP15075983A priority Critical patent/JPS6041899A/en
Publication of JPS6041899A publication Critical patent/JPS6041899A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/72—Finding out and indicating number of calling subscriber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

PURPOSE:To enable to detect true change of state by providing only two last look memories by writing ''1'' only when there is change of state in the second last look memory. CONSTITUTION:Access is made to a subscriber scaning device LSCN at every sampling period and a signal SCN which is present object of monitoring is read and whether or not coincidence of the signal SCN and corresponding last look memory LL1 is judged. In the case of coincidence, it is regarded as no change, and shifted to next circuit processing. In the case of discordance, whether or not presence of change in preceding period is checked referring to a last look memory LL2. If there is no change in preceding period, the memory LL2 is made to ''1'' to deal with checking in the next period. If change in preceding period is detected, it is not noise but change of state of a signal, and accordingly, the signal is stored in the memory LL1, and the memory LL2 is returned to ''0''.

Description

【発明の詳細な説明】 囚発明の技術分野 本発明は２点すンプリング方式、特に例えば交換機に卦
ける電話回線の状態の変化を監視して検出するような場
合に利用される方式であって、単発的な雑音に対策を加
えた２点すンプリング方式に卦いて、いわゆるラストル
ック・メモリを２面そなえるだけで信号の状態変化を検
知できるようにした２点すンプリング方式に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a two-point sampling method, particularly a method used for monitoring and detecting changes in the state of a telephone line connected to an exchange, for example. , a two-point sampling method that takes measures against sporadic noise, and a two-point sampling method that makes it possible to detect changes in the state of a signal by simply providing two so-called last-look memories.

（Ｂｌ従来技術と問題点 例えば電話機のフックオン／フックオフの状態変化等を
検出する２点すンプリング方式においては、単発的な雑
音による信号の極性変化を、正常な状態変化として誤認
識しないようにするために、サンプリングの周期を信号
の変化が想定される最短の周期の１／２以下の周期とし
、連続した２回のサンプリングで信号極性の変化が確認
されて初めて、正しい状態変化として認識するようにさ
れる。そのため、前のサンプリング点における変化情報
等を記憶して卦くラストルック・メモリが必要となるが
、従来方式によれば、以下に説明するようにラストルッ
ク・メモリが３面必要であった。(Bl Conventional technology and problems For example, in the two-point sampling method that detects changes in the hook-on/hook-off state of a telephone, it is necessary to prevent a signal polarity change caused by a single noise from being mistakenly recognized as a normal state change. Therefore, the sampling period is set to less than 1/2 of the shortest period in which a signal change is expected, and a change in state is recognized as a correct state change only after a change in signal polarity is confirmed in two consecutive samplings. Therefore, a last look memory is required to store change information etc. at the previous sampling point, but according to the conventional method, three last look memories are required as explained below. Met.

第１図は従来方式の説明図を示す。FIG. 1 shows an explanatory diagram of a conventional method.

２値の状態を表わす信号をＳＯＮ、各々のラストルック
をそれぞれＬＬＩ　、ＬＬ２　、ＬＬ３、卦よび変化を
ＯＨと表わし、信号ＳＯＮは「０」でオフ状態、「１」
でオン状態とし、「０」から「１」への変化を立上り、
またその逆の変化を立下りとする。第１図において、第
２サンプリング周期および第９サンプリング周期におけ
るＳＯＮ結果は、それぞれ１回のサンプリングだけに現
われた一時的変化であり、ノイズである。A signal representing a binary state is represented by SON, each last look is represented by LLI, LL2, LL3, and a figure and change is represented by OH. The signal SON is "0" in the off state and "1"
to turn on state, change from "0" to "1" to rise,
The opposite change is defined as a falling edge. In FIG. 1, the SON results in the second sampling period and the ninth sampling period are temporary changes that appear only in one sampling, and are noise.

ラストルックＬ　Ｌ　１は、正しい変化が検出されたと
きに、ＳＯＮと同じ（二されるものである。ラストルッ
クＬＬ３は、ＳＯＮとＬＬＩとの排他的論理和、すなわ
ちＳＣＮとＬ　Ｌ　１どの変化結果を保持する。ＳＯＮ
を読み取る直前に、ＬＬ３の内容は、ＬＬ２へ格納され
、ＬＬ３はクリアされる。Last look L L 1 is the same as SON when a correct change is detected. Last look LL3 is the exclusive OR of SON and LLI, i.e. SCN and L L 1 which change is the same as SON. Hold the result.SON
Immediately before reading LL3, the contents of LL3 are stored into LL2 and LL3 is cleared.

そして、ＳＯＮを読み取ったときに、ＳＯＮとＬＬｌと
が異なり、かつＬＬ２が「１」であれば、ノイズではな
い状態変化と認識する。すなわち、ＳＯＮとＬＬＩとの
違いは今周期の変化を表わし、ＬＬ２は前周期の変化で
あるから、前周期・今周期の２周期にわたって変化があ
って、初めて変化が検出されることとなる。この後にＳ
ＯＮとＬＬｌとの排他的論理和ｆ：ＬＬ３に格納して、
次周期にｉ−ケる変化検出に用いる。また、ここでＴ、
　Ｌ　１に着目すれば、Ｌ　Ｌ　１は雑音を含まないＳ
ＯＮの状態と言える。Then, when SON is read, if SON and LL1 are different and LL2 is "1", it is recognized as a state change that is not noise. That is, the difference between SON and LLI represents a change in the current cycle, and LL2 represents a change in the previous cycle, so a change is detected only after there is a change over two cycles, the previous cycle and the current cycle. After this S
Exclusive OR of ON and LLl f: Store in LL3,
Used to detect i-th change in the next period. Also, here T,
If we focus on L 1, L L 1 is S that does not include noise.
It can be said that it is in an ON state.

すなわち、排他的論理和を■、論理積を△で表わすと、
従来、以下の論理に基づく処理が行われていた。In other words, if the exclusive OR is represented by ■ and the logical product is represented by △, then
Conventionally, processing has been performed based on the following logic.

■ＬＬ３をＬＬ２へ格納してＬ　Ｌ　３　Ｚ、（クリア
する。■Storing LL3 to LL2 and clearing it.

■ＳＯＮを読み取る。■Read SON.

■（ＳＯＮ■Ｉ、ＬＬ）△ＬＬ２＝１のとき変化有りと
する。このとき、ＳＣＮをＬＬＩに取り込む。■(SON■I, LL) When ΔLL2=1, it is assumed that there is a change. At this time, the SCN is taken into the LLI.

■（ＳＯＮ■ＬＬＩ）△ＬＬ２をＬＬ３に格納する。■(SON■LLI) △LL2 is stored in LL3.

上記論理によれば、第１図に示したような、第２周期卦
よび第９周期の１周期だけの変化は雑音として無視され
、第６周期から第７周期にかけて示されたような２周期
にわたる変化によって、状態変化が検出されることにな
る。しかし、上記従来の方式によれば、ラストルックＬ
　Ｌ　１　、　Ｌ　Ｌ　２　。According to the above logic, a change of only one period in the second period and the ninth period as shown in FIG. 1 is ignored as noise, and a change in two periods as shown from the sixth period to the seventh period A change in state will be detected. However, according to the above conventional method, the last look L
L 1 , L L 2 .

ＬＬａ用に各３面のラストルック・メモリが必要となる
ため、信号数が増加すれば、信号数に対応して、メモリ
量が３倍の割合で増加する。できれば、必要とするメモ
リ量ヲ少なくすることが望まれる。Last look memories for each of the three sides are required for LLa, so as the number of signals increases, the amount of memory increases by three times in proportion to the number of signals. If possible, it is desirable to reduce the amount of memory required.

（Ｃ１発明の目的と構成 本発明は上記問題点の解決を図り、サンプリングする信
号の状態変化の検出にあたって、信頼性を劣化させるこ
となく、必要とするメモリ量を削減することを目的とし
ている。そのため本発明の２点ザンブリング方式は、２
値の状態を表わす信号を入力し、少なくとも２周期のサ
ンプリング点における状態（二もとづいて、単発的々雑
音を除去し、上記信号の状態の認識もしくは状態変化を
検知する２点サンプリング処理装置にかいて、１回線が
１ビツトに対応する第１のラストルック・メモリと、該
第１のラストルック・メモリに対応する第２のラストル
ック・メモリとをそなえるとともに、各サンプリング点
ととｌ二上記入力信号と上記第１のラストルック・メモ
リの情報との変化を検知する手段と、上記第２のラスト
ルック・メ檗りを参照し前周期に変化があったかどうか
を検知する手段と、該検知手段により２周期連続して変
化が検出されたときに上記入力信号の情報を上記第１の
ラストルック・メモリに格納する手段と、上記２つの検
知手段にもとづく変化情報を上記第２のラストルック・
メモリに格納する手段とをそなえたことを特徴としてい
る。以下図面を参照しつつ実施例に従って説明する。(C1 Objectives and Structure of the Invention The present invention aims to solve the above-mentioned problems, and aims to reduce the amount of memory required for detecting state changes of signals to be sampled without deteriorating reliability. Therefore, the two-point zumbling method of the present invention has two points.
A signal representing the state of a value is input, and a signal representing the state of a value is input to a two-point sampling processing device that removes noise from time to time based on the state at sampling points of at least two periods, and detects the state of the signal or a change in state. A first last-look memory corresponding to one line and a second last-look memory corresponding to the first last-look memory are provided, and each sampling point and the second last-look memory are provided. means for detecting a change in the input signal and the information in the first last look memory; means for detecting whether there has been a change in the previous cycle by referring to the second last look memory; and the detection. means for storing information of the input signal in the first last look memory when a change is detected for two consecutive periods by the means; and means for storing change information based on the two detection means in the second last look memory.・
It is characterized by having a means for storing it in memory. Embodiments will be described below with reference to the drawings.

（ＤＪ発明の実施例 第２図は本発明が適用されるシステム構成例、第３図は
第２図図示中央制御装置における処理説明図、第４図は
第３図図示処理内容を論理ブローで表わした説明図、第
５図は本発明による一実施例処理方式図、第６図は本発
明による具体的な処理態様の例を示す。(Embodiment of the DJ Invention Fig. 2 is an example of a system configuration to which the present invention is applied, Fig. 3 is an explanatory diagram of processing in the central control unit shown in Fig. 2, and Fig. 4 is a logical block diagram of the processing contents shown in Fig. 3). The illustrated explanatory diagrams, FIG. 5, is a diagram of an embodiment of the processing method according to the present invention, and FIG. 6 shows an example of a specific processing mode according to the present invention.

本発明は、必ずしもこれに限られるわけではないが、例
えば第２図図示の如き電話交換機システムに適用される
。第２図において、ＳＵＢは加入者の電話機であって、
回線により加入者回路ＬＯに接続される。加入者走査装
置ＬＳＯＮは、各加入者回路ＬＯを走査し、各回線に対
応した走査信号ＳＯＮを保持する装置である。ＴＲＫは
トランクであり、ＴＳＯＮはトランク走査装置である。The present invention is applied to, for example, a telephone exchange system as shown in FIG. 2, although it is not necessarily limited thereto. In FIG. 2, SUB is the subscriber's telephone,
It is connected to the subscriber circuit LO by a line. The subscriber scanning device LSON is a device that scans each subscriber circuit LO and holds a scanning signal SON corresponding to each line. TRK is a trunk and TSON is a trunk scanning device.

トランク走査装［ＴＳＯＮは、各トランクを走査し、ト
ランクＴＲＫの走査結果を保持する。ＳＯは通話路駆動
装置であって、ネットワークＮＷｉ＝おいて、加入者回
路ＬＯとトランクＴＲＫとの接続または切断を行う。Ｓ
ＲＤは情報受信分配装置であって、中央制御装置００と
、加入者走査装置Ｌ８ＯＮ、通話路駆動装置ＳＯ、トラ
ンク走査装置ＴＳＯＮとの情報の授受を行うインタフェ
ースである。中央制御装置Ｃｏは、逐次、所定の命令を
フェッチして実行し、当該システム全体の制御を行う装
置である。Ｍ　Ｍは、主記憶装置であって、ブロセツザ
・バスＰ−ＢＵＳを介して、中央制御装置Ｏａに接続さ
れる。The trunk scanning device [TSON scans each trunk and maintains the scan results of the trunk TRK. SO is a communication path driver and connects or disconnects subscriber circuit LO and trunk TRK in network NWi=. S
RD is an information receiving and distributing device, and is an interface for exchanging information between the central control device 00, the subscriber scanning device L8ON, the communication channel driving device SO, and the trunk scanning device TSON. The central control device Co is a device that sequentially fetches and executes predetermined instructions to control the entire system. MM is a main memory and is connected to the central controller Oa via a processor bus P-BUS.

本発明は、加入者走査＠ｌ１ｔＬＳＯＮを介する回線の
状態変化またはトランク走査装置ＴＳＯＮを介するトラ
ンクＴ几にの状態変化の検出に適用される。そのため、
主記憶装置ＭＭには、信号数に対応した容量をもつ第１
ラストルック−メモリ１と第２ラストルツク・メモリ２
とが設けられる。The invention applies to the detection of state changes in the line via the subscriber scanning @l1tLSON or in the trunk T via the trunk scanning device TSON. Therefore,
The main memory device MM has a first memory having a capacity corresponding to the number of signals.
Last Look-Memory 1 and 2nd Last Look-Memory 2
and is provided.

第１ラストルツク・メモリ１には、変化を検出した時点
で、信号ＳＯＮと同じになるラストルックＬＬＩが格納
され、第２ラストルツク魯メモリ２には、ラストルック
ＬＬＩと信号ＳＯＮとの間で変化があったことを示すラ
ストルックＬＬ２が格納される。The first last look memory 1 stores the last look LLI that becomes the same as the signal SON when a change is detected, and the second last look memory 2 stores the last look LLI that becomes the same as the signal SON when a change is detected. A last look LL2 indicating that there was a last look is stored.

中央制御装置ＣＯは、回線等の状態の監視にあたって、
例えば第３図図示の如く処理する。各サンプリング周期
毎に、加入者走査装置ｔＬ８ＯＮ（またはトランク走査
装置ＴＳＯＮ）にアクセスし、現在監視対象となる信号
８ＯＮを読み取り、その信号ＳＯＮと、その信号ＳＯＮ
に対応するラストルックＬ　Ｌ　１とが、不一致となる
かどうかを判定する。一致している場合には、変化なし
として、次の回線等の処理へ移る。不一致の場合には、
対応するラストルックＬＬ’２を参照し、前周期にも変
化があったかどうかを調べる。前周期に変化がなければ
、ラストルックＬＬ２を「１」にして、次の契機におけ
るチェックに対処する。前周期にも変化があることが検
出されたならば、それは雑　′音ではない信号の状態変
化であるので、信号８ＯＮｉラストルックＬＬＩに格納
し、ラストルックＬＬ２を「０」に戻して、例えば空ト
ランクの割当て等の、変化に対応する処理を実行する。The central control unit CO monitors the status of lines, etc.
For example, processing is performed as shown in FIG. At each sampling period, the subscriber scanning device tL8ON (or trunk scanning device TSON) is accessed, the signal 8ON currently being monitored is read, and the signal SON and the signal SON are
It is determined whether or not the last look L L 1 corresponding to L L1 does not match. If they match, it is assumed that there is no change and the process moves on to the next line, etc. In case of mismatch,
With reference to the corresponding last look LL'2, it is checked whether there was any change in the previous cycle as well. If there is no change in the previous cycle, the last look LL2 is set to "1" to handle the check at the next opportunity. If it is detected that there is a change in the previous cycle, it is not a noise but a change in the state of the signal, so it is stored in the signal 8ONi last look LLI, and the last look LL2 is returned to "0", for example. Perform processing in response to changes, such as allocating empty trunks.

上記第３１図（＝示した処理の論理が、第４図に示され
ている。すなわち、以下の論理に基づく処理がなされる
ことになる。The logic of the processing shown in FIG. 31 is shown in FIG. 4. That is, the processing based on the following logic is performed.

■（ＳＯＮ■ＬＬＩ）△ＬＬ２が変化（ＯＨ）として認
識される。■(SON■LLI)ΔLL2 is recognized as a change (OH).

■（ＬＬＩ■ＯＨ）が新たにＬＬＩにセットされる。■(LLI■OH) is newly set to LLI.

■（Ｌ　、Ｌ　Ｌの８ＯＮ）がＬＬ２１ニセットされる
。(8ON of L, LL) is set to LL21.

■変化（ＯＨ）が「１」のとき、変化に対応する処理が
呼び出され、実行される。(2) When the change (OH) is "1", the process corresponding to the change is called and executed.

上記論理は、例えば第５図図示の如き処理方式（二よシ
実現される。第５図において、符号１，２は第２図に対
応し、ＢＰはバッファ、１１ないし１４は中央制御装置
ＣＣによって実行される命令群からなる処理部を表わし
ている。）くツファＢＦ等に卦けるＡないしＧの符号は
、各１ビツトの情報を表わしている。The above logic can be realized, for example, by a processing method as shown in FIG. (This represents a processing unit consisting of a group of instructions executed by.) Each of the symbols A to G in the square BF etc. represents 1 bit of information.

第１処理部１１は、加入者走査装置ＬＳＯＮまたはトラ
ンク走査装置Ｔ８ＯＮから、現在監視対象となっている
信号Ｓ　、ＯＮのピッ）Ａを入力する。The first processing unit 11 inputs the signal S, which is currently being monitored, and the ON beep A from the subscriber scanning device LSON or the trunk scanning device T8ON.

捷だ、第１ラストルツク・メモリ１から、ラストルック
Ｌ　Ｌ　１として、対応する位置のピッ）Ｂを読み出し
、ピッ）Ａとピッ）Ｂとの排他的論理和を演算して、結
果のビットＤを・くツファＢＦＩニセソトする。次に第
２処理部１２は、第２ラストルツク・メモリ２から、ラ
ストルックＬＬ２として、対応する位置のピッ）Ｏを読
み出し、ピッ）Ｄとの論理積を演算して、結果をピッ）
Ｅとする。第３処理部１３は、ビットＥとラストルック
ＬＬＩのピッ）Ｂとの排他的論理和を演算し、結果のビ
ットＦを、第１ラストルツク・メモリ１のビットＢの位
置に書き込む。ピッ）Ｆは、状態の変化がない場合には
、ピッ）Ｂの値と同じになり、変化がある場合には、ピ
ッ）Ｂを反転させたものとなる。第４処理部１４は、信
号ＳｑＮのビットＡとビットＦとの排他的論理和を演算
するものである。From the first last look memory 1, as the last look L L 1, read out the bit B at the corresponding position, calculate the exclusive OR of the bit A and B, and read the bit D of the result.・Fake BFI. Next, the second processing unit 12 reads out the corresponding position Pip)O from the second last look memory 2 as the last look LL2, calculates the logical product with Pip)D, and returns the result Pip)
Let it be E. The third processing unit 13 calculates the exclusive OR of bit E and bit B of the last look LLI, and writes the resulting bit F to the bit B position of the first last look memory 1. If there is no change in the state, beep)F will be the same as the value of beep)B, and if there is a change, it will be the inverted value of beep)B. The fourth processing unit 14 calculates the exclusive OR of bit A and bit F of signal SqN.

結果のビットＧは、前回に状態の変化がなく、かつ今回
変化かあるときに、値が「１」となり、これ以外の場合
には「０」となる。ピッ）Ｇは、第２ラストルツク・メ
モリ２へ格納されて、記憶される。上記処理は、各信号
について、周期的に繰り返される。Bit G of the result has a value of "1" when there was no change in the state last time and there is a change this time, and has a value of "0" in other cases. P)G is stored in the second last storage memory 2 and stored therein. The above process is repeated periodically for each signal.

第６図は、第１図に対応した本発明による処理態様の例
を１示す。第６図において、第５周期では、５ＯＮ＝Ｌ
Ｌ１；ＬＬ２’＝０ である。次に第６周期で５ＯＮ＝１と々れば、（ＳＯＮ
■Ｌ　ｉ、　１　）△ＬＬ２−（１■０）△０−０であ
るので、変化（ＯＨ）はやはり「０」である。FIG. 6 shows an example of a processing mode according to the present invention corresponding to FIG. In FIG. 6, in the fifth period, 5ON=L
L1; LL2'=0. Next, if 5ON=1 in the 6th period, (SON
■L i, 1 ) ΔLL2-(1 ■ 0) Δ0-0, so the change (OH) is also "0".

また、 （ＬＬＩ■０Ｈ）＝（０■０）二〇 であるので、ＬＬＩは「０」が保持される。また、（Ｌ
ＬＩ■５ＯＮ）＝（０（Ｅ）１）＝１であるので、ＬＬ
２は「１」とされる。Also, since (LLI 0H) = (0 0) 20, LLI is held at "0". Also, (L
Since LI■5ON)=(0(E)1)=1, LL
2 is treated as "1".

次に第７周期で５ＯＮ＝１が続くと同様の論理で、 変化（ＯＨ）−１ ＬＬ１＝１ Ｌ　Ｌ　２＝０ となり、変化が検出されるとともに、ラストルックＬＬ
Ｉは、新たな状態を示す。第８周期では、ＯＨ、ＬＬ　
１　、、ＬＬ２はそれぞれｒｏ、、１　、ｒｔ」。Next, when 5ON=1 continues in the 7th period, the same logic results as change (OH)-1 LL1=1 L L 2=0, a change is detected, and the last look LL
I indicates a new state. In the 8th cycle, OH, LL
1,, LL2 are ro,, 1, and rt, respectively.

「０」となる。It becomes "0".

ノイズについては、次のように扱われる。第２周期にお
いては、上記第６周期の場合と同様に動作する。しかし
、単発的なノイズの場合、次の第３周期でＳＯＮは「０
」に戻るので、 ０）（＝０．’ＬＬ１＝０．ＬＬ２＝０となり、ノイズ
は無視される。第９周期におけるノイズについても同様
である。Noise is handled as follows. In the second period, the operation is similar to that in the sixth period. However, in the case of single-shot noise, SON becomes "0" in the next third period.
'', 0)(=0.' LL1=0.LL2=0, and the noise is ignored. The same applies to the noise in the 9th period.

以上のように従来の方式と同一の精度を持ち、かつラス
トルック・メモリを３面ではなく、２面とすることが可
能となる。As described above, it is possible to have the same accuracy as the conventional method and to have two last look memories instead of three.

なお、上記実施例に限らず、例えばハードウェアの論理
ゲートだけで、本発明を同様に実現できることは、明ら
かである。Note that it is clear that the present invention is not limited to the above-mentioned embodiments, and that the present invention can be similarly implemented using only hardware logic gates, for example.

（Ｅ１発明の詳細 な説明した如く本発明によれば、従来３面必要であった
ラストルック・メモリを２面にすることができ、装置の
コストを引き下げることができるようになる。また、余
分となったメモリやアドレス空間を他に有効利用できる
ようになる。(E1 As explained in detail about the invention, according to the present invention, the last look memory, which conventionally required three sides, can be reduced to two sides, making it possible to reduce the cost of the device. The memory and address space that has become available can now be used effectively for other purposes.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来方式の説明図、第２図は本発明が適用され
るシステム構成例、第３図は第２図図示中央制御装置に
訃ける処理説明図、第４図は第３図図示処理内容を論理
フローで表わした説明図、第５図は本発明による一実施
例処理方式図、第６図は本発明による具体的々処理態様
の例を示す。 図中、１は第１ラストルツクψメモリ、２は第２ラスト
ルック−メモリ、１工ないし１４は各処理部、Ｃｏは中
央制御装置、ＭＩＶＩは主記憶装置を表わす。 特許出願人　富士通第−達イ１ソフトウェア株式会社（
外１≦代理人弁理士　森　１）　寛（外１名）第　１　
図 ＳＣＮ拮晃　００１０００１１１０１１第　２（２１ 第　３１２１１Fig. 1 is an explanatory diagram of a conventional system, Fig. 2 is an example of a system configuration to which the present invention is applied, Fig. 3 is an explanatory diagram of a process performed by the central control unit shown in Fig. 2, and Fig. 4 is an illustration of a system shown in Fig. 3. FIG. 5 is an explanatory diagram showing the processing contents in a logical flow. FIG. 5 is a diagram showing an embodiment of the processing method according to the present invention. FIG. 6 shows an example of specific processing aspects according to the present invention. In the figure, 1 is a first last look memory, 2 is a second last look memory, 1 to 14 are each processing section, Co is a central control unit, and MIVI is a main storage device. Patent applicant: Fujitsu 1st Software Co., Ltd. (
Outside 1 ≦ Representative Patent Attorney Mori 1) Hiroshi (1 outside) 1st
Figure SCN Channel 001000111011 2nd (21st 31211

Claims (1)

【特許請求の範囲】[Claims] ２値の状態を表わす信号を入力し、少なくとも２周期の
サンプリング点における状態ζ二もとづいて、単発的な
雑音を除去し、上記信号の状態の認識もしくは状態変化
を検知する２点サンプリング処理装置において、１回線
が１ビツト（二対応する第１のラストルック・メモリと
、該第１のラストルック書メモリに対応する第２のラス
トルック・メモリとをそなえるとともに、各サンプリン
グ点ごとに上記入力信号と上記第１のラストルック・メ
モリの情報との変化を検知する手段と、上記第２のラス
トルック・メモリを参照し前周期に変化があったかどう
かを検知する手段と、該検知手段により２周期連続して
変化が検出されたときに上記入力信号の情報を上記第１
のラストルック・メモリに格納する手段と、上記２つの
検知手段にもとづく変化情報を上記第２のラストルック
・メモリに格納する手段とを七々えたことを特徴とする
２点すンプリング方式。A two-point sampling processing device that inputs a signal representing a binary state, removes single-shot noise based on the state ζ2 at sampling points of at least two periods, and detects the recognition of the state of the signal or the state change. , one line has a first last-look memory corresponding to one bit (two) and a second last-look memory corresponding to the first last-look memory, and the input signal is inputted at each sampling point. and means for detecting a change in the information in the first last look memory; and means for detecting whether or not there has been a change in the previous cycle by referring to the second last look memory; When a change is detected continuously, the information of the input signal is transferred to the first input signal.
A two-point sampling method comprising seven means for storing change information in the second last-look memory, and a means for storing change information based on the two detection means in the second last-look memory.
JP15075983A 1983-08-18 1983-08-18 Two-point sampling system Pending JPS6041899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15075983A JPS6041899A (en) 1983-08-18 1983-08-18 Two-point sampling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15075983A JPS6041899A (en) 1983-08-18 1983-08-18 Two-point sampling system

Publications (1)

Publication Number Publication Date
JPS6041899A true JPS6041899A (en) 1985-03-05

Family

ID=15503789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15075983A Pending JPS6041899A (en) 1983-08-18 1983-08-18 Two-point sampling system

Country Status (1)

Country Link
JP (1) JPS6041899A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389004A (en) * 1993-04-23 1995-02-14 Electrolux Corporation Handle and wand system for vacuum cleaner
US5577114A (en) * 1991-07-09 1996-11-19 Fujitsu Limited Subscriber line control apparatus to concurrently detect change in line state for subscriber lines and determine validity of timer device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5577114A (en) * 1991-07-09 1996-11-19 Fujitsu Limited Subscriber line control apparatus to concurrently detect change in line state for subscriber lines and determine validity of timer device
US5389004A (en) * 1993-04-23 1995-02-14 Electrolux Corporation Handle and wand system for vacuum cleaner
US5472346A (en) * 1993-04-23 1995-12-05 Electrolux Corporation Swivel joint for vacuum cleaner
US5551731A (en) * 1993-04-23 1996-09-03 Electrolux Corporation Handle system for vacuum cleaner

Similar Documents

Publication Publication Date Title
EP0155211A2 (en) System for by-pass control in pipeline operation of computer
US4456993A (en) Data processing system with error processing apparatus and error processing method
US5509136A (en) Data processing system including different throughput access sources accessing main storage in same direction
JPH0137788B2 (en)
CN1275219A (en) Signal processing apparatus
JPS6041899A (en) Two-point sampling system
US5343557A (en) Workstation controller with full screen write mode and partial screen write mode
US5099416A (en) An operand storage compare (osc) detecting device using column and row signals in a buffer storage
JP3853976B2 (en) Radar device, similar device, and image data writing method
JPH09330274A (en) Device and method for parity inspection logic circuit in dynamic ram
AU666959B2 (en) Data processing apparatus with function of effecting hang-up processing
US6289470B1 (en) Data monitor circuit
EP0278528B1 (en) Area searching system
US5668796A (en) Duplexing and switching system and method in a multiplexed system
US5691977A (en) Virtual channel converter and VCC table access method
US6034959A (en) ATM switch capable of detecting addressing errors
JPH07321795A (en) Buffer address management method
AU628244B2 (en) Bus monitor with selective capture of independently occurring events from multiple sources
JPH0642659B2 (en) Digital signal detection method
KR100234321B1 (en) Method for processing limit signal
SU1012235A1 (en) Data exchange device
JP3245488B2 (en) List vector processing device
JPS6243752A (en) Signal controller
JPH053628B2 (en)
JPS59103155A (en) Data processing module