JPS6041803B2 - compound - Google Patents

compound

Info

Publication number
JPS6041803B2
JPS6041803B2 JP54083369A JP8336979A JPS6041803B2 JP S6041803 B2 JPS6041803 B2 JP S6041803B2 JP 54083369 A JP54083369 A JP 54083369A JP 8336979 A JP8336979 A JP 8336979A JP S6041803 B2 JPS6041803 B2 JP S6041803B2
Authority
JP
Japan
Prior art keywords
layer
metal
modified
tin
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54083369A
Other languages
Japanese (ja)
Other versions
JPS5517989A (en
Inventor
エルロイ・クライド・スミス・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPS5517989A publication Critical patent/JPS5517989A/en
Publication of JPS6041803B2 publication Critical patent/JPS6041803B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04Treatment of selected surface areas, e.g. using masks
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Optics & Photonics (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 この発明は透明導電材料システムに関するものである。[Detailed description of the invention] This invention relates to transparent conductive material systems.

電気的に導電性の金属酸化物の層、コーティングおよび
薄膜は周知である。これらは、たとえば、液晶表示装置
のような表示装置のフアプリケーシヨンにおいて広範に
用いられており、前記液晶表示装置においては、電極の
いくつかが、表示された情報を見る人による観察能力を
損わないように透明であることが要求される。この応用
の一例として、Schindlerのアメリカ合衆国特
許第3814501号を参照されたい。この目的のため
に用いられる最も頻繁に遭遇する金属酸化物はインジウ
ム、スズの酸化物、およびインジウムとスズをいつしよ
にした酸化物(インジウム−スズ酸化物またはITO)
である。Schlndlerは、導電性材料が酸化イン
ジウムまたは酸化スズまたはこれらの材料の組み合わせ
である液晶表示装置における透.明な、電気的に導電性
の材料のパターンを開示している。透明電気導体のため
の他の応用には電荷結合イメージヤのような半導体装置
の上に構成されるゲート構造のための電極がある。
Electrically conductive metal oxide layers, coatings and thin films are well known. These are widely used in display device applications, such as, for example, liquid crystal displays, where some of the electrodes impair the viewing ability of the viewer of the displayed information. Transparency is required to avoid leakage. For an example of this application, see Schindler, US Pat. No. 3,814,501. The most frequently encountered metal oxides used for this purpose are indium, tin oxide, and indium and tin oxide (indium-tin oxide or ITO).
It is. Schlndler describes the use of transparent materials in liquid crystal displays in which the conductive material is indium oxide or tin oxide or a combination of these materials. A pattern of clear, electrically conductive material is disclosed. Other applications for transparent electrical conductors include electrodes for gate structures constructed on semiconductor devices such as charge coupled imagers.

イメージヤ装置および表示装置応用の両方において、別
々の、不連続な実体として導体パターンを形成するよう
に実用されている。
It is practiced in both imager and display applications to form conductive patterns as separate, discontinuous entities.

典型的には、種々の他のアプローチ、たとえは印刷もま
た用いられているが、パターンは金属酸化物材料を形成
しかつついでフォトリソグラフィ技術を用いて金属性酸
化物を所望の導体パターンに適合させることによつて形
成されていた。印刷に対する一例として、LaLlr′
Ieの西ドイツ公開公報第24118η号を参照された
い。たとえば、ITOの導体パターンがイメージヤまた
は表示装置の上に別の実体として形成されるところでは
、少なくとも2個の異なる形式の経路ノが、装置に入射
する光のために作られる。
Typically, the pattern is formed by forming the metal oxide material and then using photolithographic techniques to conform the metal oxide to the desired conductor pattern, although various other approaches, such as printing, are also used. It was formed by As an example for printing, LaLlr'
See West German Publication No. 24118η of Ie. For example, where the ITO conductive pattern is formed as a separate entity on the imager or display device, at least two different types of paths are created for light incident on the device.

経路のうちの一つの形式において、光ビームはそれが反
射されるか否かにより1回または2回1T0の厚さを通
過する。他の形式の経路において(これはITOの層を
通過しない)、光は典型的には空気で・満たされた空間
を介してより長い距離進行する。空気およびITOの屈
折率間の差ならびに進行した経路に基づき光ビームが通
過した境界の数の差が検出されまたは反射された像のひ
ずみを生じる。この発明はこれらの差を大きく減少させ
、それにノよつて生じるひずみを減少させるものである
。Barrettほかのアメリカ合衆国特許第2932
590号は薄い、透明の、電気的に導電性のコーティン
グを作るため金属性インジウムおよびスズの制御される
形成およびその後続の熱酸化について開示している。し
かしながら、Barrettほかの特許はここに開示す
る絶縁性膜に含まれる電気的導体のパターンの形成につ
いて開示していない。この発明はサブストレート、半導
体装置などの上に形成された透明な電気的に導電性の材
料のパターンを提供し、前記電気的な導電性の材料のパ
ターンは電気的に導電性の材料と同じ屈折率を実質的に
有する透明絶縁材料の他の方法による連続的な層に含ま
れており、前記層は実質的に全体を通じて同じ厚さを有
する。
In one type of path, the light beam passes through a thickness of 1T0 once or twice depending on whether it is reflected or not. In other types of paths, which do not pass through a layer of ITO, the light typically travels a longer distance through an air-filled space. The difference between the refractive indices of air and ITO and the number of boundaries that the light beam has traversed based on the path traveled results in a distortion of the detected or reflected image. The present invention greatly reduces these differences and reduces the distortion caused by them. U.S. Patent No. 2932 to Barrett et al.
No. 590 discloses the controlled formation and subsequent thermal oxidation of metallic indium and tin to create thin, transparent, electrically conductive coatings. However, the Barrett et al. patent does not disclose the formation of patterns of electrical conductors included in the insulating film disclosed herein. The invention provides a pattern of transparent electrically conductive material formed on a substrate, semiconductor device, etc., wherein the pattern of electrically conductive material is the same as the electrically conductive material. otherwise continuous layers of transparent insulating material having a substantially index of refraction, said layers having substantially the same thickness throughout.

同じような光学距離は導体材料を通過する光および絶縁
体材料を通過する光に対して与えられる。なぜならば2
個の異なる形式の材料を通過する光線に対する長さおよ
び伝播時間差が小さくされるからである。好ましい実施
例においては、絶縁体材料は酸化インジウムであり、よ
り特定的には三二酸化インジウム(In2O3)である
Similar optical distances are given for light passing through a conductive material and for light passing through an insulating material. Because 2
This is because the length and propagation time differences for light rays passing through different types of materials are reduced. In a preferred embodiment, the insulator material is indium oxide, more particularly indium sesquioxide (In2O3).

絶縁体材料の抵抗率と導体材料の抵抗率との比を高くす
るために、絶縁性酸化インジウムは好ましく比較的不純
物がなくかつ実質的に化学量論的に作られる。酸素イオ
ンの不純物および不足は自由電荷キャリアを与えかつそ
のため望ましくない。絶縁体材料の層の領域は、所望の
導体パターンに適合するパターンでそれらを電気的に導
電性に作るように変性される。
The insulating indium oxide is preferably relatively impurity-free and substantially stoichiometric in order to provide a high ratio of the resistivity of the insulator material to the resistivity of the conductor material. Impurities and deficiencies in oxygen ions provide free charge carriers and are therefore undesirable. Regions of the layer of insulating material are modified to make them electrically conductive in a pattern that matches the desired conductor pattern.

好ましい実施例においては、スズが絶縁体材料を変性す
るためドーパントとして用いられる。スズおよびインジ
ウムはともにまずサブストレートまたは素子上に基本的
な、または金属性の態様て形成される。
In a preferred embodiment, tin is used as a dopant to modify the insulator material. Both tin and indium are first formed in elementary or metallic form on a substrate or device.

スズは電気的導体のための所望のパターンに適合される
。そして、スズはインジウムへ拡散され、または合金化
され、材料システムが酸化される。基本的な材料が、た
とえば、金属酸化物において得られるよりも非常に高い
純度で得られる。
The tin is conformed to the desired pattern for the electrical conductors. The tin is then diffused or alloyed with indium and the material system is oxidized. The basic materials are obtained in much higher purity than, for example, in metal oxides.

最初に金属スズおよびインジウムで作業することによつ
て、この発明を実施する際に用いられる材料の純度が半
導体技術の条件と一致させることができ、その場合少量
の汚染でも装置のパラメータを劣化させることが知られ
ている。この発明の他の利点として、先行技術において
都合よく実現することができたよりも小さな電気的導体
ライン幅がこの発明において実現されることができると
いうことが明らかとなろう。
By first working with the metals tin and indium, the purity of the materials used in implementing the invention can be matched with the requirements of semiconductor technology, where even small amounts of contamination degrade the parameters of the device. It is known. As another advantage of the present invention, it will become apparent that smaller electrical conductor line widths can be realized in the present invention than could be conveniently realized in the prior art.

これは、導体パターンが上述のスズのような変性材料の
薄い層で形成されるからであり、それは最終的に形成さ
れた導体よりも非常に薄い。エッチングに必要な時間が
減少されると大きくくり抜き部分が減少されるので、薄
い層はより小さなライン幅へエッチングされることがで
きる。まず第1A図を参照して、ベース10が示されて
おり、このベース10の上には変性材料の層12が形成
される。
This is because the conductor pattern is formed of a thin layer of modified material, such as the tin mentioned above, which is much thinner than the final formed conductor. Thin layers can be etched to smaller line widths since the time required for etching is reduced and the cutout is greatly reduced. Referring first to FIG. 1A, a base 10 is shown upon which a layer 12 of modified material is formed.

ベース10は、たとえば、透明電極が望ましい液晶表示
装置のためのカバープレートとして用いられるガラスサ
ブストレートであつてもよい。他の例として、ベース1
0は透明導体がゲート構造において用いられるCCD撮
像装置のような半導体集積回路装置であつてもよい。好
ましい実施例において、形成された修正材料は金属性の
スズである。高純度のスズが、そのベースが、たとえば
上述したような半導体装置である場合、および半導体素
子の特性がスズにおける不純物によつて逆に影響を受け
るかも知れない楊合に用いるために好ましいかも知れな
い。99.999%のような高い純度を有する金属性ス
ズは容易に得られかつこの発明を実施するのに用いられ
る。
The base 10 may be, for example, a glass substrate used as a cover plate for liquid crystal displays where transparent electrodes are desired. As another example, base 1
0 may be a semiconductor integrated circuit device such as a CCD imager where a transparent conductor is used in the gate structure. In a preferred embodiment, the formed modification material is metallic tin. High purity tin may be preferred for use where the base is a semiconductor device, such as those mentioned above, and where the properties of the semiconductor device may be adversely affected by impurities in the tin. do not have. Metallic tin with purity as high as 99.999% is readily obtained and used in the practice of this invention.

好ましい実施例において、金属スズは好ましくは、当業
者に周知な標準的なスパタリング技術を用いて形成され
る。スズのdスパタリングのための適当な電力レベルは
約150ワットである。スパタリング室に含まれるアル
ゴンのための適当な気圧は8±2ミクロンである。しか
しながら、スパタリングにかえて、金属形成のための種
々の他の標準的な技術の任意のものが、所望されれば、
スズの層12の形成のために用いられてもよい。
In a preferred embodiment, the tin metal is preferably formed using standard sputtering techniques well known to those skilled in the art. A suitable power level for tin d-sputtering is about 150 watts. A suitable atmospheric pressure for the argon contained in the sputtering chamber is 8±2 microns. However, in lieu of sputtering, any of a variety of other standard techniques for metal formation may be used, if desired.
It may also be used for forming the tin layer 12.

たとえば、これらの他の技術は、メッキ、プラズマコー
ティング、真空気相成長、熱分解コーティング、熱蒸着
、電子ビーム蒸着を含む。この発明に従つて形成された
透明材料の完成された層の好ましい厚さは約1000オ
ングストロームである。
For example, these other techniques include plating, plasma coating, vacuum phase deposition, pyrolytic coating, thermal evaporation, electron beam evaporation. The preferred thickness of the completed layer of transparent material formed in accordance with this invention is about 1000 Angstroms.

この厚さは、高い光透過とともに、表示装置または撮像
装置のような電子応用において、完成した層の導電領域
に対する適当に高い導電率と完成した層の絶縁領域に対
する適当に高い抵抗率とを与える折衷点を示す。100
0オングストロームの完成した層の厚さに対して、スズ
の形成された層12の好ましい厚さは75±25オング
ストロームである。
This thickness provides a suitably high electrical conductivity for the conductive regions of the completed layer and a suitably high resistivity for the insulating regions of the completed layer in electronic applications such as displays or imaging devices, along with high light transmission. Indicates a compromise point. 100
For a finished layer thickness of 0 angstroms, the preferred thickness of tin formed layer 12 is 75±25 angstroms.

このように、好ましい実施例において変性材料の層12
は完成した層の厚さの10%またはそれ以下の厚さを有
することがわかる。変性材料の層12は第1A図に示す
ようなベース10の上に形成された後、層12は電気的
導体ノのための所望のパターンに適応するパターンに形
成され、または輪部を描かれる。
Thus, in a preferred embodiment layer 12 of modified material
is found to have a thickness of 10% or less of the thickness of the finished layer. After a layer 12 of modified material is formed over the base 10 as shown in FIG. 1A, the layer 12 is patterned or looped to accommodate the desired pattern for electrical conductors. .

その結果が第1B図に示されており、変性材料の個々の
エレメント14がベース10の上に形成されかつ導体の
ための所望の場所において位置決めされて示されて門い
る。複数個の個々のエレメント14が図解のためにのみ
第1B図に示されている。この発明は所望の導体パター
ンが1個の単位導体構造しか有しない場合にも等しく適
用できるということが当業者によつて認識されよう。2
変性材料がスズである場合、個々のエレメント14は
好ましくは、当業者に周知な標準的フォトリソグラフィ
技術によつて所望の導体パターンに適合するようにされ
る。
The result is shown in FIG. 1B, where individual elements 14 of modified material are shown formed on the base 10 and positioned at the desired locations for the conductors. A plurality of individual elements 14 are shown in FIG. 1B for illustrative purposes only. It will be appreciated by those skilled in the art that the present invention is equally applicable where the desired conductor pattern has only one unitary conductor structure. 2
When the modified material is tin, the individual elements 14 are preferably adapted to the desired conductor pattern by standard photolithographic techniques well known to those skilled in the art.

たとえば、この目的のために適当なフォトレジストがニ
ューヨーク、ロツチエスタのイーストマン●コダツク・
カンパニによる登録商標コダツク#809によつて製造
されかつ販売されている。フォトレジストは好ましくは
比較的低温で、たとえば約90℃よりも高くない温度で
焼成されてスズのフォトレジストへの拡散を防止してい
る。スズに対する適当なエッチング材は、12.5yの
フルオロホウ酸アンモニウムと、2.25リットルの濃
硝酸と、0.2リットルのフルオロホウ酸と、150リ
ットルの脱イオン水との混合物である。このエッチング
材を用いて、エレメント14が120秒でスズに形成さ
れることができる。フォトリソグラフィ技術によつて輪
部を描かれたパターンがエッチング材によつて作られた
くり抜き部のためそれらの規定において制限されるとい
うことが周知である。
For example, a suitable photoresist for this purpose is Eastman Kodak, Rottsiesta, New York.
Manufactured and sold under the registered trademark Kodak #809 by Co., Ltd. The photoresist is preferably baked at a relatively low temperature, eg, no higher than about 90° C., to prevent diffusion of tin into the photoresist. A suitable etchant for tin is a mixture of 12.5y ammonium fluoroborate, 2.25 liters concentrated nitric acid, 0.2 liters fluoroboric acid, and 150 liters deionized water. Using this etchant, element 14 can be formed in tin in 120 seconds. It is well known that patterns delineated by photolithographic techniques are limited in their definition due to the cutouts created by the etching material.

しかしながら、ここに説明する所望の電気的導体パター
ンを形成する方法においては、パターンは、電気的導体
のためのパターンが後述するように、最終的に含まれる
であろう透明材料の完成した層の厚さの10%もしくは
それ以下の厚さを有する層12に形成される。そして、
パターンが透明材料の完成した層のより大きな厚さを有
する層に形成されるように必要とされる場合に作られる
ことができるよりも微細な規定を有する導体パターン(
より小さなライン幅とより小さなライン間の間隔)がこ
の発明の実施に従つてフォトリソグラフィで作られるこ
とができる。前者の場合は先行技術の場合を表わすもの
であり、その場合、導電性金属酸化物の層がエッチング
されて電気的導体の所望のパターンを形成し.ている。
フォトリソグラフィ技術はエレメント14を所望の導体
パターンに形成するためには好ましいが、他のアプロー
チもこの発明に矛盾することなく用いられてもよい。
However, in the method of forming the desired electrical conductor pattern described herein, the pattern is formed of the completed layer of transparent material that the pattern for electrical conductors will ultimately include, as described below. The layer 12 is formed to have a thickness of 10% or less. and,
Conductor patterns (with finer definition than can be made if required so that the pattern is formed in a layer with a greater thickness of the finished layer of transparent material)
(smaller line widths and smaller interline spacings) can be photolithographically created in accordance with the practice of this invention. The former case represents the prior art case in which a layer of conductive metal oxide is etched to form the desired pattern of electrical conductors. ing.
Although photolithographic techniques are preferred for forming elements 14 into the desired conductive pattern, other approaches may be used consistent with the present invention.

たとえば、変性材料はマス!クによつて形成され、した
がつて第1B図のエレメント14をすぐに形成する。こ
のアプローチは、エレメント14が適合するのに要求さ
れる鋭い角または段を有するベースの上に確立されるべ
き場合により望ましいかも知れない。さらに他の4例と
して、変性材料は、所望のパターンにベース上へスクリ
ーンに印刷されるインクで配置されてもよい。エレメン
ト14を形成するためのこれらの2つの技術のいずれを
用いても、第1A図の層12のような変性材料の輪部を
描かれていない層が形成されるのに必要とされないので
完成した層を形成するのに必要とされるステップ数を減
少させる結果が得られる。第1C図に示すように、変性
材料のエレメント14は、形成された後、材料の層16
でおおわれ、この材料の層16は、比較的純粋なとき透
明絶縁材料へ酸化することができかつ適当な変性材料と
組み合わせられるとき透明導電材料へ酸化すjることが
できるものである。
For example, modified materials are mass! 1B, thus immediately forming element 14 of FIG. 1B. This approach may be more desirable if the element 14 is to be established on a base with sharp corners or steps required to fit. As yet another example, the modified material may be placed in ink that is screen printed onto the base in the desired pattern. Using either of these two techniques to form element 14 does not require the formation of an uncirculated layer of modified material such as layer 12 of FIG. The result is a reduction in the number of steps required to form the layer. As shown in FIG. 1C, after the element 14 of modified material is formed, a layer 16 of material 16 is formed.
This layer 16 of material is one that can be oxidized to a transparent insulating material when relatively pure and can be oxidized to a transparent conductive material when combined with a suitable modifying material.

少なくとも99.鍾量パーセントの純度を有する金属性
インジウムが、この発明を実現するのにスズとともに用
いるのに好ましい酸化可能な材料である。第1A図にお
いて変性材料の層12を形成するために用いられる・ス
ズとともに、インジウムに対するより大きな純度が、ベ
ースがたとえば半導体装置でありかつ半導体装置の特性
がインジウムの不純物によつて逆に影響される場合にお
いて使用するのに好ましい。99.99踵量パーセント
のような高い純度を有゛する金属性インジウムがこの発
明を実施すると容易に得られかつ用いられる。
At least 99. Metallic indium having a purity of 100% is the preferred oxidizable material for use with tin in implementing this invention. The greater purity for indium used to form the layer 12 of modified material in FIG. It is preferred for use in cases where Metallic indium having high purity, such as 99.99 percent heel weight, is readily obtained and used in the practice of this invention.

比較的高純度のインジウムを用いる他の理由がある。There are other reasons for using relatively high purity indium.

酸化されたインジウムはこの発明に適する透明材料の完
成した層の絶縁体として働らくことである。インジウム
の不純物は自由電荷キャリアを与える傾向にありかつそ
れによつて酸化インジウムの電気抵抗率を減少させる。
不純物によつて絶縁性酸化インジウムの減少された抵抗
率が問題となる範囲は、部分的に、この発明が実施され
る応用に依存する。完成した材料のシステムが比較的大
きい場合、その導電性領域のための所望のパターンが比
較的遠く離れて離隔された比較的大きな導体を与える場
合、満足できる性能が絶縁材料の抵抗率と導電材料の抵
抗率との比較的低い比で得られることができる。他方、
超小型回路および高精度の小導体規定を含む応用に対し
ては、絶縁材料の抵抗率との比を得るのに実現可能なほ
ど高くするのが好ましい。後者の場合、用いられる金属
インジウムの純度が大きければ大きい程、抵抗率の比が
大きくなる傾向にある。1σぐらいの高い絶縁材料の抵
抗率と導電材料の抵抗率との比が約99.99踵量パー
セントの純度を有するインジウムを用いてこの発明を実
現して得られた。
The oxidized indium is to serve as an insulator for the completed layer of transparent material suitable for this invention. Indium impurities tend to give up free charge carriers and thereby reduce the electrical resistivity of indium oxide.
The extent to which the reduced resistivity of insulating indium oxide due to impurities is a problem depends, in part, on the application in which the invention is practiced. If the finished material system is relatively large, and the desired pattern for its conductive areas gives relatively large conductors spaced relatively far apart, then satisfactory performance will depend on the resistivity of the insulating material and the conductive material. can be obtained with a relatively low ratio of resistivity to . On the other hand,
For applications involving microcircuits and precision small conductor definition, it is preferred that the ratio to the resistivity of the insulating material be as high as practicable. In the latter case, the higher the purity of the metal indium used, the higher the resistivity ratio tends to be. A ratio of the resistivity of the insulating material to the resistivity of the conductive material as high as 1σ has been obtained in the practice of this invention using indium having a purity of about 99.99 weight percent.

好ましい実施例において、金属インジウムは、好ましく
は当業者に周知の標準的なスパタリング技術を用いて形
成される。
In a preferred embodiment, indium metal is preferably formed using standard sputtering techniques well known to those skilled in the art.

インジウムのゴスパタリングのための適当な電力レベル
は約175±25ワットである。スパタリング室に含ま
れるアルゴンのための適当な気圧は8±2ミクロンであ
る。しかしながら、スパタリングに代わつて、所望すれ
ば、金属の形成のための種々の他の標準的な技術の任意
のものがインジウムの層16を形成するために用いられ
てもよい。スズを形成するための技術の議論に関して上
述したように、これらの他の技術は、たとえば、メッキ
、プラズマコーティング、真空気相成長、熱分解コーテ
ィング、熱蒸着および電子ビーム蒸着を含む。透明材料
の完成した量は約1000オングストロームの厚さを有
しかつスズの層12が、第1A図に示すように、75±
25オングストロームの厚さである好ましい実施例に対
しては、インジウムの層16に対する好ましい厚さは約
700オングストロームである。
A suitable power level for indium gospattering is approximately 175±25 watts. A suitable atmospheric pressure for the argon contained in the sputtering chamber is 8±2 microns. However, in lieu of sputtering, any of a variety of other standard techniques for metal formation may be used to form the layer of indium 16, if desired. As discussed above with respect to the discussion of techniques for forming tin, these other techniques include, for example, plating, plasma coating, vacuum phase deposition, pyrolytic coating, thermal evaporation, and electron beam evaporation. The finished amount of transparent material has a thickness of about 1000 angstroms and the tin layer 12 has a thickness of 75±, as shown in FIG. 1A.
For the preferred embodiment, which is 25 angstroms thick, the preferred thickness for the indium layer 16 is about 700 angstroms.

インジウムの層16は、透明材料のコーティングを有す
るのが望まれるベース10の全領域をカバーしなければ
ならない。
The layer of indium 16 must cover the entire area of the base 10 where it is desired to have a coating of transparent material.

インジウムの層16の形成によれば、何の透明材料のコ
ーティングも望まれないベース10のカバーされる部分
があるので、フォトリソグラフィによる形成技術がこれ
らの部分からインジウムを除去するために用いられても
よい。下にある半導体装置の上のバッドへの接近はこの
発明の手順によつて与えられなかつたインターフェース
回路への接続に利用できるように作られることが必要と
される場合かそのような事情であろう。この場合、イン
ジウムの層16は好ましくは第1B図に示したエレメン
ト14の形成についての議論に関して上述したと同じフ
ォトレジストおよび同じエッチング材を用いて形成され
る。前述のエッチング材を用いてこのインジウム層16
をエッチングするのに約2分必要とされる。変性材料の
エレメント14が第1C図に示すような酸化可能な材料
16のコーティングで被われた後、変性材料は酸化可能
な材料へ拡散される。これは不活性霧囲気または還元霧
囲気を有する炉で達成されてもよい。材料が好ましいド
ーパント、すなわちスズ、好ましい酸化可能な材料、す
なわちインジウムである場合には、拡散または合金化は
、好ましくは約85%の窒素および15%の水素の還元
霧囲気において加熱することによつて達成される。第1
D図は層20の深さを通じて領域18のインジウムヘス
ズを拡散させた結果を示している。
Due to the formation of the layer 16 of indium, since there are portions of the base 10 covered where no coating of transparent material is desired, photolithographic formation techniques are used to remove the indium from these portions. Good too. Access to the top pads of the underlying semiconductor device may be required or in such circumstances to be made available for connection to interface circuitry not provided by the procedures of this invention. Dew. In this case, the layer of indium 16 is preferably formed using the same photoresist and the same etchant described above with respect to the discussion of forming element 14 shown in FIG. 1B. This indium layer 16 is etched using the etching material described above.
Approximately 2 minutes are required to etch the . After the element 14 of modified material is covered with a coating of oxidizable material 16 as shown in FIG. 1C, the modified material is diffused into the oxidizable material. This may be accomplished in a furnace with an inert fog surround or a reducing fog surround. When the material is the preferred dopant, i.e., tin, and the preferred oxidizable material, i.e., indium, the diffusion or alloying is preferably carried out by heating in a reducing fog atmosphere of about 85% nitrogen and 15% hydrogen. will be achieved. 1st
Figure D shows the result of diffusing indium hetin in region 18 through the depth of layer 20.

層20の領域18は電気的導体のための所望のパターン
に適しており、他方、層20の残りの部分は絶縁材料に
よつて占有されるように意図される。合金化された材料
の領域18が適合するために必要とされることができる
導体パターンの規定は、導体間の絶縁のためある最小の
間隔を維持する必要性によつて制限される。
Regions 18 of layer 20 are suitable for the desired pattern for electrical conductors, while the remaining portions of layer 20 are intended to be occupied by insulating material. The definition of the conductor pattern that may be required for the region 18 of alloyed material to fit is limited by the need to maintain some minimum spacing for insulation between the conductors.

合金化された材料の領域18間で得られた間隔は、第1
B図および第1C図で示される変性材料のエレメント1
4間に与えられた間隔、ならびに変性材料を酸化可能な
材料へ拡散させることが行なわれた態様に依存する。第
1B図および第1C図に示すように、変性材料のエレメ
ント14の隣接端縁間の間隔は好ましくは、酸化可能な
材料の層16が形成される厚さの少なくとも10@であ
る。たとえば、700オングストロームの厚さを有する
層16に対して、エレメント14間の好ましい間隔は、
好ましくは少なくとも7000オングストローム、また
は約1ミクロンである。この間隔の下限は、フォトリソ
グラフィ技術によつて700オングストロームの層に対
して合理的に得られることができる最小のライン間の間
隔と一致する。変性材料が酸化可能な材料へ拡散される
範囲゛は、拡散を発生するために用いられる加熱操作の
パラメータによつて、部分的に決定される。
The resulting spacing between the regions 18 of alloyed material is the first
Element 1 of the modified material shown in Figure B and Figure 1C
4 and the manner in which the diffusion of the modified material into the oxidizable material was carried out. As shown in Figures 1B and 1C, the spacing between adjacent edges of elements 14 of modified material is preferably at least 10@ of the thickness at which layer 16 of oxidizable material is formed. For example, for layer 16 having a thickness of 700 Angstroms, the preferred spacing between elements 14 is:
Preferably it is at least 7000 angstroms, or about 1 micron. This lower spacing limit corresponds to the smallest line-to-line spacing that can reasonably be obtained for a 700 angstrom layer by photolithographic techniques. The extent to which the modified material diffuses into the oxidizable material is determined in part by the parameters of the heating operation used to generate the diffusion.

好ましい実施例において、スズおよびインジウムの合金
化は30±1紛間、200±20℃の温度で達成される
。非常に長い時間または非常に高い温度で、ま,たはこ
れらの両方での加熱は、導体間の間隔がほとんどない導
体を最終的に生じるか、または結果的に、第1D図の全
体の層に亘つて均一に分布された変性材料を生じるので
、拡散は制限されなければならない。いずれの場合にお
いても、所望のノ導体パターンは効果的に除去されよう
。より低い温度で、またはより短い時間での、またはこ
れらの両方での加熱は、層20の領域18においてイン
ジウムおよびスズの優れた混合を適当に妨げる。第1D
図に図解された材料システムを作るために上述した手順
は、好ましいものではあるが限定的なものではないとい
うことは当業者にとつて明らかであろう。
In a preferred embodiment, alloying of tin and indium is accomplished at a temperature of 200±20° C. at a temperature of 30±1. Heating for a very long time or at a very high temperature, or both, will eventually result in conductors with little spacing between them, or as a result of the entire layer of Figure 1D. Diffusion must be limited so as to result in a uniformly distributed modified material throughout. In either case, the desired conductor pattern will be effectively removed. Heating at a lower temperature or for a shorter time, or both, adequately prevents good mixing of indium and tin in region 18 of layer 20. 1st D
It will be apparent to those skilled in the art that the procedures described above for making the material system illustrated in the figures are preferred but not limiting.

たとえば、インジウムの層16がスズの層12に形成さ
れる前に、まずベース10の上に直接形成されてもよい
。インジウムの層16が形成された後、スズの層12が
、周知のリフトオフ(1ift−0ff)技術を用いて
かつインジウムをエッチング材から保護するためフォト
レジストマスクを用いて、インジウム層16の頂部上に
形成されてかつフォトリソグラフィ技術で形成されても
よい。一旦スズがインジウムへ拡散されると、第1D図
で示されるような結果になる。第1D図で図解された構
造は層20を酸化するため酸素または空気中で層20を
加熱することによつて第1E図に示されるものへ変換さ
れる。変性されない酸化可能な材料は第1E図の完成し
た層22の透明絶縁材料へ変換される。第1D図の領域
18の変性した材料は第1E図の領域24の透明な電気
的に導電性の材料に変換される。酸化可能な材料が好ま
しい金属インジウムである場合には、形成された透明絶
縁材料は酸化インジウムである。化学量論的三二酸化イ
ンジウムを作るための完全な酸化は得られることができ
る一層高い抵抗率のために好ましいものと思われる。変
性材料がスズである場合、インジウム−スズ合金が、周
知の透明電気導体のインジウム−スズ酸化物(ITO)
へ変換され、その場合スズは他の方法による絶縁性イン
ジウム酸化物のためのドーパントとして働く。三二酸化
インジウムの化学量論は十分に高い温度で十分な時間加
熱することによつて確実にされるものと思われる。
For example, a layer of indium 16 may first be formed directly on the base 10 before being formed on the tin layer 12. After the indium layer 16 is formed, a tin layer 12 is deposited on top of the indium layer 16 using the well-known lift-off (1ift-0ff) technique and using a photoresist mask to protect the indium from the etchant. It may also be formed using photolithography technology. Once the tin is diffused into the indium, the result is as shown in Figure 1D. The structure illustrated in FIG. 1D is converted to that shown in FIG. 1E by heating layer 20 in oxygen or air to oxidize layer 20. The unmodified oxidizable material is converted to the transparent insulating material of the completed layer 22 of FIG. 1E. The modified material in region 18 of FIG. 1D is converted to a transparent electrically conductive material in region 24 of FIG. 1E. When the oxidizable material is the preferred metal indium, the formed transparent insulating material is indium oxide. Complete oxidation to make stoichiometric indium sesquioxide appears to be preferred due to the higher resistivity that can be obtained. When the modified material is tin, the indium-tin alloy is the well-known transparent electrical conductor indium-tin oxide (ITO).
in which the tin serves as a dopant for the otherwise insulating indium oxide. It is believed that the stoichiometry of the indium sesquioxide is ensured by heating at a sufficiently high temperature for a sufficient period of time.

30ないし12紛間、480±20℃で空気中で加熱す
れば満足できる結果が得られるようだ。
It seems that satisfactory results can be obtained by heating 30 to 12 degrees Celsius in air at 480±20°C.

金属酸化物材料の透明層22は酸化されながら厚さが成
長してゆく。
The transparent layer 22 of metal oxide material grows in thickness as it is oxidized.

初めは約700−800オングストロームの厚さの金属
層に対して、第1E図の酸化物層22は約1000オン
グストロームの厚さであろう。金属から金属酸化物への
膜は約1.35から約・1.45までのファクタだけ成
長される。処理の後、約90モルパーセントの酸化イン
ジウムおよび10モルパーセントの酸化スズであるIT
Oの組成物を達成する目的で、インジウムおよびスズの
厚さを制御するのが目的である。
The oxide layer 22 of FIG. 1E will be about 1000 angstroms thick, with the metal layer initially being about 700-800 angstroms thick. The metal to metal oxide film is grown by a factor of about 1.35 to about 1.45. After processing, IT is about 90 mole percent indium oxide and 10 mole percent tin oxide.
The objective is to control the thickness of indium and tin in order to achieve a composition of O.

これはほとんどの導電性1T0の普通に受け入れられる
組成である。酸化インジウムの屈折率に対して得られた
典型的な測定値は1.7から1.8の範囲にあつた。
This is the commonly accepted composition for most conductive 1T0. Typical measurements obtained for the refractive index of indium oxide ranged from 1.7 to 1.8.

ITOの屈折率に対する測定値は1.9から2.0の範
囲にあつノた。酸化インジウムの抵抗率に対する測定値
は1000Ω−αから10000Ω−dの範囲にあり他
方この発明によつて作られたn℃の抵抗率は0.01Ω
一αから0.02Ω−Gの範囲であつた。発明が好まし
い実施例で説明されたが、用いら、れた用語は限定より
も説明のための用語でありかつ前掲の特許請求の範囲内
の変更はそのより幅広い展望においてこの発明の真の範
囲および精神から逸脱することなく成されるということ
が理解されよう。
Measured values for the refractive index of ITO ranged from 1.9 to 2.0. Measured values for the resistivity of indium oxide range from 1000 Ω-α to 10000 Ω-d, while the resistivity at n°C made by this invention is 0.01 Ω.
It ranged from 1α to 0.02Ω-G. Although the invention has been described in terms of preferred embodiments, the terms used are words of description rather than limitation, and changes within the scope of the appended claims do not reflect the true scope of the invention in its broader perspective. It will be understood that this can be done without departing from the spirit.

たとえば、スズは、比較的純粋なとき゛は、透明な絶縁
体材料を形成するために酸化可能な材料として用いられ
てもよい。アンチモンがドーパントとして用いられて導
体材料であるように酸化スズを変性してもよい。他の例
として、変性材料としてのカドミウムが酸化可能な材料
として働くスズへ拡散されてもよい。カドミウム−スズ
合金の酸化は、非常に導電性であると知られているスズ
酸塩カドミウム化合物(Cd2SrO4)を作る。さら
に、当業者は、この発明は、導電性材料の領域を含む透
明材料の単層に限定されることはないということを認識
しよう。複数個のそのような層が所望すればスタックで
形成されてもよい。絶縁材料のみの他の層によつて導体
材料を含む層を分離するのが望まれてもよい。
For example, tin, when relatively pure, may be used as an oxidizable material to form a transparent insulator material. Antimony may be used as a dopant to modify the tin oxide so that it is a conductive material. As another example, cadmium as a modifying material may be diffused into tin, which acts as an oxidizable material. Oxidation of cadmium-tin alloys creates cadmium stannate compounds (Cd2SrO4), which are known to be highly conductive. Furthermore, those skilled in the art will appreciate that the present invention is not limited to a single layer of transparent material containing regions of conductive material. A plurality of such layers may be formed in a stack if desired. It may be desirable to separate layers containing conductive material by other layers of only insulating material.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図ないし第1E図は、この発明の好ましい実施例
に従つて導体を形成する際の段階を、断面図で概略的に
示す。 図において、10はベース、12は変性材料の層、14
はエレメント、16は層、18は変性材料の領域、20
は層、22は透明層を示す。
Figures 1A-1E schematically illustrate, in cross-sectional views, steps in forming a conductor in accordance with a preferred embodiment of the invention. In the figure, 10 is a base, 12 is a layer of modified material, 14
is an element, 16 is a layer, 18 is a region of modified material, 20
indicates a layer, and 22 indicates a transparent layer.

Claims (1)

【特許請求の範囲】 1 半導体材料の集積回路装置と、 前記集積回路装置上に形成される透明材料の実質的に連
続的な層とを備え、前記透明材料の層が絶縁材料の第1
の領域と導電材料の第2の領域とを有し、前記第2の領
域は、前記集積回路装置上に形成された第1の金属の層
の一部へ変性材料を拡散し、それにより前記第1の金属
が前記変性材料と合金化されることによつて決定され、
前記絶縁材料は、第1の金属の前記層の合金化されない
部分の酸化によつて形成される前記第1の金属の酸化物
であり、前記導電材料は、第1の金属の前記層の合金化
された部分の酸化生成物であり、前記層の前記第1の金
属は、少なくとも99.9重量%の純度を有し、前記絶
縁材料は、少なくとも1000オームセンチメートルの
抵抗率を有する前記第1の金属の実質的に純粋でかつ化
学量論的な酸化物である、複合物。 2 前記絶縁材料の抵抗率の前記導電材料の抵抗率に対
する比は、少なくとも50000である、特許請求の範
囲第1項記載の複合物。 3 前記第1の金属はインジウムであり、かつ前記変性
材料はスズである、特許請求の範囲第2項記載の複合物
。 4 前記第1の金属はスズであり、かつ前記変性材料は
アンチモンである、特許請求の範囲第2項記載の複合物
。 5 前記導電材料は前記第1の金属および前記変性材料
の化合物であり、かつ前記化合物は前記第1の金属の前
記変性材料との合金の酸化によつて形成される、特許請
求の範囲第2項記載の複合物。 6 前記第1の金属はスズであり、かつ前記変性材料は
カドミウムである、特許請求の範囲第5項記載の複合物
。 7 ベース上に透明な電気的導体の所望のパターンを形
成する方法であつて、透明絶縁材料を形成するように酸
化可能な第1の材料を選択し、第の材料を形成するよう
に前記第1の材料と結合可能な変性材料を選択する各ス
テップを備え、前記第2の材料が透明電気導体材料を形
成するように酸化可能であり、透明電気導体の前記所望
のパターンに適合するパターンで前記ベース上に前記変
性材料の層を形成し、前記ベース上の変性材料の前記層
に隣接して前記第1の材料の層を形成し、前記第2の材
料を形成するように前記変性材料を前記第1の材料へと
拡散し、前記所望のパターンに適合する透明導体領域と
透明絶縁体領域とを有する酸化された材料の実質的に連
続的な層を形成するように前記第1および第2の材料を
酸化する各ステップをさらに備える、方法。 8 前記変性材料および前記第1の材料は、金属である
、特許請求の範囲第7項記載の方法。 9 前記変性材料はスズであり、かつ前記第1の材料は
インジウムである、特許請求の範囲第8項記載の方法。 10 前記変性材料はアンチモンおよびカドミウムから
なるグループから選択され、かつ前記第1の材料はスズ
である、特許請求の範囲第8項記載の方法。
Claims: 1. An integrated circuit device comprising: 1 an integrated circuit device of semiconductor material; and a substantially continuous layer of transparent material formed on the integrated circuit device, wherein the layer of transparent material includes a first layer of insulating material.
and a second region of conductive material, said second region diffusing a modified material into a portion of a first metal layer formed on said integrated circuit device, thereby said a first metal is alloyed with the modified material;
The insulating material is an oxide of the first metal formed by oxidation of unalloyed portions of the layer of first metal, and the conductive material is an alloy of the layer of first metal. wherein the first metal of the layer has a purity of at least 99.9% by weight and the insulating material has a resistivity of at least 1000 ohm-cm. A compound that is a substantially pure and stoichiometric oxide of one metal. 2. The composite of claim 1, wherein the ratio of the resistivity of the insulating material to the resistivity of the conductive material is at least 50,000. 3. The composite according to claim 2, wherein the first metal is indium and the modified material is tin. 4. The composite of claim 2, wherein the first metal is tin and the modified material is antimony. 5. Claim 2, wherein the conductive material is a compound of the first metal and the modified material, and the compound is formed by oxidation of an alloy of the first metal with the modified material. Compounds described in Section. 6. The composite of claim 5, wherein the first metal is tin and the modified material is cadmium. 7. A method of forming a desired pattern of transparent electrical conductors on a base, the method comprising: selecting a first material oxidizable to form a transparent insulating material; selecting a modified material capable of bonding with one material, said second material being oxidizable to form a transparent electrical conductor material, in a pattern matching said desired pattern of transparent electrical conductor; forming a layer of the modified material on the base, forming a layer of the first material adjacent to the layer of modified material on the base, and forming the modified material to form the second material; into the first material to form a substantially continuous layer of oxidized material having transparent conductor regions and transparent insulator regions conforming to the desired pattern. The method further comprising oxidizing the second material. 8. The method of claim 7, wherein the modified material and the first material are metals. 9. The method of claim 8, wherein the modified material is tin and the first material is indium. 10. The method of claim 8, wherein the modified material is selected from the group consisting of antimony and cadmium, and the first material is tin.
JP54083369A 1978-07-17 1979-06-30 compound Expired JPS6041803B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92524578A 1978-07-17 1978-07-17
US925245 1978-07-17

Publications (2)

Publication Number Publication Date
JPS5517989A JPS5517989A (en) 1980-02-07
JPS6041803B2 true JPS6041803B2 (en) 1985-09-19

Family

ID=25451441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54083369A Expired JPS6041803B2 (en) 1978-07-17 1979-06-30 compound

Country Status (3)

Country Link
JP (1) JPS6041803B2 (en)
DE (1) DE2928256A1 (en)
NL (1) NL7905560A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703205A1 (en) * 1997-01-29 1998-07-30 Siemens Ag Method for producing a structure containing a noble metal on a base and semiconductor component with such a structure containing a noble metal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2932590A (en) * 1956-05-31 1960-04-12 Battelle Development Corp Indium oxide coatings
US2971867A (en) * 1957-12-19 1961-02-14 Pittsburgh Plate Glass Co Coating surfaces
US3814501A (en) * 1972-12-04 1974-06-04 Rca Corp Liquid-crystal display device and method of making
GB1399961A (en) * 1973-04-30 1975-07-02 Asahi Glass Co Ltd Method of forming a patterned transparent electro-conductive film on a substrate

Also Published As

Publication number Publication date
DE2928256C2 (en) 1990-09-20
NL7905560A (en) 1980-01-21
DE2928256A1 (en) 1980-01-31
JPS5517989A (en) 1980-02-07

Similar Documents

Publication Publication Date Title
US4255474A (en) Composite having transparent conductor pattern
US4277517A (en) Method of forming transparent conductor pattern
US5995187A (en) Liquid crystal display device in-plane-switching system with counter electrode in contact with liquid crystal
TW569070B (en) Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
EP0067840B1 (en) Method of fabricating a solid state electrooptical device having a transparent metal oxide electrode
RU2129344C1 (en) Luminescent indication board which is visible under day light
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
US4344817A (en) Process for forming tin oxide conductive pattern
US4728581A (en) Electroluminescent device and a method of making same
JP3238003B2 (en) Method of manufacturing solar cell element
US4502917A (en) Process for forming patterned films
JPS6041803B2 (en) compound
JPH061764B2 (en) Pattern formation method
JPH06160876A (en) Transparent electrode plate and its production
JPS60142566A (en) Insulated gate thin film transistor and manufacture thereof
KR19990024917A (en) Black matrix of liquid crystal display device and manufacturing method
TW268154B (en)
KR100796745B1 (en) Wires and manufacturing method thereof and thin film transistor array panel including the wires and manufacturing method thereof
JPH0548106A (en) Thin film transistor and its manufacture
JPH0125520Y2 (en)
JPH08262466A (en) Transparent electrode plate
JP2001216843A (en) Transparent conductive film and its manufacturing method
JPH028819A (en) Manufacture of active matrix element
JPH11112045A (en) Method for forming fine pattern and fabrication of electronic device utilizing it
JPS61275819A (en) Two-terminal element active matrix liquid crystal display device