JPS6037885A - Noise reducing circuit - Google Patents

Noise reducing circuit

Info

Publication number
JPS6037885A
JPS6037885A JP14547283A JP14547283A JPS6037885A JP S6037885 A JPS6037885 A JP S6037885A JP 14547283 A JP14547283 A JP 14547283A JP 14547283 A JP14547283 A JP 14547283A JP S6037885 A JPS6037885 A JP S6037885A
Authority
JP
Japan
Prior art keywords
signal
noise
circuit
level
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14547283A
Other languages
Japanese (ja)
Other versions
JP2538544B2 (en
Inventor
Kenichi Nagai
賢一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14547283A priority Critical patent/JP2538544B2/en
Publication of JPS6037885A publication Critical patent/JPS6037885A/en
Application granted granted Critical
Publication of JP2538544B2 publication Critical patent/JP2538544B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To prevent blur of the edge of steplike signal part of a video signal by using delaying means and logical means, detecting a pulselike signal from an input signal by utilizing correlation between adjoining picture elements, and removing a projecting part as noise. CONSTITUTION:Delay lines 18, 19 with a delay time T1 and delay lines 20, 21 with a delay time T2(T1<T2) are connected to an input terminal 17. The output terminals of delay lines are connected to the input terminals of switching circuits 22, 23. The output terminals of an AGC circuit 24 for detecting input electric field intensity is connected to the switching circuit 22, 23, and the switch is changed from a terminal (a) to a terminal (b) according to the input electric field intensity. Accordingly, in case of strong electric field having small noise component and ordinary electric field, noise is removed by delay time T1, and the noise is reduced without deteriorating picture. In case of weak electric filed having much noise component, the noise is removed by the delay time T2 and switching is made automatically to have larger noise reducing effect.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はノイズ軽減回路に係り、例えばカラーテレビジ
ョン受像機の映像処理回路において画像の劣化を最小に
抑え、映像信号に混入したパルス状ノイズ成分を検出し
除去するように構成したノイズ軽減回路に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a noise reduction circuit, for example, in a video processing circuit of a color television receiver, which minimizes image deterioration and reduces pulse-like noise components mixed into video signals. The present invention relates to a noise reduction circuit configured to detect and remove noise.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に1.カラーテレビジョン受像機内の映像処理回路
において、映像信号中に混入したノイズ成分は再生画像
を大きく損ない画質の劣化や情報の欠落現象を生ずるこ
とになる。
Generally 1. In a video processing circuit in a color television receiver, noise components mixed into a video signal greatly impair reproduced images, resulting in deterioration in image quality and information loss.

このため、従来よシノイズが混在した映像信号からノイ
ズ成分を除去し良質な画像を再現する試みがなされてき
た。例えば次のような方法があげられる。
For this reason, attempts have been made to reproduce high-quality images by removing noise components from video signals mixed with noise. For example, the following methods can be cited.

■、電界強度に応じて映像処理回路の伝送帯域を変化さ
せ、ノイズ成分の多い帯域を低下させることにより改善
する。
(2) Improved by changing the transmission band of the video processing circuit according to the electric field strength and lowering the band with many noise components.

■、テレビジョン放送の映像信号のパワースペクトラム
はその水平周期毎に山を有していることから映像信号パ
ワースペクトラムの多く存在する帯域のみを通過させる
フィルタ、所開くし形フィルタを通すことによってノイ
ズ成分を低減することができる。
■Since the power spectrum of the video signal of television broadcasting has peaks in each horizontal period, a filter that passes only the band in which the video signal power spectrum is present, and an open-shape filter can be used to eliminate noise. components can be reduced.

■、画素の灰色度をその画素の近傍の灰色度の平均値で
置き換える処理、即ち平滑化処理を行う。
(2) A process of replacing the gray level of a pixel with the average value of gray levels in the vicinity of that pixel, that is, a smoothing process is performed.

上記方法以外にも、コンピュータ処理にて画像のディジ
タル処理を行い、ノイズが混在した画像を修復させる方
法も種々考えられるが、しかし、コンピュータによるデ
ィジタル処理はそのシステムが大きくなりがちなことと
、処理時間の点から一般に家庭用テレビジョン受像機に
適用するのは置部である。
In addition to the above methods, there are various methods that can be used to repair images containing noise by performing digital processing on images using a computer. However, digital processing using a computer tends to require a large system, and In terms of time, it is generally the mounting part that is applied to home television receivers.

上述したノイズ低減方法の、■、■についても次のよう
な問題点がある。
The above-mentioned noise reduction methods (1) and (2) also have the following problems.

上記■の方法については、ノイズの低減は主に映像信号
処理回路の高帯域を阻止することによって行われるため
、映像信号の高域成分も阻止されることになシ再生画像
の細かな絵柄やエツジ部のほけを生じ画像の劣化をきた
すことになる。
Regarding method This results in blurring of the edges and deterioration of the image.

上記■で述べたくし形フィルタによるノイズ低減は上記
■の平滑化処理と基本的に同一の原理であり、両者とも
同様な不具合点を有している。
The noise reduction using the comb filter described in item (2) above is basically the same principle as the smoothing process in item (2) above, and both have similar drawbacks.

ここで、上記■の平滑化処理によるノイズの低減につい
て概略説明しておく。
Here, noise reduction by the smoothing process described in (2) above will be briefly explained.

第1図に示すように、画素の近傍を9点平滑化する場合
を例にとれば、9個の画素y (i 、 j)(但し一
1≦i≦1.−1≦j≦1)のサンプル平均y (i 
、 Dけ と表わされ、この平均y (1、j)がノイズ除去画像
となる。今、真の画像X(iIJ)が上記の9点におい
て平面で近似できるとすると、 x (i 、 j) =ai+bj+x(b、o) 但
し一1≦i≦1.−1≦j≦1)・・・・・・・・・・
・・・・・・・・・・・・・・(2)と記述できる。こ
こで、a、bは各方向の勾配である。捷た、ノイズ成分
をn(i、j)としノイズが加算的であるとすると、 y (i r D −x (i 、j) +n ’(i
 、 D −−−−−−−−・・−<3)となる。式(
1)に式(2) 、 (3)を代入すると、となる。今
、ノイズn (1、j) は無相関で均一な分散幅 を
もつとすると、新たなノイズは、となり分散が1に低下
する。Eは期待値である。
As shown in FIG. 1, if we take the case of 9-point smoothing in the vicinity of a pixel as an example, 9 pixels y (i, j) (where 1≦i≦1.-1≦j≦1) sample mean y (i
, Dke, and this average y (1, j) becomes the noise-removed image. Now, assuming that the true image X (iIJ) can be approximated by a plane at the above nine points, x (i, j) = ai + bj + x (b, o) where -1≦i≦1. −1≦j≦1)・・・・・・・・・・・・
It can be written as ・・・・・・・・・・・・・・・(2). Here, a and b are gradients in each direction. Assuming that the shunted noise component is n(i, j) and the noise is additive, y (i r D −x (i, j) + n'(i
, D −−−−−−−−<3). formula(
Substituting equations (2) and (3) into 1) yields. Now, assuming that the noise n (1, j) is uncorrelated and has a uniform variance width, the new noise will have the variance reduced to 1. E is the expected value.

したがってノイズが低減される。Therefore, noise is reduced.

しかしながら、上記■の平滑化処理による方法では、前
述で仮定したような画像X(ITJ)が平面で近似でき
ない部分において、真の値と異なってしまうという不具
合が生じる。例えば、エツジ部については画像が平面で
近似できないので、平滑化処理によってエツジ部はぼけ
てし甘うという問題があった。
However, in the above-mentioned method using the smoothing process, a problem arises in that the image X (ITJ) as assumed above differs from the true value in a portion that cannot be approximated by a plane. For example, since the image cannot be approximated by a plane image, the edges tend to be blurred by the smoothing process.

また、上記■のくし形フィルタによるノイズ低減は上記
■の平滑化処理の特殊な場合であシ、画素のサンプル数
が2点の場合と考えることができる。したがって、上記
■の方法においてもエッジ部がほけるという問題があっ
た。
Further, the noise reduction by the comb filter described in (2) above is a special case of the smoothing process described in (2) above, and can be considered as a case where the number of samples of a pixel is two. Therefore, the above-mentioned method (2) also has the problem of fraying of the edges.

〔発明の目的〕[Purpose of the invention]

本発明は上述した点に鑑み、画像情報処理において、画
像のエツジ部にほけを生じていたのを防ぎ、画像の劣化
を最小限に抑え、ノイズ成分を低減させることができる
ノイズ軽減回路を提供することを目的としている。
In view of the above-mentioned points, the present invention provides a noise reduction circuit that can prevent blurring at the edges of an image, minimize image deterioration, and reduce noise components in image information processing. It is intended to.

〔発明の概要〕[Summary of the invention]

本発明のノイズ軽減回路は、瞬接画素間の相関関係を利
用して入力信号からパルス状信号のみを検出し、その突
出部分をノイズとして判定し除去するように構成するも
のであって、・入力信号を異なった遅延時間の間隔でサ
ンプリングするための2つの遅延手段と、これらの遅延
手段を切り換で出力するため信号供給手段と、この(”
k % k+ Dヶ手段を入力電界レベルやビデオ信号
の交流成分のレベルに応じて切換制御するための信号レ
ベル検出手段と、遅延手段にてサンプリングきれた信号
がパルス状信号であるときこれを論゛理的に除去1−出
力するための論理手段とから構成されている。
The noise reduction circuit of the present invention is configured to detect only a pulse-like signal from an input signal by utilizing the correlation between instantaneously connected pixels, and to determine and remove the protruding portion as noise. Two delay means for sampling input signals at different delay time intervals, a signal supply means for outputting these delay means by switching, and this ("
k % k+D This will be discussed when the signal level detection means for switching and controlling the means according to the input electric field level and the level of the AC component of the video signal and the signal sampled by the delay means are pulsed signals. It consists of logical means for removal 1 and output.

〔発明の実施例〕[Embodiments of the invention]

以下、図面に基づいて本発明の実施例について説明する
Embodiments of the present invention will be described below based on the drawings.

第2図は映像信号波形の一例を示す波形図、第3図はス
テツブ信号波形の一例を示す波形図、第4図は本発明に
係るノイズ軽減回路を実現するための動作説明図である
FIG. 2 is a waveform diagram showing an example of a video signal waveform, FIG. 3 is a waveform diagram showing an example of a step signal waveform, and FIG. 4 is an operation explanatory diagram for realizing the noise reduction circuit according to the present invention.

テレビジョン送受信システムにおいては送像側で画像を
走査することによジ画素の灰色塵を時間的に連続な電気
信号に変換し、受像機側で送像側の画像の分解走査に同
期して組立走査することにより二次元の画像に再生して
いる。
In a television transmitting/receiving system, by scanning the image on the image sending side, the gray dust of the pixels is converted into a temporally continuous electrical signal, and on the receiver side, it is synchronized with the resolution scanning of the image on the sending side. It is reconstructed into a two-dimensional image by assembling and scanning.

電気信号に変換された映像信号の一例は第2図に示す通
りであり、映像信号は時間tの関数で表わされる。つま
り映像信号Xは x=i(t) と宍わされる。
An example of a video signal converted into an electrical signal is shown in FIG. 2, and the video signal is expressed as a function of time t. In other words, the video signal X is written as x=i(t).

今、時刻tにおけるXをx(i)とし、ある時間τに対
して時刻L−τ 及びt+τ におけるXをx (1−
1) 、 x (1+1)とする。ここで、次のような
関数pを定義する。
Now, let X at time t be x(i), and for a certain time τ, X at time L−τ and t+τ be x (1−
1), x (1+1). Here, the following function p is defined.

p (i −1) 、 l) (i) 、 p (i+
1) の組みをPとすれば、 P = (p (i−1) 、 p (i) 、 p 
(i+t))・・・・・・・・・(6)となる。このよ
うにすれば、第2図に示す映像信号のパターンを式(6
)のPで表すことができる。例えは、第3図に示すステ
ップ信号は、 P=(0,1,11・・・・・・・・・・・・・・・・
・・(7)となる。Pと映像信号のノくターンとの関係
を茨1に示している。(以下余白) 表 1 ところで、一般に、映像信号に混入したノイズ成分はパ
ルス状のものが多い。したかつで、映像信号を適白な時
間τによりPをめ表1のPy、Psに示すパルス信号で
あるときこのパルス信号を除去することにより画像の劣
化を伴わずにノイズ成分を低減することができる。
p (i −1) , l) (i) , p (i+
1) Let P be the set of P = (p (i-1), p (i), p
(i+t))...(6). In this way, the pattern of the video signal shown in FIG.
) can be represented by P. For example, the step signal shown in FIG. 3 is P=(0, 1, 11...)
...(7). The relationship between P and the turn of the video signal is shown in Thorn 1. (Margin below) Table 1 By the way, in general, noise components mixed into video signals are often in the form of pulses. To reduce noise components without deteriorating the image by removing the pulse signals shown in Py and Ps in Table 1 by adjusting the video signal P by an appropriate time τ. Can be done.

例えば、第4図(a)に示す映像信号に第4図(b)に
示すノイズ信号が加算的に混入した信号は第4図(e)
に示すような信号波形となシ、この48号を表1のP7
1pHを阻止するフィルタに通すと、その出力は第4図
(d)に示すような波形となシノイズが低減されること
Kなる。このとき、ステップ信号の立上シ、立下りのP
3〜P6ilt阻止されないから、エツジ部がほけるこ
とはない。第4図(6)は第4図(c)の映像信号を従
来方法■の所で述べたような高域分を阻止するフィルタ
に通した場合の出力波形であシ、又第4図(f)Vi第
4図(e)の信号を従来方法■で述べたような平滑化処
理(図ではサンプル数3の平均化)を行った場合の出力
波形である。第4図(e) 、 (f)のいずれの場合
でもステップ信号部分にエツジはけを生じ画像の劣化を
伴う。
For example, a signal in which the noise signal shown in FIG. 4(b) is added to the video signal shown in FIG. 4(a) is shown in FIG. 4(e).
If the signal waveform is as shown in
When it is passed through a filter that blocks 1 pH, the output has a waveform as shown in FIG. 4(d), and the noise is reduced. At this time, the rising edge and falling edge of the step signal are
3~P6ilt is not blocked, so the edges will not fray. FIG. 4(6) shows the output waveform when the video signal of FIG. 4(c) is passed through a filter that blocks high-frequency components as described in the conventional method (2). f) Vi This is an output waveform when the signal in FIG. 4(e) is subjected to smoothing processing (in the figure, averaging of 3 samples) as described in the conventional method (2). In both cases of FIGS. 4(e) and 4(f), edge blurring occurs in the step signal portion, resulting in image deterioration.

次に、P7とP8を阻止するノイズ軽減回路の具体的な
回路構成について説明する。
Next, a specific circuit configuration of the noise reduction circuit that blocks P7 and P8 will be described.

P7とP8を阻止するためにはP7Vcついてはp (
i)を0に置き換えてP= (0,0,0)=P1とす
ればよく、又P8についてはp(i)を1に置き換えて
P= (1,1,1)=Pzとすればよい。
To block P7 and P8, p (
You can replace i) with 0 and make P = (0, 0, 0) = P1, and for P8, if you replace p(i) with 1 and make P = (1, 1, 1) = Pz. good.

この方法として本発明ではp’(i−1) IP(1)
In this method, p'(i-1) IP(1)
.

p (ii1) の多数決をとることにょ力P7+PI
を阻止するためのノイズフィルタ回路を構成する。つま
り、フィルタ回路通過後のp(t)をQ(i)とすれば
、’li> ip (t −1) Xパg)+(rtυ
xr(iiz) ii(p (i −1) xpc1+
J)・・・・・・・・・・・・・・・・・・・・・(8
)なる式でフィルタ回路の特性を示すことができる。
The power P7 + PI to take the majority vote of p (ii1)
A noise filter circuit is constructed to prevent this. In other words, if p(t) after passing through the filter circuit is Q(i), 'li> ip (t -1)
xr(iiz) ii(p (i −1) xpc1+
J)・・・・・・・・・・・・・・・・・・・・・(8
) can express the characteristics of the filter circuit.

但し、式(8)のX、+は論理積、論理和を表わしてい
る。また、式(8)に示すフィルタ特性は次式に示す特
性に等価である。
However, X and + in equation (8) represent logical product and logical sum. Further, the filter characteristic shown in equation (8) is equivalent to the characteristic shown in the following equation.

Q(1)= (p (i−1)十声))×(復圧p (
ii1) )x(p (t−υ十p (ii1) )・
・・・・・・・・・・・・・・・・・・・・(9)した
がって、式(8) 、 (9)を用いて第5図、第6図
に示すようなノイズフィルタ回路を構成することができ
る。
Q (1) = (p (i-1) ten tones)) × (recompression p (
ii1) ) x (p (t-υtenp (ii1) )・
・・・・・・・・・・・・・・・・・・・・・(9) Therefore, using equations (8) and (9), a noise filter circuit as shown in FIGS. 5 and 6 is created. can be configured.

第5図は式(8)に対応したフィルタ回路構成を示し、
第6図は式(9)に対応したフィルタ回路構成を示して
いる。
FIG. 5 shows a filter circuit configuration corresponding to equation (8),
FIG. 6 shows a filter circuit configuration corresponding to equation (9).

第5図において、フィルタ回路は入力信号Vinが加え
られる入力端子1に遅延時間τを有するディレーライン
(遅延線)2を接続し、このンイン2に直列に遅延時間
τのディレーライン3を接続し、ディレーライン2の入
出力端子間に論理積回路4を接続し、ディレーライン3
の入出力端子間に論理積回路5を接続し、ディレーライ
ン2の入力端子とディレーライン3の出力端子との間に
論理積回路6を接続する。そして、論理積回路4゜5.
6の各出力の論理和をとるために論理和回路7.8を配
置している。即ち、論理積回路4,5の各出力を論理和
回路7に入力し、その論理和出力と論理積回路6の出力
とを論理和回路8に入力している。論理和回路8の出力
vOutは出力端子9から取り出される。
In FIG. 5, the filter circuit connects a delay line 2 having a delay time τ to an input terminal 1 to which an input signal Vin is applied, and connects a delay line 3 having a delay time τ in series with this input terminal 2. , the AND circuit 4 is connected between the input and output terminals of the delay line 2, and the delay line 3
An AND circuit 5 is connected between the input and output terminals of the delay line 2, and an AND circuit 6 is connected between the input terminal of the delay line 2 and the output terminal of the delay line 3. And AND circuit 4゜5.
A logical sum circuit 7.8 is arranged to calculate the logical sum of the respective outputs of 6. That is, the outputs of the AND circuits 4 and 5 are input to the OR circuit 7, and the OR output and the output of the AND circuit 6 are input to the OR circuit 8. The output vOut of the OR circuit 8 is taken out from the output terminal 9.

また、第6図は第5図に示す論理積回路4,5゜6の代
りに論理和回路io 、 ii 、 12を置き換え、
論理和回路7,8の代りに論理積回路13 、14を置
き換えた回路構成となる。第5図及び第6図で符号15
及び工6Viハルス状成分を除去するだめの論理回路部
を示している。
Also, in FIG. 6, OR circuits io, ii, 12 are replaced in place of the AND circuits 4, 5゜6 shown in FIG.
The circuit configuration is such that AND circuits 13 and 14 are substituted for OR circuits 7 and 8. Number 15 in Figures 5 and 6
and a logic circuit section for removing Hals-like components.

このような構成におい1、第5図に示す回路につ1八 
イ か十 人 号1 鉋 −−I V ドロ 11暮1
 4 ii 7、イ巨 会 nrl −1)とディレー
ライン2より出力される信号p (i)とディレーライ
ン3より出力される信号p (1+1) が表1で示し
たP7=i0,1+O1であるときは論理積回路4の出
力は“0#、論理積回路5の出力は“0″となるので、
論理和回路7の出力は“0′となる。また、論理積回路
6の出力は“0”であるから、論理和回路8の出力は”
0″となり、フィルタ回路通過後に出力端子9に得られ
る信号P(i)は“0”となる。したがって、p7f′
i回路通過後(0,0,0)=Ptとなりパルス状信号
の突出した部分がノイズ成分として除去さhる。また、
第5図において、p (i −1) 、 p(i)、 
p (iit)が表1で示したPa=(1,0,1) 
であるときは論理積回路4の出力は0″、論理積回路5
の出力は0″となるので、論理和回路7の出力は“θ″
となる。
In such a configuration, the circuits shown in 1 and 5 are
I Kaju person No. 1 plane --I V Doro 11 life 1
4 ii 7, i gigantic nrl -1), the signal p (i) output from delay line 2 and the signal p (1+1) output from delay line 3 are P7=i0,1+O1 shown in Table 1. In this case, the output of the AND circuit 4 is "0#" and the output of the AND circuit 5 is "0", so
The output of the OR circuit 7 is "0". Also, since the output of the AND circuit 6 is "0", the output of the OR circuit 8 is "0".
0", and the signal P(i) obtained at the output terminal 9 after passing through the filter circuit becomes "0". Therefore, p7f'
After passing through the i circuit, (0, 0, 0)=Pt, and the prominent portion of the pulsed signal is removed as a noise component. Also,
In Figure 5, p (i -1), p (i),
p (iit) is shown in Table 1 Pa=(1,0,1)
When , the output of the AND circuit 4 is 0'', and the output of the AND circuit 5 is
Since the output of is 0", the output of the OR circuit 7 is "θ"
becomes.

また、論理積回路6の出力は1 ”であるから、論理和
回路8の出力は″l′となり、フィルタ回路通過後に出
力端子9Vc得られる信号p(i)#−1’ 1”とな
る。したがって、P8は回路通過後(1,1,1)=P
xとなシバルス状信号の突出部分がノイズ成分として除
去される。また、第5図において、ステップ状信号の立
上り、立下シのP3〜P6については、回路通過後もp
(i)は同等レベルの信号となりP3〜P6が出力され
るので、エツジ部がほけることがない。
Further, since the output of the AND circuit 6 is 1'', the output of the OR circuit 8 is ``1'', and after passing through the filter circuit, the signal p(i) #-1' obtained at the output terminal 9Vc becomes 1''. Therefore, P8 is (1, 1, 1) = P after passing through the circuit
The protruding portion of the chivalry signal such as x is removed as a noise component. In addition, in FIG. 5, regarding the rise and fall points of the step signal P3 to P6, even after passing through the circuit,
Since (i) becomes a signal of the same level and outputs P3 to P6, the edge portion does not become frayed.

第6図に示した回路については、p (i −1)、 
p(i)。
For the circuit shown in FIG. 6, p (i −1),
p(i).

p (を十i) が衣1で示したP7=(0,1,0)
であるときは論理和回路10の出力は”l″、論理和回
路11の出力は@1#となるので、論理積回路13の出
力は′″1”となる。捷た、論理和回路12の出力は°
0′であるから、論理積回路14の出力は“1 ″とな
シ、フィルタ回路通過後VC出力・端子9に得られる信
号p(i)rri” 0 ”となる。したがって、P7
は回路通過後(0,0,0)=Pxとなりパルス状信号
の突出部分がノイズ成分として除去される。また、第6
図において、p (1−1) 、p(i)、p (i+
i)が嵌1で示したPg = (1、0、1)であると
きは論理和回路10の出力は@1#、論理和回路11の
出力Vi″″12となるので、論理積回路13の出力V
i″1”となる。
P7 = (0, 1, 0) where p (10i) is expressed by clothes 1
When , the output of the OR circuit 10 is "1" and the output of the OR circuit 11 is @1#, so the output of the AND circuit 13 is ``1''. The output of the logical sum circuit 12 is
0', the output of the AND circuit 14 becomes "1", and the signal p(i)rri obtained at the VC output/terminal 9 after passing through the filter circuit becomes "0". Therefore, P7
After passing through the circuit, (0, 0, 0)=Px, and the protruding portion of the pulsed signal is removed as a noise component. Also, the 6th
In the figure, p (1-1), p (i), p (i+
When i) is Pg = (1, 0, 1) shown in 1, the output of the OR circuit 10 is @1# and the output Vi'''' of the OR circuit 11 is 12, so the AND circuit 13 output V
i″1″.

また、論理和回路12の出力は“1″であるから、論理
積回路14の出力Vi″12となり、フィルタ回路通過
後に出力端子9に得られる信号p(i)は“1″となる
。したがって、psは回路通過後(1,1,1)=P意
 となシバルス状信号の突出した部分がノイズ成分とし
て除去される。また、第6図において、ステップ状信号
の立上り、立下りのP3〜Paについては、回路通過後
もp (i)は同等レベルの信号となりP3〜P6が出
力はれるので、エツジ部がほけることがない。
Also, since the output of the OR circuit 12 is "1", the output Vi"12 of the AND circuit 14 becomes "1", and the signal p(i) obtained at the output terminal 9 after passing through the filter circuit becomes "1". Therefore, , ps is (1, 1, 1) = P after passing through the circuit.The protruding part of the chivalry signal is removed as a noise component.In addition, in Fig. 6, the P3 of the rising and falling edges of the step-like signal is Regarding ~Pa, even after passing through the circuit, p (i) becomes a signal of the same level and P3 to P6 are outputted, so that the edge portion does not fray.

このような回路構成によれば、ステップ状の信号のエツ
ジ部にほけを生じる等の画像の劣化を伴うことなく、ノ
イズ成分を低減することがBJ能となる。
According to such a circuit configuration, it is possible to reduce noise components without causing image deterioration such as blurring of edge portions of a step-like signal.

ところで、上記のように映像信号の適当な時間τにおい
てPy、Psを示すパルス状信号を阻止する方法(換言
すfLは、テレビジョン画面上の隣接画素との相関関係
を利用し、突出したパルス状信号のみをノイズとして判
定し除去する方法)でもノイズ除去効果が高いが、はら
に次のような点での改良が望まれている。
By the way, as mentioned above, the method of blocking the pulse-like signals indicating Py and Ps at an appropriate time τ of the video signal (in other words, fL) is a method of blocking the pulse-like signals indicating Py and Ps at an appropriate time τ of the video signal (in other words, fL is a method that uses the correlation with adjacent pixels on the television screen to block the prominent pulse signals. Although the noise removal method (method in which only the signal in the form of a signal is determined to be noise and removed) has a high noise removal effect, improvements in the following points are particularly desired.

■第5図、第6図の回路では第7図(a)に示すように
サンプリングを行う時間τに対して1/2τ()IZ)
より高い周波数のノイズは除去できないのでこれを改善
する。
■In the circuits of Figures 5 and 6, the sampling time τ is 1/2τ()IZ) as shown in Figure 7(a).
Since higher frequency noise cannot be removed, this is improved.

■第7図(b) 、 (e)に示すようにサンプリング
を行う時間τに対して1/8τ(Hz)より低い周波数
のノイズは除去できないのでこれを改善する。
(2) As shown in FIGS. 7(b) and 7(e), it is impossible to remove noise at a frequency lower than 1/8 τ (Hz) with respect to the sampling time τ, so this is improved.

■ノイズ成分だけを判定し除去するわけではないので、
パルス状の細かな絵柄についてはノイズとして判定し除
去してしまい、画像を劣化させる。
■Since it does not only judge and remove noise components,
Fine pulse-like patterns are determined to be noise and removed, degrading the image.

特に、ノイズ軽減の効果を大きくするとその傾向が著し
くなるので、これを改善する。
In particular, this tendency becomes more pronounced as the noise reduction effect is increased, so this is improved.

そこで本発明では、第5図及び第6図に示した回路を改
良し、そのディレーライン2,3による遅延時間τを入
力信号レベルの状態、例えば入力電界強度の強弱に応じ
て切シ換えるように構成し、ノイズ成分の多い弱電界時
においても有効にノイズ除去を行うことができるように
したものである。
Therefore, in the present invention, the circuits shown in FIGS. 5 and 6 are improved so that the delay time τ due to the delay lines 2 and 3 is switched according to the state of the input signal level, for example, the strength of the input electric field. This structure enables effective noise removal even in a weak electric field with many noise components.

第8図は本発明のノイズ軽減回路を示すブロック図であ
る。
FIG. 8 is a block diagram showing the noise reduction circuit of the present invention.

第8図において、ノイズ軽減回路は、入力信号Vinが
加えられる入力端子17に遅延時間τ1のディレーライ
ンエ8を接続し、さらにディレーライン18に直列に遅
延時間τlのディレーライン19を接続する。また、入
力端子171cは前記遅延時間τlとは異なった遅延時
間τ2(例えばτ1くτ2とする)のディレーライン2
0を接続し、さらにディレーライン21に直列に遅延時
間τ2のディレーライン21を接続する。ディレーライ
ン18の出力端及びディレーライン20の出力端はスイ
ッチ回路22の入力端子a及びbに夫々接続し、また、
ディレーライン19の出力端及びディレーライン21の
出力端はスイッチ回路23の入力端子a及びbに夫々接
続している。スイッチ回路22 、23 if入力端子
a、bのほかにコントロール端子C1出力端子dをイロ
ー コントロール端子Cに例えばL“レベル(ローレベ
ル)の信号が入力された時に入力端子aと出力端子dが
導通シ、コントロール端子Cに例えば″Hルヘル(ハイ
レベル)の信号が入力された時Vこ入力端子すと出力端
子dが導辿するように$4成されている。
In FIG. 8, the noise reduction circuit connects a delay line 8 with a delay time τ1 to the input terminal 17 to which the input signal Vin is applied, and further connects a delay line 19 with a delay time τl in series with the delay line 18. In addition, the input terminal 171c is connected to a delay line 2 having a delay time τ2 different from the delay time τl (for example, τ1 minus τ2).
0 is connected, and further a delay line 21 with a delay time τ2 is connected in series to the delay line 21. The output end of the delay line 18 and the output end of the delay line 20 are connected to input terminals a and b of the switch circuit 22, respectively, and
The output end of the delay line 19 and the output end of the delay line 21 are connected to input terminals a and b of a switch circuit 23, respectively. Switch circuits 22, 23 if In addition to input terminals a and b, control terminal C1 output terminal d is connected. When a signal of, for example, L" level (low level) is input to control terminal C, input terminal a and output terminal d are electrically connected. For example, when a high level signal is input to the control terminal C, the input terminal V is connected to the output terminal d.

スイッチ回路22 、23の各コントロール端子Cには
信号レベル検出手段例えば入力電界強度を検出するため
のAGC(自動利得制動回路ムの出力端が接続され、入
力電界強度が弱電界の時KAGC回路24は’ H”レ
ベルのAGC電圧をスイッチ回路22 、23の各コン
トロール端子Cに印加し、スイッチを端子aから端子す
に切り換えるようにしている。なお、強電界及び通常電
界時にはAGC回路は′″L”レベルの信号を出力する
。入力端子17と、スイッチ回路22 、23の各出力
端は第5図又は第6図に示した論理回路15又は16に
接続される。この論理回路15又は■6は前述したよう
に・表1のP7 、 Psに示すパルス状信号を除去す
るフィルタである。
Each control terminal C of the switch circuits 22 and 23 is connected to the output end of a signal level detection means, such as an AGC (automatic gain braking circuit) for detecting the input electric field strength, and when the input electric field strength is weak, the KAGC circuit 24 The 'H' level AGC voltage is applied to each control terminal C of the switch circuits 22 and 23, and the switch is switched from terminal A to terminal A. Note that in the case of a strong electric field or a normal electric field, the AGC circuit is The input terminal 17 and the output terminals of the switch circuits 22 and 23 are connected to the logic circuit 15 or 16 shown in FIG. 5 or 6. As mentioned above, 6 is a filter that removes the pulsed signals shown in P7 and Ps in Table 1.

そして、論理回路15又け16の出力Voutは出力端
子25よシ取シ出されるようになっている。
The output Vout of the logic circuits 15 and 16 is taken out from the output terminal 25.

このような構成において、ディレーライン18゜19の
遅延時間τ1はパルス状ノイズの除去を行う場合、絵柄
を損なわない程度の高い周波数のノイズを除去するよう
に設定された遅延時間であシ、また、ディレーライン2
0 、21の遅延時間τ2は遅延時間τ1よりも長い時
間とし、ノイズ除去を行う場合、遅延時間τIKよって
除去されるノイズの周波数よりも低い周波数のノイズを
除去するように設定されている。したがって、ノイズ成
分の少な力強電界、通常電界時には遅延時間τ、によっ
て)1ズを除去し、画像を劣化させることなくノイズ軽
減を行い、ノイズ成分の多い弱電界時においては遅延時
間τ2によってノイズを除去し、より大きなノイズ軽減
効果を持つようVC自動的VC+Aシ換えると々が可能
で、しかもステップ信号の立上り、立下シではエツジ部
にほりを生じることがない。
In such a configuration, when removing pulse noise, the delay time τ1 of the delay lines 18 and 19 should be a delay time set to remove high frequency noise that does not damage the picture, and , delay line 2
The delay time τ2 of 0 and 21 is set to be longer than the delay time τ1, and when noise is removed, it is set to remove noise of a frequency lower than the frequency of the noise removed by the delay time τIK. Therefore, in the case of a strong electric field with few noise components or a normal electric field, the noise is removed by the delay time τ to reduce noise without degrading the image, and in the case of a weak electric field with many noise components, the delay time τ2 is used to remove the noise. It is possible to automatically replace VC with VC+A in order to have a greater noise reduction effect.Furthermore, there will be no scratches at the edges at the rise or fall of the step signal.

なお、上述したノイズ軽減回路は、テレビジョン回路の
構成において主に水平方向のサンプリングを行う場合に
ついて述べているが、垂直方向或いは水平、垂直両方向
に適用しても全く同様のノイズ軽減回路を構成できる。
Note that the above-mentioned noise reduction circuit describes the case where sampling is mainly performed in the horizontal direction in the configuration of a television circuit, but the same noise reduction circuit can be configured even if applied in the vertical direction or in both horizontal and vertical directions. can.

捷た、上記の実施例では、スイッチ回路22 、23を
切り換えるコントロール信号としてAGC電圧を用いる
場合について説明したが、同期信号期間のビデオ信号を
抽出し、この期間中に含まれる交流成分の量、即ちノイ
ズ成分の量を検出し、その量に応じてスイッチ回路22
 、23の切換えを行うようにしてもよい。
In the above embodiment, the case where the AGC voltage is used as a control signal for switching the switch circuits 22 and 23 has been described. That is, the amount of noise components is detected, and the switch circuit 22
, 23 may be switched.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、遅延手段と、論理手
段とを用い、隣接画素間の相関関係を利用して入力信号
からパルス状信号を検出し、その突出部分をノイズとし
て除去するようにしたので、従来のノイズ低減回路にお
いて映像信号のステップ状信号部分のエツジ部にぼけを
生じていたのを防止でき、しかも2つの遅延手段と、信
号供給手段と、信号レベル検出手段とを設け、入力電界
強度のレベルや、ビデオ信号の交流成分のレベルに応じ
て信号供給手段を駆動し2つの遅延手段を切り換えて論
理手段に人力するように構成したので、ノイズの多い期
間と少ない期間に対応した遅延時間でサンプリングを行
え、画像の劣化を最小限に抑えてパルス状ノイズ成分を
検出し除去することができる。
As described above, according to the present invention, a pulse-like signal is detected from an input signal by using a delay means and a logic means by utilizing the correlation between adjacent pixels, and the protruding portion thereof is removed as noise. As a result, it is possible to prevent the blurring that occurs in the edge portion of the step signal portion of the video signal in the conventional noise reduction circuit, and also to provide two delay means, a signal supply means, and a signal level detection means. , the signal supply means is driven according to the level of the input electric field strength and the level of the alternating current component of the video signal, and the two delay means are switched to manually input the logic means, so that it can be used in periods with a lot of noise and periods with a little noise. Sampling can be performed with a corresponding delay time, and pulse-like noise components can be detected and removed while minimizing image deterioration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は平滑化による画像処理のサンプルを示す説明図
、第2図は映像信号波形の一例を示す波形図、第3図は
第2図の波形の一部を拡大し、ステップ信号波形及びそ
のサンプルを示す説明図、第4図は本発明に係るノイズ
軽減回路を実現するための動作説明図、第5図、第6図
は本発明に適用するノイズ軽減手段の一例を示すブロッ
ク図、第7図は本発明のノイズ軽減回路の動作説明に供
するための説明図、第8図は本発明のノイズ軽減回路を
示すブロック図である。 ]、 、 17・・・・・・入力端子、2 、3.18
,19,20.21・・・・・・ディレーライン、4,
5,6,13.14・・・・・・論理積回路、7 、8
 、10 、11 、12・・・・・・論理和回路、9
.25・・・・・・出力端子、15 、16・・・・・
・論理手段、18゜19・・・・・・第1の遅延手段、
20 、21・・・・・・第2の遅延手段、22 、2
3・・・・・・信号供給手段(スイッチ回路)、24・
・・・・・信号レベル検出手段(AGC回路)。 第1図 tIs2図 第3図 餉4図
Fig. 1 is an explanatory diagram showing a sample of image processing by smoothing, Fig. 2 is a waveform diagram showing an example of a video signal waveform, and Fig. 3 is an enlarged part of the waveform in Fig. 2, showing a step signal waveform and An explanatory diagram showing a sample thereof, FIG. 4 is an explanatory diagram of operation for realizing the noise reduction circuit according to the present invention, FIGS. 5 and 6 are block diagrams showing an example of noise reduction means applied to the present invention, FIG. 7 is an explanatory diagram for explaining the operation of the noise reduction circuit of the present invention, and FIG. 8 is a block diagram showing the noise reduction circuit of the present invention. ], , 17...Input terminal, 2, 3.18
,19,20.21... Delay line, 4,
5, 6, 13. 14......AND circuit, 7, 8
, 10 , 11 , 12...OR circuit, 9
.. 25...Output terminal, 15, 16...
・Logic means, 18°19...first delay means,
20, 21... second delay means, 22, 2
3... Signal supply means (switch circuit), 24.
...Signal level detection means (AGC circuit). Figure 1 Figure 2 Figure 3 Figure 4

Claims (3)

【特許請求の範囲】[Claims] (1)画像処理装置において入力され処理される過程の
信号レベルを検出しそのレベルに応じた2仏僧号を出力
する信号レベル検出手段と、映像信号を入力しこの入力
信号を第1の信号とし、かつこの第1の信号に対して互
いに所定時間ずつ異なった遅延時間を有する第2.第3
の3つの信号を出力する第1の遅延手段と、前記第1の
信号に対し前記第1の遅延手段の遅延時間とけ異なった
遅延時間を有する第4.第5の信号を出力する第2の遅
延手段と、前記信号レベル検出手段からの2仏僧号の出
力が一方の値のとき前記第1.第2.第3の信号をそれ
ぞれ出力し、前記2仏僧号の出力レベルが他方の値のと
き前記第1.第4.第5の信号を出力する信号供給手段
と、仁の信号供給手段から出力される前記第1.第2.
第3の信号又は前記肌1.饋4.旭5の信号を人力1」
品刊濱菫を行い、前記第1の信号レベルと第3の信号レ
ベルとが同等で第2の信号レベルのみが異なっていると
き、あるいは前記第1の信号レベルと第5の信号レベル
とが同等で第4の信号レベルのみが異なっている時、前
記第2又は第4の信号を前記第1、第3またけ第1.第
5の信号と同等レベルの信号として出力する論理手段と
を具備したことを特徴とするノイズ軽減回路。
(1) Signal level detection means that detects the signal level in the process of being input and processed in an image processing device and outputs two Buddhist monk names according to the detected level, and a signal level detection means that inputs a video signal and converts this input signal into a first signal. and a second signal having delay times different from each other by a predetermined time with respect to the first signal. Third
a first delay means for outputting three signals, and a fourth delay means having a delay time different from the delay time of the first delay means for the first signal. When the second delay means for outputting the fifth signal and the output of the two Buddhist monks from the signal level detection means have one value, the first. Second. A third signal is outputted respectively, and when the output level of the two Buddhist priesthoods is the other value, the first signal. 4th. a signal supply means for outputting a fifth signal; and a signal supply means for outputting a fifth signal; Second.
Third signal or the skin 1. Food 4. Asahi 5 signal with 1 human power”
When the first signal level and the third signal level are equal and only the second signal level is different, or when the first signal level and the fifth signal level are When the second or fourth signal is equal and differs only in the fourth signal level, the second or fourth signal is straddled between the first and third signals. A noise reduction circuit comprising logic means for outputting a signal at the same level as the fifth signal.
(2)前記信号レベル検出手段は、入力電界強度に検出
しその強度が所定の電界強度よりも高いか低いかに応じ
て2仏僧号を出力する麺、界強度検出回路にて構成され
ることを特徴とする特許請求の範囲第1項記載のノイズ
軽減回路。
(2) The signal level detection means is constituted by a field strength detection circuit that detects the input electric field strength and outputs the two Buddha monk names depending on whether the strength is higher or lower than a predetermined electric field strength. A noise reduction circuit according to claim 1, characterized in that:
(3)前記信号レベル検出手段は、同期信号期間のビデ
オ信号を抽出しこの期間中に含まれる又波成分が所定の
レベルよシも高いか低いかに応じて2仏僧号を出力する
回路にて構成はれること?:%徴とする特許請求の範囲
第1項記載のノイズ軽減回路。
(3) The signal level detection means is a circuit that extracts the video signal during the synchronization signal period and outputs the two Buddhist monk names depending on whether the wave components included in this period are higher or lower than a predetermined level. Is it possible to configure it? : The noise reduction circuit according to claim 1, wherein the noise reduction circuit is expressed as a percentage.
JP14547283A 1983-08-09 1983-08-09 Noise reduction circuit Expired - Lifetime JP2538544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14547283A JP2538544B2 (en) 1983-08-09 1983-08-09 Noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14547283A JP2538544B2 (en) 1983-08-09 1983-08-09 Noise reduction circuit

Publications (2)

Publication Number Publication Date
JPS6037885A true JPS6037885A (en) 1985-02-27
JP2538544B2 JP2538544B2 (en) 1996-09-25

Family

ID=15386033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14547283A Expired - Lifetime JP2538544B2 (en) 1983-08-09 1983-08-09 Noise reduction circuit

Country Status (1)

Country Link
JP (1) JP2538544B2 (en)

Also Published As

Publication number Publication date
JP2538544B2 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
JPH0686103A (en) Circuit for removal of noise in image signal
RU2115260C1 (en) Device for elimination of horizontal and vertical components of carrier and rolling side bands of scanned video signal
KR0135767B1 (en) Hanging dot reduction arrangement
KR950003035B1 (en) Apparatus and method for emphasizing image transition portion
KR0160529B1 (en) Video motion detector circuit with full band response except for diagonal spatial frequencies
JP2853298B2 (en) Television signal processor
EP0487186B1 (en) Motion signal detecting circuit
JPS6037885A (en) Noise reducing circuit
KR960004134B1 (en) Impulse noise reducing method and apparatus
JP2951443B2 (en) Motion signal detection circuit
KR0129528B1 (en) Signal combining circuitry
JP2580891B2 (en) Scan line interpolation circuit
JPH08102872A (en) Noise reducing device
JPH09312788A (en) Noise reduction circuit
JPS60208176A (en) Noise reduction circuit
JPS60254986A (en) Decoder of color television signal
JPS60208175A (en) Noise reduction circuit
EP1336298A1 (en) Video signal processing
JPH0691414B2 (en) Noise reduction circuit
JP2597965B2 (en) Noise reduction circuit
JPH0646294A (en) Contour correction device
JP2784806B2 (en) Motion area detection circuit
KR930011842B1 (en) Low band filter circuit of muse system
JPS59181782A (en) Noise reducing circuit
JPH0294966A (en) Noise reducing circuit