JPS6036924Y2 - Horizontal oscillation frequency control circuit - Google Patents
Horizontal oscillation frequency control circuitInfo
- Publication number
- JPS6036924Y2 JPS6036924Y2 JP13038680U JP13038680U JPS6036924Y2 JP S6036924 Y2 JPS6036924 Y2 JP S6036924Y2 JP 13038680 U JP13038680 U JP 13038680U JP 13038680 U JP13038680 U JP 13038680U JP S6036924 Y2 JPS6036924 Y2 JP S6036924Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- switching
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
本考案は、テレビジョン受像機等において、その映像信
号が無くなった際に高圧回路から副次的にアンテナ等に
飛び込むスプリアスによる悪影響を無くすようにした水
平発振周波数制御回路に関する。[Detailed Description of the Invention] The present invention is a horizontal oscillation frequency control circuit that eliminates the adverse effects of spurious noise secondary to the antenna, etc. from the high voltage circuit when the video signal disappears in a television receiver, etc. Regarding.
テレビジョン受像機においては、映像信号に含まれる同
期信号と同期するような発振回路が設けである。Television receivers are equipped with an oscillation circuit that synchronizes with a synchronization signal included in a video signal.
その一つとしては、例えば、水平発振回路がある。One example is a horizontal oscillation circuit.
この回路の発振動作は以下に説明するようなものである
。The oscillation operation of this circuit is as explained below.
第1図は、テレビジョン受像機の水平発振AFC(自動
周波数制御)回路を示すブロック図である。FIG. 1 is a block diagram showing a horizontal oscillation AFC (automatic frequency control) circuit of a television receiver.
その構成は、同期分離回路1の入力端2に映像信号3が
入力されるようにしてあり、同期分離回路1は、AFC
回路(位相検波回路)4を介して水平発振回路5に接続
しである。Its configuration is such that a video signal 3 is input to an input terminal 2 of a synchronous separation circuit 1, and the synchronous separation circuit 1
It is connected to a horizontal oscillation circuit 5 via a circuit (phase detection circuit) 4.
水平発振回路5は、水平出力回路6を介してフライバッ
クトランス7の一次巻線一端に接続され、フライバック
トランス7の一次巻線他端は電源電圧Bが供給されるよ
うにしである。The horizontal oscillation circuit 5 is connected to one end of a primary winding of a flyback transformer 7 via a horizontal output circuit 6, and the other end of the primary winding of the flyback transformer 7 is supplied with a power supply voltage B.
フライバックトランス7の二次巻線一端はダイオード8
を介してブラウン管(CRT)のアノードに接続され、
他端はABL(自動輝度制限回路)に接続されている。One end of the secondary winding of the flyback transformer 7 is a diode 8
connected to the anode of a cathode ray tube (CRT) through
The other end is connected to ABL (automatic brightness limit circuit).
又、フライバックトランス7の二次巻線一端は接地され
、他端はAFC回路4に帰還接続されている。Further, one end of the secondary winding of the flyback transformer 7 is grounded, and the other end is feedback-connected to the AFC circuit 4.
以上の構成よりなるテレビジョン受像機の水平発振AF
C回路の動作を水平同期信号9及びAFC鋸歯状波(フ
ライバックパルスを積分して得られるものである)10
を示す第2図及び第3図を参照して簡単に説明する。Horizontal oscillation AF for a television receiver with the above configuration
The operation of the C circuit is controlled by the horizontal synchronizing signal 9 and the AFC sawtooth wave (obtained by integrating the flyback pulse) 10.
This will be briefly explained with reference to FIGS. 2 and 3, which show the following.
同期信号9は同期分離回路1で映像信号3から分離され
る。The synchronization signal 9 is separated from the video signal 3 by the synchronization separation circuit 1.
この分離された水平同期信号9は、フライバックパルス
を積分して作られる鋸歯状波信号10と比較され、AF
C回路4内で位相検波され、位相ずれに応じてそれを補
正するようなAFC電圧を発生る。This separated horizontal synchronization signal 9 is compared with a sawtooth signal 10 created by integrating the flyback pulse, and the AF
The phase is detected within the C circuit 4, and an AFC voltage is generated to correct the phase shift according to the phase shift.
水平発振回路5の発振周波数は、このAFC電圧によっ
て水平同期信号9に同期した発振をしている。The oscillation frequency of the horizontal oscillation circuit 5 is oscillated in synchronization with the horizontal synchronizing signal 9 by this AFC voltage.
尚、これは映像信号3が存在している場合である。Note that this is the case where the video signal 3 is present.
一方、映像信号3が無くなった場合、即ち無信号時にお
いては水平発振回路5は自らの(フリー)発振周波数で
発振することになる。On the other hand, when the video signal 3 disappears, that is, when there is no signal, the horizontal oscillation circuit 5 oscillates at its own (free) oscillation frequency.
そしてこの水平発振パルスは、水平出力回路6によって
増幅される。This horizontal oscillation pulse is then amplified by the horizontal output circuit 6.
しかしながら、この場合にあって、テレビジョン受像機
は、高電圧が供給される回路、又は水平出力回路6から
、前記フリー発振周波数と同期したスイッチングスプリ
アス(フライバックパルスの整流タイオード8やタンパ
−ダイオード等によるスイッチングスプリアス)が発生
し易くなる。However, in this case, the television receiver receives switching spurs (flyback pulse rectifier diode 8 and tamper diode) synchronized with the free oscillation frequency from the circuit to which high voltage is supplied or from the horizontal output circuit 6. (switching spurious due to etc.) becomes more likely to occur.
そしてこのスプリアスがアンテナや中間周波増幅回路の
前段に飛び込んだ場合、同期信号に近似した信号が発生
し、これが疑似同期信号として映像信号路に含まれて来
る。If this spurious component jumps into the front stage of the antenna or intermediate frequency amplification circuit, a signal similar to the synchronization signal is generated, and this signal is included in the video signal path as a pseudo synchronization signal.
この疑似同期信号は、同期分離回路1によって同期信号
として検出される。This pseudo synchronization signal is detected by the synchronization separation circuit 1 as a synchronization signal.
ところがこのようにして得らた疑似同期信号は、図示し
ない映像中間周波増幅回路の前段に設けられた表面波フ
ィルター等の位相遅れ要素によって位相遅れを有する信
号となっている。However, the pseudo synchronization signal obtained in this manner has a phase lag due to a phase lag element such as a surface wave filter provided upstream of a video intermediate frequency amplification circuit (not shown).
これを第3図の実線波形11で示している。This is shown by the solid line waveform 11 in FIG.
第3図の点線は正規の同期信号9を示し、T1.T2は
位相遅れを示している。The dotted line in FIG. 3 indicates the regular synchronization signal 9, T1. T2 indicates phase delay.
したがって、この疑似同期信号11とフリー発振による
鋸歯状波電圧10′が、AFC回路4により位相検波さ
れるとすれば、AFC回路4の検波電圧が水平発振回路
5のフリー発振周波数を瞬間的に極めて低くなるように
する(以下f)、l飛びという)。Therefore, if this pseudo synchronization signal 11 and the sawtooth wave voltage 10' caused by free oscillation are phase-detected by the AFC circuit 4, the detected voltage of the AFC circuit 4 instantaneously changes the free oscillation frequency of the horizontal oscillation circuit 5. (hereinafter referred to as "f", "l jump").
このfH飛びは、ブラウン管のアノードに異常高圧を発
生させたり、又は、高圧プロテクタ回路が誤動作する原
因となる。This fH jump causes an abnormally high voltage to be generated at the anode of the cathode ray tube, or causes the high voltage protector circuit to malfunction.
本考案は、上述した点に鑑みてなされたもので、映像信
号から分離した同期信号に応答してスイッチング動作す
る第1のトランジスタを有し、そのスイッチング動作期
間に一定の出力電圧を発生せしめる回路と、
フライバックパルスを積分して得た鋸歯状波信号を上記
出力電圧に重畳し、その出力電圧を基準にして積分用コ
ンデンサを充放電制御し、その充放電電圧を平滑してA
FC電圧を発生する手段と、
前記同期信号が正規レベルにあるときスイッチング動作
する第1のスイッチ手段と、前記フライバックパルス期
間にスイッチング動作する第2のスイッチ手段とを電圧
源と基準電位点間に直列に接続して成る直列回路と、
上記電圧源からの電圧によって充電されるコンデンサを
有し、上記第1、第2のスイッチ手段が同時にスイッチ
ング動作するときに上記直列回路を通してコンデンサの
電荷を放電させる積分回路と、
上記積分回路の出力電圧が所定レベルを越えたときにス
イッチング動作する第3のスイッチ手段を有し、この第
3のスイッチ手段のスイッチング動作にともなって前記
第1のトランジスタを同期信号が無いときでもスイッチ
ング動作せしめる手段とを具備して、異常高圧の発生等
を防止するようにした水平発振周波数制御回路を提供す
ることを目的とする。The present invention has been made in view of the above points, and includes a circuit that has a first transistor that performs a switching operation in response to a synchronization signal separated from a video signal, and that generates a constant output voltage during the switching operation period. Then, the sawtooth wave signal obtained by integrating the flyback pulse is superimposed on the above output voltage, and the integrating capacitor is charged and discharged based on the output voltage, and the charging and discharging voltage is smoothed to obtain A.
means for generating an FC voltage, a first switch means that performs a switching operation when the synchronization signal is at a normal level, and a second switch means that performs a switching operation during the flyback pulse period between a voltage source and a reference potential point. a series circuit connected in series with the voltage source, and a capacitor charged by the voltage from the voltage source, and when the first and second switching means simultaneously perform a switching operation, the charge of the capacitor is transferred through the series circuit. It has an integrating circuit for discharging, and a third switching means that performs a switching operation when the output voltage of the integrating circuit exceeds a predetermined level, and the switching operation of the third switching means causes the first transistor to switch. It is an object of the present invention to provide a horizontal oscillation frequency control circuit which is equipped with a means for performing a switching operation even when there is no synchronizing signal, and which prevents the occurrence of abnormally high voltage.
以下、本考案を第4図を参照して説明する。The present invention will be explained below with reference to FIG.
この図の構成を説明すれば、4はAFC(位相検波)回
路であり、端子12は位相反転トランジスタ13のベー
スに接続され、且つ抵抗14を介して接地しである。To explain the configuration of this figure, 4 is an AFC (phase detection) circuit, and a terminal 12 is connected to the base of a phase inverting transistor 13 and grounded via a resistor 14.
トランジスタ13のエミッタは接地され、このコレクタ
は抵抗15を介して電源給電端16に接続されるととも
に、抵抗17を介してトランジスタ18のベースに接続
されている。The emitter of transistor 13 is grounded, and its collector is connected to power supply terminal 16 via resistor 15 and to the base of transistor 18 via resistor 17.
このトランジスタ18のコレクタハ端子19に接続され
るとともに抵抗60を介して接地されている。The collector of this transistor 18 is connected to the terminal 19 and grounded via a resistor 60.
さらにエミッタは抵抗20を介して電源給電端16に接
続されるとともに、ダイオード21及び22の直列回路
を介してトランジスタ23のコレクタに接続され、且つ
ダイオード21及び24の直列回路を介してトランジス
タ23のベースに接続されている。Further, the emitter is connected to the power supply end 16 via a resistor 20, and is connected to the collector of the transistor 23 via a series circuit of diodes 21 and 22, and is connected to the collector of the transistor 23 via a series circuit of diodes 21 and 24. connected to the base.
このトランジスタ23のベースは抵抗25を介して接地
され、且つエミッタも接地されている。The base of this transistor 23 is grounded via a resistor 25, and the emitter is also grounded.
又、トランジスタ23のコレフタは、ダイオード26を
介してトランジスタ27のベースに接続されるとともに
、ダイオード28及び29の直列回路を介してトランジ
スタ30のベースに接続されている。Further, the colefter of the transistor 23 is connected to the base of a transistor 27 via a diode 26 and to the base of a transistor 30 via a series circuit of diodes 28 and 29.
トランジスタ30及び27はコンプリメンタリ続されて
いる。Transistors 30 and 27 are complementary connected.
これらのうちトランジスタ30のコレクタが抵抗31を
介して電源給電端16に接続され、トランジスタ27の
エミッタがクランプレベルVoのクランプ回路32を介
して接地されている。Among these, the collector of the transistor 30 is connected to the power supply terminal 16 via a resistor 31, and the emitter of the transistor 27 is grounded via a clamp circuit 32 having a clamp level Vo.
又トランジスタ30のコレクタには、抵抗33が接続さ
れ、その他端は、前記ダイオード28及び29の両接続
点に配設されている。A resistor 33 is connected to the collector of the transistor 30, and the other end is placed at the connection point between the diodes 28 and 29.
そして、トランジスタ30のエミッタ及びトランジスタ
27のコレクタは抵抗34を介して端子35に接続され
ている。The emitter of the transistor 30 and the collector of the transistor 27 are connected to a terminal 35 via a resistor 34.
以上の構成よりなるAFC回路4の各端子に、本考案の
特徴を威す同期信号制御回路56が接続されている。A synchronizing signal control circuit 56, which exhibits the features of the present invention, is connected to each terminal of the AFC circuit 4 having the above configuration.
即ち端子12は、抵抗36を介して第三のスイッチング
回路を構成するトランジスタ37のエミッタに接続され
ている。That is, the terminal 12 is connected via a resistor 36 to the emitter of a transistor 37 constituting a third switching circuit.
トランジスタ37のベースは、第一スイッチング回路を
構成するトランジスタ38のコレクタに接続されるとと
もに、コンデンサ39及び抵抗40の積分回路を介して
接地されている。The base of the transistor 37 is connected to the collector of the transistor 38 constituting the first switching circuit, and is also grounded via an integrating circuit including a capacitor 39 and a resistor 40.
トランジスタ37のコレクタは電源給電端16に接続さ
れている。A collector of the transistor 37 is connected to the power supply terminal 16.
端子19は、コンデンサ41及び抵抗42からなる直列
回路を介してトランジスタ38のベースに接続され、こ
のベースはコンデンサ43及び抵抗44からなる並列回
路を介して接地されている。Terminal 19 is connected to the base of transistor 38 via a series circuit consisting of capacitor 41 and resistor 42, and this base is grounded via a parallel circuit consisting of capacitor 43 and resistor 44.
一方、端子35は、ローパスフィルタ45を介して水平
発振回路5の入力端46に接続されるとともに積分コン
デンサ47を介して接地されている。On the other hand, the terminal 35 is connected to an input terminal 46 of the horizontal oscillation circuit 5 via a low-pass filter 45 and is grounded via an integrating capacitor 47.
フライバックパルスが供給される端子48は、抵抗49
を介して端子35に接続されている。The terminal 48 to which the flyback pulse is supplied is connected to a resistor 49.
It is connected to the terminal 35 via.
又端子46は、積分コンデンサ50を介して接地され、
且つ調整抵抗51を介して電源給電端16に接続されて
いる。Further, the terminal 46 is grounded via an integrating capacitor 50,
It is also connected to the power supply end 16 via an adjustment resistor 51 .
第ニスイツチング回路を構成するトランジスタ52のベ
ースは、抵抗53を介して前記端子48に接続されると
ともに、抵抗54を介して接地されている。The base of the transistor 52 constituting the second switching circuit is connected to the terminal 48 via a resistor 53 and grounded via a resistor 54.
又、トランジスタ38のエミッタは、トランジスタ52
のコレクタに接続され、トランジスタ38のコレクタは
抵抗55を介して電源給電端16に接続され、トランジ
スタ52のエミッタは接地されている。Further, the emitter of the transistor 38 is connected to the transistor 52.
The collector of the transistor 38 is connected to the power supply terminal 16 via a resistor 55, and the emitter of the transistor 52 is grounded.
尚、点線で示した部分が同期信号制御回路56である。Note that the portion indicated by the dotted line is the synchronization signal control circuit 56.
以上の構成からなる水平発振周波数制御回路の動作を第
2図を参照して説明する。The operation of the horizontal oscillation frequency control circuit having the above configuration will be explained with reference to FIG.
第4図において、映像信号3が入力しているときは端子
12に、水平同期信号9が入力し、水平同期期間中トラ
ンジスタ13がオン→トランジスタ18がオン→トラン
ジスタ23がオフ→トランジスタ30がオン、トランジ
スタ27がオンとなる。In FIG. 4, when the video signal 3 is input, the horizontal synchronization signal 9 is input to the terminal 12, and during the horizontal synchronization period, the transistor 13 is on → the transistor 18 is on → the transistor 23 is off → the transistor 30 is on , the transistor 27 is turned on.
トランジスタ27がオンする期間端子35のAFC回路
4の検波電圧は、クランプ回路32のクランプレベルV
oと略同じ電圧となる。The detection voltage of the AFC circuit 4 at the terminal 35 during which the transistor 27 is turned on is equal to the clamp level V of the clamp circuit 32.
The voltage is approximately the same as o.
次に、前記水平同期期間中フライバックパルスが抵抗4
9及びコンデンサ47で成るフィルタによって積分され
る。Then, during the horizontal synchronization period, the flyback pulse is applied to the resistor 4.
9 and a capacitor 47.
この積分された波形はAFC鋸歯状波電圧10となり、
AFC回路4の出力端35に供給される。This integrated waveform becomes the AFC sawtooth wave voltage 10,
The signal is supplied to the output terminal 35 of the AFC circuit 4.
このため、前記したクランプレベルVoに、このAFC
鋸歯状波電圧10が重畳される。Therefore, this AFC
A sawtooth voltage 10 is superimposed.
そして上記クランプレベルVoを基準にして積分用コン
デンサ47を充放電制御する。Then, charging and discharging of the integrating capacitor 47 is controlled based on the clamp level Vo.
そしてコンデンサ47の電圧は、ローパスフィルタ45
“によって平滑され両者の位相差に応じAFC電圧を発
生する。The voltage of the capacitor 47 is then applied to the low-pass filter 45.
AFC voltage is generated according to the phase difference between the two.
このAFC電圧は、水平発振回路5に入力されてその発
振周波数を一定に制御するものである。This AFC voltage is input to the horizontal oscillation circuit 5 and controls its oscillation frequency to be constant.
次に同期信号制御回路56について、これを水平同期信
号9が存在している場合と、存在していない場合に分け
て説明する。Next, the synchronization signal control circuit 56 will be explained separately for cases in which the horizontal synchronization signal 9 is present and cases in which it is not present.
水平同期信号9のある場合、第一スイッチング回路を構
成するトランジスタ38は、ベースに水平同期信号9が
入力されるため、水平同期パルス期間中オンとなる。When the horizontal synchronization signal 9 is present, the transistor 38 constituting the first switching circuit is turned on during the horizontal synchronization pulse period because the horizontal synchronization signal 9 is input to the base.
又、第ニスイツチング回路を構成するトランジスタ52
は、ベースにフライバックパルスが入力されるため、そ
の期間中にトランジスタ52はオンする。Further, a transistor 52 constituting the second switching circuit
Since a flyback pulse is input to the base, the transistor 52 is turned on during that period.
同期パルス期間は、フライバックパルス期間より短かい
ため、水平同期パルス期間に両トランジスタ38.52
は同時にオンとなる。Since the synchronization pulse period is shorter than the flyback pulse period, both transistors 38.52
turns on at the same time.
これによって積分回路を構成するコンデンサ39の電荷
は放電し、トランジスタ37のベース電圧が抵下する。As a result, the charge in the capacitor 39 constituting the integrating circuit is discharged, and the base voltage of the transistor 37 decreases.
コンデンサ39はトランジスタ38.52の少なくとも
一方がオフの間、抵抗55を介して充電されるためトラ
ンジスタ37のベースには鋸歯状波の電圧が生じること
になる。Since the capacitor 39 is charged through the resistor 55 while at least one of the transistors 38 and 52 is off, a sawtooth wave voltage is generated at the base of the transistor 37.
この鋸歯状波電圧の平均直流レベルを■BLとすると、
このときトランジスタ37はオフとなっている。If the average DC level of this sawtooth voltage is BL, then
At this time, transistor 37 is off.
次に、水平同期信号のないときは、前述したフリー発振
周波数によるフライバックパルスによって、トランジス
タ52がオンする。Next, when there is no horizontal synchronization signal, the transistor 52 is turned on by the flyback pulse at the free oscillation frequency described above.
ところが、トランジスタ38は、水平同期パルスが入力
されないため、オフ状態を維持する。However, since the horizontal synchronization pulse is not input to the transistor 38, the transistor 38 maintains an off state.
このため、トランジスタ37のベース電位は略電源給電
端16の電圧を抵抗55と40で分圧した電位となり、
コンデンサ39はその電位に充電されたままである。Therefore, the base potential of the transistor 37 is approximately equal to the potential obtained by dividing the voltage at the power supply terminal 16 by the resistors 55 and 40.
Capacitor 39 remains charged to that potential.
この平均直流レベルをV B Hとする。Let this average DC level be V B H.
さて、トランジスタ37がオンするスレシホールドレベ
ルをVBOとし、抵抗55、コンデンサ39、抵抗40
及び抵抗36の値を前述した電位の関係がV B L
< V B O< V B Hとなるように設定すれば
、トランジスタ37をオン・オフ動作するようにできる
。Now, the threshold level at which the transistor 37 turns on is VBO, and the resistor 55, capacitor 39, and resistor 40
The above-mentioned potential relationship between the value of the resistor 36 and the value of the resistor 36 is VBL
By setting <VBO<VBH, the transistor 37 can be turned on and off.
即ち、水平同期信号9のあるときには、トランジスタ3
7をオフ状態に維持し、水平発振回路5及びAFC回路
4は通常の動作をすることができる。That is, when the horizontal synchronizing signal 9 is present, the transistor 3
7 is maintained in an off state, and the horizontal oscillation circuit 5 and AFC circuit 4 can operate normally.
そして、水平同期信号9のないときには(無信号時)、
トランジスタ37がオンするため、トランジスタ13の
ベース電位が抵抗36によって定まる所定のレベルに保
持される。Then, when there is no horizontal synchronization signal 9 (no signal),
Since the transistor 37 is turned on, the base potential of the transistor 13 is held at a predetermined level determined by the resistor 36.
これによって、トランジスタ13はオンして前記疑似同
期信号がAFC回路4等に入力されても出力端子35に
は一定のレベルの出力が得られる。As a result, even if the transistor 13 is turned on and the pseudo synchronization signal is input to the AFC circuit 4 or the like, an output at a constant level is obtained at the output terminal 35.
つまり水平同期信号9のないときには、AF′C回路4
の端子35の検波電圧の直流レベルは、常時、クランプ
回路32のクランプレベル■○にクランプされ、水平発
振回路5の出力は、一定周波数でしかも一定レベルのフ
リー発振周波数で発振することとなる。In other words, when there is no horizontal synchronizing signal 9, the AF'C circuit 4
The DC level of the detected voltage at the terminal 35 is always clamped to the clamp level ■○ of the clamp circuit 32, and the output of the horizontal oscillation circuit 5 oscillates at a constant frequency and a free oscillation frequency at a constant level.
以上が本考案の同期信号制御回路56の動作である。The above is the operation of the synchronization signal control circuit 56 of the present invention.
このように、映像信号が無くなった場合、テレビジョン
受像機にあっては、AFC回路4の出力電圧を一定にす
ることにより、水平発振回路5のフリー発振周波数を定
める直流レベルを一定にすることができる。In this way, when the video signal disappears, in the television receiver, by keeping the output voltage of the AFC circuit 4 constant, the DC level that determines the free oscillation frequency of the horizontal oscillation circuit 5 can be kept constant. I can do it.
このため、水平出力回路6からフライバックパルスの整
流グイオート等のスイッチング作用によるスプリアスが
アンテナ等に入力され、疑似同期信号として水平発振A
FC回路に供給されてもAF″C回路4の検波電圧が異
常な値となることがなく、水平発振周波数の“4fH飛
び“による異常高圧を発生することがないものである。Therefore, spurious signals due to switching effects such as rectification of the flyback pulse from the horizontal output circuit 6 are input to the antenna, etc., and the horizontal oscillation A is generated as a pseudo synchronization signal.
Even if it is supplied to the FC circuit, the detected voltage of the AF''C circuit 4 will not take an abnormal value, and an abnormally high voltage will not be generated due to a "4fH jump" in the horizontal oscillation frequency.
以上述べたように本考案によれば、同期信号とフライバ
ックパルスとによって導通するスイッチ手段を設け、同
期信号が検出されない場合には、発振周波数を制御する
AFC回路の検波電圧の直流レベルを一定に保持するこ
とができ、従来のように異常発振を生じることもなく、
異常高圧の発生もないという効果がある。As described above, according to the present invention, a switch means is provided that conducts by the synchronization signal and the flyback pulse, and when the synchronization signal is not detected, the DC level of the detected voltage of the AFC circuit that controls the oscillation frequency is kept constant. can be maintained, and does not cause abnormal oscillation like conventional
This has the effect of not generating abnormally high pressure.
第1図は水平発振AFC回路を示すブロック図、第2図
は水平同期信号及びAFC鋸歯状波を示す波形図、第3
図は疑似同期信号及びフリーAFC鋸歯状波を示す波形
図、第4図は本考案に係る水平発振周波数制御回路を示
す回路図である。
37.38.52・・・・・・トランジスタ、36,4
0、 42.44. 53.55・・・・・・抵抗、3
9,43.41・・・・・・コンデンサ、56・・・・
・・同期信号制御回路。Figure 1 is a block diagram showing the horizontal oscillation AFC circuit, Figure 2 is a waveform diagram showing the horizontal synchronization signal and AFC sawtooth wave, and Figure 3 is a waveform diagram showing the horizontal sync signal and AFC sawtooth wave.
The figure is a waveform diagram showing a pseudo synchronization signal and a free AFC sawtooth wave, and FIG. 4 is a circuit diagram showing a horizontal oscillation frequency control circuit according to the present invention. 37.38.52...Transistor, 36,4
0, 42.44. 53.55・・・Resistance, 3
9,43.41... Capacitor, 56...
...Synchronization signal control circuit.
Claims (1)
動作する第1のトランジスタを有し、そのスイッチング
期間に一定の出力電圧を発生せしめる回路と、 フライバックパルスを積分して得た鋸歯状波信号を上記
出力電圧に重畳し、その出力電圧を基準にして積分用コ
ンデンサを充放電制御し、その充放電電圧を平滑してA
FC電圧を発生する手段と、 前記同期信号が正規レベルにあるときスイッチング動作
する第1のスイッチ手段と、前記フライバックパルス期
間スイッチング動作する第2のスイッチング手段とを電
圧源と基準電位点間に直列して接続して成る直列回路と
、 上記電圧源からの電圧によって充電されるコンデンサを
有し、上記第1、第2のスイッチ手段が同時にスイッチ
ング動作するときに上記直列回路を通してコンデンサの
電荷を放電させる積分回路と、 上記積分回路の出力電圧が所定レベルを越えたときにス
イッチング動作する第3のスイッチ手段を有腰この第3
のスイッチ手段のスイッチング動作にともなって前記第
1のトランジスタを同期信号が無いときでもスイッチン
グ動作せしめる手段とを具備して成る水平発振周波数制
御回路。[Claims for Utility Model Registration] A circuit that has a first transistor that performs a switching operation in response to a synchronization signal separated from a video signal and generates a constant output voltage during the switching period, and a circuit that integrates a flyback pulse. The sawtooth wave signal obtained by the above output voltage is superimposed on the output voltage, the integration capacitor is controlled to charge and discharge based on the output voltage, and the charging and discharging voltage is smoothed to obtain A.
A means for generating an FC voltage, a first switching means that performs a switching operation when the synchronization signal is at a normal level, and a second switching means that performs a switching operation during the flyback pulse are connected between a voltage source and a reference potential point. It has a series circuit connected in series, and a capacitor charged by the voltage from the voltage source, and when the first and second switching means switch simultaneously, the charge of the capacitor is transferred through the series circuit. an integrating circuit for discharging; and a third switch means that performs a switching operation when the output voltage of the integrating circuit exceeds a predetermined level.
a horizontal oscillation frequency control circuit comprising means for causing the first transistor to perform a switching operation even in the absence of a synchronization signal in accordance with the switching operation of the switching means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13038680U JPS6036924Y2 (en) | 1980-09-16 | 1980-09-16 | Horizontal oscillation frequency control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13038680U JPS6036924Y2 (en) | 1980-09-16 | 1980-09-16 | Horizontal oscillation frequency control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5753765U JPS5753765U (en) | 1982-03-29 |
JPS6036924Y2 true JPS6036924Y2 (en) | 1985-11-01 |
Family
ID=29490706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13038680U Expired JPS6036924Y2 (en) | 1980-09-16 | 1980-09-16 | Horizontal oscillation frequency control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6036924Y2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117701U (en) * | 1983-01-28 | 1984-08-08 | 新日本製鐵株式会社 | Panel mounting structure for external walls in prefabricated buildings |
JPS60144655U (en) * | 1984-03-03 | 1985-09-25 | 鶴見コンクリ−ト株式会社 | underground storage |
JPH0513792Y2 (en) * | 1985-12-27 | 1993-04-13 |
-
1980
- 1980-09-16 JP JP13038680U patent/JPS6036924Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5753765U (en) | 1982-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4292654A (en) | Deflection system and switched-mode power supply using a common ramp generator | |
CA1185357A (en) | Dual mode horizontal deflection circuit | |
KR100240806B1 (en) | Television sync. and phase detector disable circuit | |
JPS6036924Y2 (en) | Horizontal oscillation frequency control circuit | |
JPS6046912B2 (en) | television receiver | |
US3936115A (en) | Start-up circuit for a deflection system | |
US4047223A (en) | Frequency scanning automatic phase control system | |
EP0253402B1 (en) | Sync detection circuit | |
US4882624A (en) | Synchronizing signal separation circuit for a television receiver | |
JPS5910106B2 (en) | Sawtooth voltage generation circuit | |
US5754015A (en) | Horizontal deflection circuit for multiscan type display devices | |
US5039955A (en) | Circuit for generating a stable control signal | |
US4384305A (en) | Circuit arrangement for generating a synchronizable sawtooth voltage | |
US5003391A (en) | Circuitry for processing a synchronizing signal | |
JPS5851675A (en) | Agc circuit | |
JPS6036923Y2 (en) | horizontal oscillation circuit | |
US4155049A (en) | Automatic frequency control circuit for television horizontal oscillator | |
KR880000906B1 (en) | Scr requlator control circuit | |
JPS6111507B2 (en) | ||
JPS6017277B2 (en) | television receiver | |
JPS62293Y2 (en) | ||
KR0158447B1 (en) | Horizontal deflection circuit | |
KR820000207B1 (en) | Horizontal deflection circuit with timing corection | |
JPH071892Y2 (en) | Keyed AGC circuit | |
JPS5834845Y2 (en) | tv jiyeonji yuzouki |