JPS603671B2 - High-speed local parallel processing device for grayscale images - Google Patents

High-speed local parallel processing device for grayscale images

Info

Publication number
JPS603671B2
JPS603671B2 JP3381576A JP3381576A JPS603671B2 JP S603671 B2 JPS603671 B2 JP S603671B2 JP 3381576 A JP3381576 A JP 3381576A JP 3381576 A JP3381576 A JP 3381576A JP S603671 B2 JPS603671 B2 JP S603671B2
Authority
JP
Japan
Prior art keywords
layer
module
output
arithmetic
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3381576A
Other languages
Japanese (ja)
Other versions
JPS52117034A (en
Inventor
憲男 藤井
憲慶 橋本
厚 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP3381576A priority Critical patent/JPS603671B2/en
Publication of JPS52117034A publication Critical patent/JPS52117034A/en
Publication of JPS603671B2 publication Critical patent/JPS603671B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Description

【発明の詳細な説明】 本発明は与えられた画像情報を、新らしい画像情報に変
換する為の装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for converting given image information into new image information.

一般に画像入力装置から得られる画像情報は、白黒の2
値のみならず、中間調も含んだ濃淡画像に関するもので
ある。
Generally, image information obtained from an image input device is black and white.
It relates to grayscale images that include not only values but also intermediate tones.

この画像情報は数値的に特徴量を計量し、計算、判断さ
れる前に、雑音の消去、輪郭部の抽出、ある閥値での2
値化等の処理を受け、必要とされる新らしい画像情報に
変換されなければならない。この為に従来実施されてい
る手段としては{1’汎用電子計算機による、‘2}マ
イクロプログラム制御のマイクロプロセッサを用い、必
要に応じてマイクロプログラムを切り換える、糊各処理
に対応したハードウェアをそれぞれ用意し、必要に応じ
て切り換える、等があった。
This image information is used to numerically measure feature quantities, and before being calculated and judged, noise is removed, contours are extracted, and 2
It must be converted into the required new image information through processing such as digitization. Conventionally used means for this purpose are: (1) using a general-purpose computer, (2) using a microprocessor under microprogram control, switching the microprogram as necessary, and installing hardware corresponding to each process. They prepared them and changed them as needed.

しかしながら、これらの手段は、電子計算機に蕗大なメ
モリを必要としたり(○比ついて)、処理命令の読み出
し、実効等のために処理時間が長くかかりすぎたり(【
11、{21について)ハードウエアが極めて大規模に
なる(■について)等の欠点を有していた。本発明の目
的は、画像入力装置から得られる画像情報を情報圧縮し
、新らしい画像情報へ遠かにかつ経済的に得る手段とし
ての処理装置の提供にある。
However, these methods require a huge amount of memory in the computer (compared to
11, {Regarding 21) It had drawbacks such as the hardware being extremely large-scale (Regarding ■). An object of the present invention is to provide a processing device as a means for compressing image information obtained from an image input device and obtaining new image information remotely and economically.

以下本発明を図面に基づいて説明する。The present invention will be explained below based on the drawings.

第1図は画面内を画素に分割した時、変換されるべき中
央画素1とその8近傍画素A,B,C,D,E,F,G
,日から成る小領域を示したものである。
Figure 1 shows the central pixel 1 to be converted and its 8 neighboring pixels A, B, C, D, E, F, G when the screen is divided into pixels.
, a small region consisting of days.

画面が正方格子点で構成されている場合、等万性を考慮
した最小の領域は、中央画素と8近傍画素より成る3×
3領域となることがわかっているので、本発明は3×3
領域を小領域として扱う。以下第1図に示した様に、変
換されるべき中央画素を1で示し、その8近傍画素を順
次A,B,C,D,E,F,G,日で示すものとする。
又各画素の濃度情報は画素表示に対応した小文字(a、
b、c、d、e、f、g、h、i変換された画素はダッ
シュをつけて区別するものとする。第2図は、本発明の
処理回路構成を示した実施例である。
If the screen is made up of square grid points, the minimum area considering isomerism is 3× consisting of the central pixel and 8 neighboring pixels.
Since it is known that there will be 3 areas, the present invention
Treat the region as a small region. Hereinafter, as shown in FIG. 1, the central pixel to be converted is indicated by 1, and its eight neighboring pixels are indicated by A, B, C, D, E, F, G, and day in sequence.
In addition, the density information of each pixel is indicated by a lowercase letter (a,
b, c, d, e, f, g, h, i converted pixels are distinguished by adding a dash. FIG. 2 is an embodiment showing a processing circuit configuration of the present invention.

端子イ〜川まこの回路の入力端子であり、リ端子には中
央画素1の濃度情報iが、イ〜チ端子には、8近傍画素
A〜日の濃度情報a〜hが順次入力される。
Terminals I to Mako Kawa are input terminals of the circuit; density information i of the central pixel 1 is sequentially input to the terminals I, and density information a to h of 8 neighboring pixels A to day are sequentially input to the terminals I to H. .

データセレクタ1〜8は2つの入力端子を持ち、2つの
入力のどちらかを外部からの指令により選択して出力す
る。この外部からの指命は第3図で図示したようにセレ
クタ1の外付端子uから入力される。各データセレクタ
の2入力は表1の関係になっている。表1 第1層演算モジュール11〜18は8コの2入力1出力
の同型の演算モジュールから構成される。
Data selectors 1 to 8 have two input terminals, and select and output one of the two inputs according to an external command. This external instruction is inputted from the external terminal u of the selector 1 as shown in FIG. The two inputs of each data selector have the relationship shown in Table 1. Table 1 The first layer arithmetic modules 11 to 18 are composed of eight two-input, one-output arithmetic modules of the same type.

各演算モジュール11〜18の入力は表2に示した関係
になっており、各演算モジュール11〜18は2入力間
で外部から指定された演算を実行し結果を出力する。そ
れら演算モジュール11〜18の一つを演算モジュール
11を例にとり、第3図によって詳細に説明する。演算
モジュール11はセレクタ1の出力と画素Aからの画像
情報aを入力とし、2入力の間で基本演算(表3に示す
)を行う、例えばTI社のSN74SI81Nで作られ
る基本演算回路61と基本演算結果の2の桶数、基本演
算結果の絶対値をそれぞれ演算出力する、例えばTI社
のSN7の87NとSN7428がで作られる第1モデ
ィファイャー71より構成される。そして基本演算回路
61と第1モディファイャー71の各演算機能は、端子
uから入力される制御信号により指定される。表2第1
層演算モジュールの各演算モジ ュ−ルとその入力 表3 演算モジュールの2つの入力をx、yとした時の演算機
能ff=x、f=y、f=x十y、f=x−y、f=×
−y−1第2層演算モジュール21〜24は4コの2入
力1出力の同型の演算モジュールから構成される。
The inputs of each arithmetic module 11-18 have the relationships shown in Table 2, and each arithmetic module 11-18 executes an externally specified arithmetic operation between two inputs and outputs the result. One of the arithmetic modules 11 to 18 will be explained in detail with reference to FIG. 3, taking the arithmetic module 11 as an example. The calculation module 11 inputs the output of the selector 1 and the image information a from the pixel A, and performs basic calculations (shown in Table 3) between the two inputs. It is composed of a first modifier 71 made of, for example, TI's SN7 87N and SN7428, which respectively calculate and output the number of 2 buckets of the calculation result and the absolute value of the basic calculation result. Each calculation function of the basic calculation circuit 61 and the first modifier 71 is designated by a control signal input from the terminal u. Table 2 1st
Each calculation module of the layer calculation module and its input table 3 Calculation functions when the two inputs of the calculation module are x and y ff = x, f = y, f = x + y, f = x - y, f=×
-y-1 The second layer arithmetic modules 21 to 24 are composed of four 2-input, 1-output arithmetic modules of the same type.

各演算モジュール21〜24の入力は表4に示した関係
になっており、各演算モジュール21〜24は2入力間
で外部から指示された演算を実行し結果を出力する。そ
れら演算モジュール21〜24の一つを演算モジュール
21を例にとり、第4図によって詳細に説明する。演算
モジュール21は、第1層演算モジュールの演算モジュ
ール11,18の出力をそれぞれ入力とし、2入力の間
で基本演算(表3に示す)を行う基本演算回路61と、
2入力のうち、大なる方又は小なる方の選択及び外部か
ら任意に常数を設定できるラッチ25の内容をそのまま
出力する等の演算を行なう、例えばTI社のSN74S
I5洲で作られる第2モディファイャー81より構成さ
れる。そして基本演算回路61と第2モディファイャー
81の各演算機能は端子uから入力される制御信号によ
り指定される。表4 なお第2図で示したように、演算モジュール21,23
に設けたラッチ25と、演算モジュール22,24に設
けたラツチ26はそれぞれ独立の常数を設定できる。
The inputs of each arithmetic module 21-24 have the relationships shown in Table 4, and each arithmetic module 21-24 executes an externally instructed arithmetic operation between two inputs and outputs the result. One of the calculation modules 21 to 24 will be explained in detail with reference to FIG. 4, taking the calculation module 21 as an example. The calculation module 21 receives the outputs of the calculation modules 11 and 18 of the first layer calculation module as inputs, and includes a basic calculation circuit 61 that performs basic calculations (shown in Table 3) between the two inputs;
For example, TI's SN74S performs calculations such as selecting the larger or smaller of two inputs and outputting the contents of the latch 25, which can arbitrarily set a constant from the outside.
It consists of a second modifier 81 made in I5. Each calculation function of the basic calculation circuit 61 and the second modifier 81 is specified by a control signal input from the terminal u. Table 4 As shown in Figure 2, the calculation modules 21, 23
The latch 25 provided in the calculation module 22 and the latch 26 provided in the calculation modules 22 and 24 can each have independent constants set.

第3層演算モジュール31,32は2コの2入力1出力
の同型の演算モジュールから構成される。
The third layer arithmetic modules 31 and 32 are composed of two 2-input, 1-output arithmetic modules of the same type.

各演算モジュール31,32の入力は表5の関係になっ
ており、各演算モジュール31,32は2入力間で外部
から指定された演算を実行し結果を出力する。それら演
算モジュール31,32の一つを演算モジュール31を
例にとり、第5図によって詳細に説明する。演算モジュ
ール31は第2層演算モジュールの演算モジュール22
,24の出力をそれぞれ入力とし、2入力の間で基本演
算(表3に示す)を行う基本演算回路61と基本演算結
果の絶対値、2入力のうちの大なる方又は小なる方の選
択等の演算を行なう例えばSN7凪87N、SN742
欧州、SN7準157Nで作られる第3モディフアィャ
−91より構成される。
The inputs of each arithmetic module 31, 32 have the relationship shown in Table 5, and each arithmetic module 31, 32 executes an externally specified arithmetic operation between two inputs and outputs the result. One of the calculation modules 31 and 32 will be explained in detail with reference to FIG. 5, taking the calculation module 31 as an example. The calculation module 31 is the calculation module 22 of the second layer calculation module.
, 24 as inputs, and a basic calculation circuit 61 that performs basic calculations (shown in Table 3) between the two inputs, the absolute value of the basic calculation result, and selection of the larger or smaller of the two inputs. For example, SN7 Nagi87N, SN742
It consists of the third modifier 91 made in Europe, SN7 semi-157N.

そして基本演算回路61と第3モディファイャー91の
各演算機能は端子uから入力される制御信号により指定
される。表5 第4層演算モジュール41は2入力1出力の演算モジュ
ールであり、第3層演算モジュール31,32の出力を
入力とし、両入力の間の演算を外部からの指令により実
行する。
Each calculation function of the basic calculation circuit 61 and the third modifier 91 is designated by a control signal input from the terminal u. Table 5 The fourth layer arithmetic module 41 is a two-input, one-output arithmetic module, which receives the outputs of the third layer arithmetic modules 31 and 32 as input, and executes arithmetic operations between both inputs in response to instructions from the outside.

第4層演算モジュール41を第6図によって詳細に説明
する。第4層演算モジュール41は、2つの入力を持ち
、基本演算(表3に示す)を行う基本演算回路61と、
基本演算結果の絶対値、2入力のうち大なる方又は小な
る方の選択等を演算出力する例えばTI社のSN7山8
7NとSN7428洲で作られる第3モディファイヤー
91と、前記第3モディファイヤー91の出力を入力と
し、入力を2川倍(nは整数)する等の演算機能を持っ
た例えばTI社のSN7準157Nで作られる割算回路
101と、第3層演算モジュールの演算モジュール31
,32の基本演算回路のそれぞれの符号ビット出力S,
S2の符号ビットの内容を使い、設定された条件に従っ
て0又は1を出力する演算機能を持った二値化回路12
1と、割算回路101の出力か二値化回路121の出力
を選択出力する演算機能を持った例えばSN7想157
Nから作られるようなセレクタ111より構成される。
そして基本演算回路61、第3モディファイヤー91、
割算回路101、二値化回路121、セレクタ111の
各演算機能は端子uから入力される制御信号により指定
される。第5層演算モジュール51は2入力1出力の演
算モジュールであり、中央画素1と第4層演算モジュー
ル41の出力を入力とし第4層演算モジュール41の出
力をそのまま出力するか、中央画素1と比較し、大なる
方又は小なる方を選択出力する機能を持っている。
The fourth layer calculation module 41 will be explained in detail with reference to FIG. The fourth layer calculation module 41 includes a basic calculation circuit 61 that has two inputs and performs basic calculations (shown in Table 3);
For example, TI's SN7 Yama8 which calculates and outputs the absolute value of the basic calculation result, the selection of the larger or smaller of two inputs, etc.
A third modifier 91 made of 7N and SN7428, and a third modifier 91 made of SN7428, for example TI's SN7 standard, which takes the output of the third modifier 91 as input and has arithmetic functions such as multiplying the input by two rivers (n is an integer). The division circuit 101 made of 157N and the calculation module 31 of the third layer calculation module
, each sign bit output S of the 32 basic arithmetic circuits,
A binarization circuit 12 that has an arithmetic function that uses the contents of the sign bit of S2 to output 0 or 1 according to set conditions.
1, and an arithmetic function for selectively outputting either the output of the division circuit 101 or the output of the binarization circuit 121, for example, the SN7 So 157.
It is composed of a selector 111 made from N.
and a basic arithmetic circuit 61, a third modifier 91,
Each calculation function of the division circuit 101, the binarization circuit 121, and the selector 111 is designated by a control signal input from the terminal u. The fifth layer arithmetic module 51 is a two-input, one-output arithmetic module, and receives the outputs of the center pixel 1 and the fourth layer arithmetic module 41 as inputs, and outputs the output of the fourth layer arithmetic module 41 as is, or outputs the output of the fourth layer arithmetic module 41 as it is, or It has a function to compare and select and output the larger or smaller one.

より詳細には第7図に示したように、例えばSN7億1
57Nで作られるセレクタ141は中央画素1と第4層
演算モジュール41の出力を選択出力する演算機能を持
ち、一方例えばTI社のSN74S8弧で作られる比較
回路131は、中央画素1と第4層演算モジュール41
の出力を比較し、大なる方又は小なる方を選択出力する
ような信号をセレクタ141に送る演算機能を持つ。こ
れらセレクタ141と比較回路131で第5層演算モジ
ュール51を構成し、それぞれ端子uから入力される制
御信号により演算機能が指定される。このような回路構
成になっているので、入力セレクタ1〜8、各演算モジ
ュール11〜18,21〜24,31,32,41,5
1の機能及びラッチ25,26の内容を外部から各回路
の端子uを通して指定することにより、例えば表6に示
したように、演算順序、演算内容が適合するものについ
て多種のフィル夕が実現できる。
More specifically, as shown in Figure 7, for example, SN 700 million
The selector 141 made of 57N has an arithmetic function that selects and outputs the output of the center pixel 1 and the fourth layer arithmetic module 41, while the comparison circuit 131 made of, for example, TI's SN74S8 arc selects and outputs the output of the center pixel 1 and the fourth layer arithmetic module 41. Arithmetic module 41
It has an arithmetic function that compares the outputs of and sends a signal to the selector 141 to select and output the larger or smaller one. The selector 141 and the comparison circuit 131 constitute the fifth layer arithmetic module 51, and each arithmetic function is designated by a control signal input from the terminal u. With this circuit configuration, input selectors 1 to 8, each calculation module 11 to 18, 21 to 24, 31, 32, 41, 5
By specifying the function of 1 and the contents of the latches 25 and 26 from the outside through the terminal u of each circuit, it is possible to realize a wide variety of filters with regard to the operation order and contents that are compatible, as shown in Table 6, for example. .

表6 雑音除去 i′=(a+b十c十d十e十f十g十h)
/ジ輪郭抽出 i′=max(la−i l、lb−i
l、lc−il、ld−il、le−・l、lf−i
l、lg−il、lh− il) 2値化 i′=l if−》i>L,比lsl平均勾
配 i′=(la−il十lb−il十lc−il+l
d−il十le−il+!f−il十lg−il十lh
−1 l)/が ×方向差分 i′=l(a+g+h)−(c+d+e)
lY方向差分 i′=l(a+b+c)−(e+f十g
)l差 分r={l(a+b十c)−(e+f十g)l
−l(a十g+h)−(e+d+e)l}/2 ラプラシアン i′= {18i一(a+b十c+d+
e+f+g+h)}ノジ4方向ラプラシアン i′{4
i−(b十d+f+h)}/ぞレンジフイルタ i′ニ
max(a、b、C、d、e、f、g、h、i)一mi
n(a、b、c、d、e、f、g、h、i) 以下に雑音除去、輪郭抽出、2値化、X方向差分を例に
とり、第2図で示した実施例の動作を詳細に説明する。
Table 6 Noise removal i' = (a + b ten c ten d ten e ten f ten g ten h)
/ji contour extraction i'=max(la-i l, lb-i
l, lc-il, ld-il, le-・l, lf-i
l, lg-il, lh-il) Binarization i'=l if-》i>L, ratio lsl average gradient i'=(la-il 10lb-il 10lc-il+l
d-il ten le-il+! f-il ten lg-il ten lh
-1 l)/is the difference in the x direction i'=l(a+g+h)-(c+d+e)
lY direction difference i'=l(a+b+c)-(e+f×g
) l difference r = {l (a + b + c) - (e + f + g) l
-l(a0g+h)-(e+d+e)l}/2 Laplacian i'= {18i-(a+b0c+d+
e+f+g+h)} Noji 4-way Laplacian i′{4
i - (b + d + f + h)} / range filter i' max (a, b, C, d, e, f, g, h, i) - mi
n (a, b, c, d, e, f, g, h, i) The operation of the embodiment shown in Fig. 2 will be explained below, taking noise removal, contour extraction, binarization, and X-direction difference as examples. Explain in detail.

‘1’雑音除去フィル夕雑音が8函数的なものであると
仮定すれば、その雑音を含む小領域の画素について濃度
の平均をとり、これを中央画素に置き換えれば雑音の除
去された画像情報が得られる。
'1' Noise Removal Filter If we assume that the noise is an 8-function noise, we can calculate the average density of pixels in a small area containing that noise and replace it with the center pixel, which will give us the image information from which the noise has been removed. is obtained.

この場合第1層演算モジュール11〜18は全てセレク
タからではない入力をそのまま出力するように外部から
その機能が指定される。
In this case, the functions of all the first layer arithmetic modules 11 to 18 are externally designated so as to output inputs other than those from the selector as they are.

この結果、それらの出力は順にa、b、c、d、e、f
、g、hとなる。第2層演算モジュール21〜24は2
入力の和をそれぞれ出力するように外部からその機能が
指定される。この結果その出力は順にh十a、b+c、
d+e、f+gとなる。第3層演算モジュール31,3
2は2入力の和をそれぞれ出力するように外部からその
機能が指定される。この結果その出力は順にb+c+f
十g、a+h十d+eとなる。第4層演算モジュール4
1では2入力の和をとり3ビットシフトした値を出力す
るように外部からその機能が指定される。この結果その
出力は(a+b+c+d+e十f+g+h)/8となる
。第5層演算モジュール51は第4層演算モジュールの
出力をそのまま出力するように外部からその機能が指定
される。その結果第5層演算モジュール51の出力端子
には(a十b+c十d十e+f十g+h)/8なる濃度
情報が中央画素の変換されるべき新らしい値i′として
出力される。■ 輪郭線抽出フィルタ 輪郭線は物体像と背景の境界であることから濃度が急変
する部分であると考え、小領域の画素間で濃度差をとり
、この差の大きい部分をとり出せば輪郭線を示す画像情
報が得られる。
As a result, their outputs are a, b, c, d, e, f in order
, g, h. The second layer calculation modules 21 to 24 are 2
The function is specified externally to output the sum of inputs. As a result, the outputs are h0a, b+c,
d+e, f+g. Third layer calculation module 31, 3
The function of 2 is externally designated to output the sum of two inputs. As a result, the output is b + c + f
10g, a+h10d+e. 4th layer calculation module 4
1, the function is externally designated to output the sum of two inputs and a value shifted by 3 bits. As a result, the output is (a+b+c+d+e+f+g+h)/8. The function of the fifth layer arithmetic module 51 is specified from the outside so that it outputs the output of the fourth layer arithmetic module as it is. As a result, the density information (a+b+c+d+h)/8 is outputted to the output terminal of the fifth layer calculation module 51 as the new value i' of the central pixel to be converted. ■ Contour line extraction filter Considering that the contour line is the boundary between the object image and the background, it is a part where the density changes suddenly, and by calculating the density difference between pixels in a small area and extracting the part where this difference is large, the contour line can be extracted. Image information showing the image can be obtained.

セレクタ1〜8は全て中央画素1の濃度情報iを選択す
るように外部からその機能が指定される。この結果、第
1層演算モジュール11〜18の入力は順に(i、a)
、(i、b)、(i、e)、(i、d)、(i、e)、
(i、f)、(i、g)、(i、h)となる。第1層演
算モジュール11〜18は2入力の差の絶対値を出力す
るように外部からその演算機能を指定する。この結果、
その出力は順にli−al、li−bl、li−cl、
li−dl、li−el、li−fl、li−gl、l
i−hlとなる。第2層演算モジュール21〜24は2
入力を比較し、大なる方を選択出力するように外部から
その演算機能を指定する。この結果、その出力は順にm
aX(l i‐a l、l i−hl)、maX(l
i−cl、l i−bl)、max(l i−e l、
li−dl)、max(li−gl、li−fl)とな
る。第3層演算モジュール31,32は2入力を比較し
、大なる方を選択出力するように外部からその機能が指
定される。この結果その出力は順にmax(li−Cl
、lj−bl、li−gl、li−fl)maX(li
−al、li−hl、li−el、li−dl)となる
The functions of all the selectors 1 to 8 are externally specified so as to select the density information i of the center pixel 1. As a result, the inputs of the first layer calculation modules 11 to 18 are (i, a) in order.
, (i, b), (i, e), (i, d), (i, e),
(i, f), (i, g), (i, h). The first layer arithmetic modules 11 to 18 specify their arithmetic functions from the outside so as to output the absolute value of the difference between two inputs. As a result,
The outputs are li-al, li-bl, li-cl,
li-dl, li-el, li-fl, li-gl, l
It becomes i-hl. The second layer calculation modules 21 to 24 are 2
The arithmetic function is specified externally to compare the inputs and select and output the larger one. As a result, its output is m
aX(l i-a l, l i-hl), maX(l
i-cl, l i-bl), max(l i-e l,
li-dl), max(li-gl, li-fl). The function of the third layer calculation modules 31 and 32 is specified from the outside to compare two inputs and select and output the larger one. As a result, the output is max(li-Cl
, lj-bl, li-gl, li-fl) maX(li
-al, li-hl, li-el, li-dl).

第4層演算モジュール41は2入力を比較し大なる方を
選択出力するように外部からその機能が指定される。こ
の結果その出力はmax(li−al、li−bl、l
i−Cl、li−dl、li−el、li−fl、li
−gl、li−hl) となる。
The function of the fourth layer arithmetic module 41 is specified from the outside to compare two inputs and select and output the larger one. As a result, the output is max(li-al, li-bl, l
i-Cl, li-dl, li-el, li-fl, li
-gl, li-hl).

第5層演算モジュール51では第4層演算モジュール4
1の出力をそのまま出力するように外部からその機能が
指定される。その結果第5層演算モジュール51の出力
端子にはmax(li−al、li−bl、li−Cl
、li−dl、li−el、li−fl、li−gl、
li−hl) なる濃度情報が中央画素の変換されるべき新らしい値i
′として出力される。
In the fifth layer calculation module 51, the fourth layer calculation module 4
The function is specified from outside so that the output of 1 is output as is. As a result, the output terminals of the fifth layer calculation module 51 have max(li-al, li-bl, li-Cl
, li-dl, li-el, li-fl, li-gl,
li-hl) is the new value i to be converted for the central pixel.
′ is output.

さらに必要ならば、後述の2値化を実行すれば輪郭線の
みが画面にあらわれる。
Furthermore, if necessary, only the outline will appear on the screen by performing binarization, which will be described later.

8} 2値化フィル夕 別に与えた基準濃度と各画素の濃度を比較し、その結果
によって、各画素の値を1又は0で置きかえれば2値化
された画像情報が得られる。
8} Binarized image information can be obtained by comparing the density of each pixel with the reference density given for each binarization filter and replacing the value of each pixel with 1 or 0 based on the result.

セレクタ1〜8は全て中央画素1の濃度情報iを選択す
るように外部からその機能が指定される。
The functions of all the selectors 1 to 8 are externally specified so as to select the density information i of the center pixel 1.

第1層演算モジュール11〜18はセレクタ側の入力を
そのまま出力する。ラツチ25,26はあらかじめ適当
な常数12、1,02>1,)が与えられており、第2
層演算モジュールのうち、演算モジュール21,22は
ラツチ25,26の常数を出力し、演算モジュール23
,24では2入力の一方をそのまま出力するよう外部か
らその機能が指定される。この結果、第2層演算モジュ
ール21〜24の出力は順に12、1,、1、iとなる
。第3層演算モジュール31,32では2入力の差をと
るように外部からその機能が指定される。ここで演算モ
ジュール31では12−iが、演算モジュール32では
1,−iが実行され、それぞれ結果が負の場合のみ符号
ビットが1になる。第4層演算モジュール41では、第
3層演算モジュールから得られた2つの符号ビットを用
い演算モジュール31からの符号ビットが0であり、演
算モジュール32からの符号ビットが1である場合のみ
1を出力するよう外部からその演算機能が指定される。
第5層演算モジュール51では第4層演算モジュールの
出力をそのまま出力するよう外部からその演算機能が指
定される。その結果処理回路の出力端子である第5層演
算モジュールの出力端子には、中央画素の濃度iが、常
数1,、12に対し12≧i>1,の場合1、その他の
場合0が出力され、2値化フィル夕が得られる。‘4}
X方向差分第1図において、画素日から画素○の方向
を×方向と定めれば、×方向の差分は(d+h+g)と
(e+d+c)なる濃度情報の差の絶対値として与えら
れる。セレクタ1〜8は全て中央画素1以外からの濃度
情報a、b、c、d、e、f、g、hを選択するように
外部からその機能が指定される。
The first layer calculation modules 11 to 18 output the input from the selector side as is. The latches 25 and 26 are given an appropriate constant 12, 1, 02>1,) in advance, and the second
Among the layer calculation modules, calculation modules 21 and 22 output constants of latches 25 and 26, and calculation module 23 outputs constants of latches 25 and 26.
, 24, the function is externally designated to output one of the two inputs as is. As a result, the outputs of the second layer calculation modules 21 to 24 become 12, 1, 1, and i in this order. The functions of the third layer calculation modules 31 and 32 are specified from the outside so as to take the difference between two inputs. Here, the arithmetic module 31 executes 12-i, and the arithmetic module 32 executes 1, -i, and the sign bit becomes 1 only when the result is negative. The fourth layer arithmetic module 41 uses the two sign bits obtained from the third layer arithmetic module and reads 1 only when the sign bit from the arithmetic module 31 is 0 and the sign bit from the arithmetic module 32 is 1. The arithmetic function is specified externally to output.
The fifth layer arithmetic module 51 has its arithmetic function specified from the outside so that it outputs the output of the fourth layer arithmetic module as it is. As a result, the output terminal of the fifth layer arithmetic module, which is the output terminal of the processing circuit, outputs 1 if the density i of the central pixel is 12≧i>1 for constants 1, 12, and 0 otherwise. Then, a binarized filter is obtained. '4}
Difference in X Direction In FIG. 1, if the direction of pixel ○ from the pixel date is defined as the x direction, the difference in the x direction is given as the absolute value of the difference in density information (d+h+g) and (e+d+c). The functions of all selectors 1 to 8 are externally designated to select density information a, b, c, d, e, f, g, and h from pixels other than the center pixel 1.

その結果、第1層演算モジュール11〜18の入力は順
に(h、a)、(a、b)、(b、c)、(C、d)、
(d、e)、(e、f)、(g、h)となる。第1層演
算モジュールにおいて、演算モジュール11,15はそ
れぞれセレクタからではない方の入力をそのまま出力し
、演算モジュール14,18は2入力の和を出力するよ
うに外部からその演算機能を指定する。その結果演算モ
ジュール11,14,15,18の出力は順に(a)、
(c+d)、(e)、(g+h)となる。第2層演算モ
ジュールにおいて、演算モジュール21,23はそれぞ
れ2入力の和を出力するように外部からその演算機能を
指定する。その結果、演算モジュール21,23の出力
は順に(a+g+h)、(c+d+e)となる。第3層
演算モジュールにおいて、演算モジュール32は2入力
の差の絶対値を出力するように外部からその演算機能を
指定する。その結果、演算モジュール32の出力は、l
(a十g十h)−(c+d+e)lとなる。第4層演算
モジュール41は、演算モジュール32の出力をそのま
ま出力し第5層演算モジュール51は第4層演算モジュ
ール41の出力をそのまま出力するように、それぞれ外
部から演算機能を指定する。その結果第5層演算モジュ
ール51の出力端子にはl(a+g+h)−(c+d+
e)lなる濃度情報が中央画素の変換されるべき新らし
い値i′として出力される。上記4種の例では第5層演
算モジュール51は、第4層演算モジュール41の結果
をそのまま出力したのであるが、フィル夕としてレンジ
フィル夕(表6に示されている)を実行する際、この第
5層演算モジュール51によって9画素からの濃度情報
から最大値、最小値を選択する。なお、この場合は与え
られた画像データを格納してあるメモリとは別に処理し
た新らしい画像データを格納できるメモリを必要とする
As a result, the inputs of the first layer calculation modules 11 to 18 are (h, a), (a, b), (b, c), (C, d),
(d, e), (e, f), (g, h). In the first layer arithmetic module, the arithmetic modules 11 and 15 each output the input other than the selector as it is, and the arithmetic modules 14 and 18 specify their arithmetic function from the outside so as to output the sum of two inputs. As a result, the outputs of the calculation modules 11, 14, 15, 18 are (a),
(c+d), (e), (g+h). In the second layer arithmetic module, each of the arithmetic modules 21 and 23 specifies its arithmetic function from the outside so as to output the sum of two inputs. As a result, the outputs of the calculation modules 21 and 23 become (a+g+h) and (c+d+e) in this order. In the third layer arithmetic module, the arithmetic module 32 externally specifies its arithmetic function so as to output the absolute value of the difference between two inputs. As a result, the output of the calculation module 32 is l
(a0g1h)-(c+d+e)l. The calculation functions are specified from the outside so that the fourth layer calculation module 41 outputs the output of the calculation module 32 as it is, and the fifth layer calculation module 51 outputs the output of the fourth layer calculation module 41 as it is. As a result, the output terminal of the fifth layer calculation module 51 is l(a+g+h)−(c+d+
e) Intensity information l is output as the new value i' of the central pixel to be transformed. In the above four types of examples, the fifth layer calculation module 51 outputs the result of the fourth layer calculation module 41 as it is, but when executing the range filter (shown in Table 6) as the filter, The fifth layer calculation module 51 selects the maximum value and minimum value from the density information from nine pixels. In this case, in addition to the memory that stores the given image data, a memory that can store new image data that has been processed is required.

そして更に、2枚の画像の画面内で同一位置の画素間の
差をとることのできる装置が必要となる。また実際的に
は表6に示した他のフィル夕を実行する場合、与えられ
た画像データを格納するメモリと処理済の新らしい画像
データを格納できるメモリを用意しておけば、本装置の
より有効な利用がはかれる。なお、セレクタが8近傍画
素からの画像情報を選択出力する場合は、X方向差分と
Y方向差分及び差分を実行するときのみであるから、こ
れら3つのフィル夕を必要としない場合には、セレクタ
は不要である。
Furthermore, a device is required that can measure the difference between pixels at the same position within the screens of two images. In addition, in practice, when executing other filters shown in Table 6, if you prepare a memory to store the given image data and a memory to store the new processed image data, this device can be used. It can be used more effectively. Note that when the selector selects and outputs image information from 8 neighboring pixels, it is only when executing the X-direction difference, the Y-direction difference, and the difference, so if these three filters are not required, the selector is not necessary.

また、本発明において、セレクタと、各層の演算モジュ
ールの間の入、出力関係は、第2図に示した本実施例に
限定されることはなく、例えば第1層演算モジュールと
第2層演算モジュールの接続は以下のようにしても多く
のフィルタリング結果に変わりはない。つまり、第2層
演算モジュールの各演算モジュールの間で、(11,1
2)、(13,14)「(15,16)、(17,18
)のように対をつくつて、それぞれ第3層演算モジュー
ル21,22,23,24の入力としてもよい。
Furthermore, in the present invention, the input and output relationships between the selector and the calculation modules of each layer are not limited to the present embodiment shown in FIG. Even if you connect the modules as shown below, many filtering results will not change. In other words, (11, 1
2), (13, 14) “(15, 16), (17, 18
) may be formed as inputs to the third layer calculation modules 21, 22, 23, and 24, respectively.

また、本発明で最低限必要な基本演算機能は表3に示し
たが、この基本演算機能は表3のものに限定されること
はなく、各演算モジュール内の構成要素を適当に選択す
ることにより任意に選択でき、それ故表6に示したフィ
ル夕も表記のもの以外を含むことが可能となる。
Further, although the minimum necessary basic calculation functions for the present invention are shown in Table 3, these basic calculation functions are not limited to those in Table 3, and the components within each calculation module may be appropriately selected. Therefore, the filters shown in Table 6 can also include filters other than those shown.

以上述べた本発明の処理装置によれば、各処理に対応し
たハードウェアをそれぞれ用意する必要はなく、単に演
算モジュールの機能の変更と、データの通過径路の変更
のみにより各処理に対応した多種類のフィル夕が構成さ
れる。
According to the processing device of the present invention described above, there is no need to prepare hardware corresponding to each process, and by simply changing the function of the arithmetic module and the data passage route, multiple pieces of hardware corresponding to each process can be prepared. Different types of filters are configured.

また、画面内の小領域からの画像情報が連続的に出力さ
れる画像メモリにこの装置の入力が接続されていれば、
一度各演算モジュールの機能を指定することで、各画素
について情報圧縮された新らしい画像情報を処理素子中
の伝幡遅延時間のみで「次々と得ることができる。その
為汎用電子計算機、マイクロプロセッサによって演算を
行う場合に必要な、プログラムのアドレッシングと読み
出し時間、及び各画素の読み出し‘こ要するアドレッシ
ング等の時間は不要で、処理時間が極めて短縮される。
Additionally, if the input of this device is connected to an image memory that continuously outputs image information from small areas within the screen,
By once specifying the function of each calculation module, new compressed image information for each pixel can be obtained one after another using only the propagation delay time in the processing element. There is no need for the addressing and readout time of the program, which is required when performing calculations, and the addressing time required for reading each pixel, and the processing time is extremely shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は3×3領域内の各画素名を示した図、第2図は
本発明の一実施例である構成図、第3図はセレクターと
第1層演算モジュールの一つの演算モジュール11の詳
細な構成図、第4図は第2層演算モジュールの一つの演
算モジュール21の詳細な構成図、第5図は第3層演算
モジュールの一つの演算モジュール31の詳細な構成図
、第6図は第4層演算モジュール41の詳細な構成図、
第7図は第5層演算モジュール51の詳細な構成図であ
る。 〔主要部分の符号の説明〕、イ〜リ;処理回路の入力、
1〜8:セレクタ、11〜18;第1層演算モジュール
、21〜24;第2層演算モジュール、31〜32;第
3層演算モジュール、41;第4層演算モジュール、5
1;第5層演算モジュール、1:中央画素、A,B,C
,D,E,F,G,H;8近傍画素、i;画像情報。 矛1図 矛2図 うた3図 矛4図 ノ矛5図 矛6図 矛7図
FIG. 1 is a diagram showing the names of each pixel in a 3×3 area, FIG. 2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is a selector and one calculation module 11 of the first layer calculation module. 4 is a detailed configuration diagram of one calculation module 21 of the second layer calculation module, FIG. 5 is a detailed configuration diagram of one calculation module 31 of the third layer calculation module, and FIG. The figure shows a detailed configuration diagram of the fourth layer calculation module 41,
FIG. 7 is a detailed configuration diagram of the fifth layer calculation module 51. [Explanation of symbols of main parts], A to I; Input of processing circuit,
1-8: Selector, 11-18; 1st layer calculation module, 21-24; 2nd layer calculation module, 31-32; 3rd layer calculation module, 41; 4th layer calculation module, 5
1; 5th layer calculation module, 1: central pixel, A, B, C
, D, E, F, G, H: 8 neighboring pixels, i: Image information. spear 1 illustration spear 2 illustration uta 3 illustration spear 4 illustration spear 5 illustration spear 6 illustration spear 7 illustration

Claims (1)

【特許請求の範囲】 1 中央画素と8近傍画素とからの画像情報により、中
央画素を所望の新らしい画像情報に変換処理する装置に
おいて、少なくとも中央画素からの画像情報を伝達する
ことが可能な伝達手段と、一方の入力端子から前記伝達
手段の画像情報を、他方の入力端子から特定の近傍画素
の画像情報を入力し、両者の間で演算を行なう2入力1
出力の演算モジユールを各近傍画素に対応せしめて合計
8つ含む第1層演算モジユールと、該第1層演算モジユ
ールの8つの出力から構成される4つの対の一つを入力
とし演算を行なう2入力1出力の演算モジユールを各対
に対応せしめて、合計4つ含む第2層演算モジユールと
、該第2層演算モジユールの4つの出力から構成される
2つの対の一つを入力とし演算を行う2入力1出力の演
算モジユールを各対に対応せしめて合計2つ含む第3層
演算モジユールと、該第3層演算モジユールの出力同士
の演算を行なう2入力1出力の演算モジユールを含む第
4層演算モジユールと、少なくとも前記第1層演算モジ
ユールと第2層演算モジユールと第3層演算モジユール
と第4層演算モジユールとが各々含む演算モジユールの
演算機能を指定する為の制御手段と、を含むことを特徴
とする濃淡画像の高速局所並列処理装置。 2 特許請求の範囲第1項記載の処理装置において、前
記伝達手段は各近傍画素に対応した2入力1出力の8つ
のセレクタを含み、該各セレクタの一方の入力端子には
中央画素からの画像情報が、他方の入力端子には特定の
近傍画素からの画像情報が入力される如く成すと共に、
その出力端子には特定の近傍画素の隣接近傍画素を特定
の画素情報とする前記演算モジユールの一方の入力端子
に接続し、前記制御手段に、前記セレクタの2つの入力
のいずれか一方を出力せしめる如く前記セレクタの演算
機能を指定する機能を付加したことを特徴とする濃淡画
像の高速局所並列処理装置。
[Claims] 1. A device that converts a central pixel into desired new image information using image information from the central pixel and eight neighboring pixels, capable of transmitting at least image information from the central pixel. A transmission means, and a two-input device that inputs image information of the transmission means from one input terminal and inputs image information of a specific neighboring pixel from the other input terminal, and performs an operation between the two.
A first layer arithmetic module including a total of eight output arithmetic modules corresponding to each neighboring pixel, and one of four pairs consisting of eight outputs of the first layer arithmetic module is used as an input to perform arithmetic operations. A computation module with one input and one output is associated with each pair, and a computation is performed using one of the two pairs as input, which consists of a second-layer computation module containing four in total, and four outputs of the second-layer computation module. a third layer calculation module that includes a total of two 2-input 1-output calculation modules that correspond to each pair; and a fourth layer that includes a 2-input 1-output calculation module that performs calculations between the outputs of the third-layer calculation modules. a layer calculation module; and a control means for specifying the calculation function of the calculation module included in at least the first layer calculation module, the second layer calculation module, the third layer calculation module, and the fourth layer calculation module, respectively. A high-speed local parallel processing device for gray scale images. 2. In the processing device according to claim 1, the transmission means includes eight selectors with two inputs and one output corresponding to each neighboring pixel, and one input terminal of each selector receives an image from the central pixel. The information is configured such that image information from a specific neighboring pixel is input to the other input terminal, and
The output terminal is connected to one input terminal of the arithmetic module that uses a pixel adjacent to a specific neighboring pixel as specific pixel information, and causes the control means to output one of the two inputs of the selector. 1. A high-speed local parallel processing device for grayscale images, characterized in that a function for specifying an arithmetic function of the selector is added.
JP3381576A 1976-03-27 1976-03-27 High-speed local parallel processing device for grayscale images Expired JPS603671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3381576A JPS603671B2 (en) 1976-03-27 1976-03-27 High-speed local parallel processing device for grayscale images

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3381576A JPS603671B2 (en) 1976-03-27 1976-03-27 High-speed local parallel processing device for grayscale images

Publications (2)

Publication Number Publication Date
JPS52117034A JPS52117034A (en) 1977-10-01
JPS603671B2 true JPS603671B2 (en) 1985-01-30

Family

ID=12396965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3381576A Expired JPS603671B2 (en) 1976-03-27 1976-03-27 High-speed local parallel processing device for grayscale images

Country Status (1)

Country Link
JP (1) JPS603671B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186178U (en) * 1985-05-13 1986-11-20

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247785A (en) * 1985-08-27 1987-03-02 Hamamatsu Photonics Kk Adjacent image processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186178U (en) * 1985-05-13 1986-11-20

Also Published As

Publication number Publication date
JPS52117034A (en) 1977-10-01

Similar Documents

Publication Publication Date Title
CN100474775C (en) Finite impulse response filter method and apparatus
JPH0315793B2 (en)
CN103208094B (en) For the method and system to image applications wave filter
JPS603671B2 (en) High-speed local parallel processing device for grayscale images
JPH0690668B2 (en) Fuzzy computing device
US5602972A (en) Pixel and data format conversion processor for gravure
JPS6353586B2 (en)
JPH03119821A (en) Digital filter
JP2715918B2 (en) Smoothing filter
JPS6337481A (en) Conversion apparatus and method for gray scale image processing
US4933978A (en) Method and apparatus for determining the value of a sample in the mth position of an ordered list of a plurality of samples
JP2806436B2 (en) Arithmetic circuit
JPS58169281A (en) Generator for fringed pattern
Chien et al. Partial-result-reuse architecture and its design technique for morphological operations
CN113420770B (en) Image data processing method, device, electronic equipment and storage medium
JPS6239459B2 (en)
DE19757891C2 (en) Arithmetic operating device for calculating a sum of two products
JP2524035Y2 (en) Multiplier for convolution arithmetic circuit
JP2761285B2 (en) Threshold value determination device
JPH0687265B2 (en) Spatial filter circuit
JP2939811B2 (en) Digital filter
JPH0414391B2 (en)
JP2596613B2 (en) Threshold value determination device
JPH0320880A (en) Conversion circuit
JP3150103B2 (en) Automatic layout method