JPS6034852B2 - Protection circuit for gain control circuit - Google Patents

Protection circuit for gain control circuit

Info

Publication number
JPS6034852B2
JPS6034852B2 JP53075770A JP7577078A JPS6034852B2 JP S6034852 B2 JPS6034852 B2 JP S6034852B2 JP 53075770 A JP53075770 A JP 53075770A JP 7577078 A JP7577078 A JP 7577078A JP S6034852 B2 JPS6034852 B2 JP S6034852B2
Authority
JP
Japan
Prior art keywords
current
control
circuit
transistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53075770A
Other languages
Japanese (ja)
Other versions
JPS551788A (en
Inventor
博泰 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP53075770A priority Critical patent/JPS6034852B2/en
Priority to US06/022,342 priority patent/US4278901A/en
Priority to DE2922011A priority patent/DE2922011C2/en
Publication of JPS551788A publication Critical patent/JPS551788A/en
Publication of JPS6034852B2 publication Critical patent/JPS6034852B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal

Description

【発明の詳細な説明】 本発明は、過大入力時における利得制御回路の破壊保護
を行う為の回路に係り、特に入力制限型利得制御回路の
保護回路を提供せんとするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for protecting a gain control circuit from destruction at the time of excessive input, and particularly to provide a protection circuit for an input limiting type gain control circuit.

従釆、様々な利得制御回路が存在するが、大きく分類す
ると、増幅回路の利得を変化させることにより、出力電
圧を一定に保つ方法と、入力信号を制限することによっ
て出力電流を一定に保つ方法とが存在する。
There are various gain control circuits, but they can be broadly classified into two methods: one that keeps the output voltage constant by changing the gain of the amplifier circuit, and one that keeps the output current constant by limiting the input signal. exists.

本発明は、後者の入力信号を制限する方法による利得制
御回路の改良に係り、以下実施例に基づき、図面を参照
しながら説明する。
The present invention relates to the improvement of a gain control circuit using the latter method of limiting input signals, and will be described below based on embodiments and with reference to the drawings.

第1図は本発明の一実施例を示すもので、1は入力信号
が印加される入力端子、2は前記入力端子1に印加され
た信号を増幅する一対の同導電型トランジスタ3及び4
から成る差動増幅回路、5は前記一対のトランジスタ3
及び4の共通ェミツタとアース間に挿入された定電流ト
ランジスタ、6は前記差動増幅回路2の一方のトランジ
スタ3のコレクタにベースが接続された出力トランジス
タ、7は前記出力トランジスタ6のェミッタに得られる
出力信号に再き利得制御信号を発生する利得制御信号発
生回路、8は前記利得制御信号に応じて動作する利得制
御回路で、前記利得制御回路8は第1及び第2制御トラ
ンジスタ9及び10と、前記第1制御トランジスタ9の
コレクタ電流と等しい電流を、第2制御トランジスタ1
0のコレク夕に供給する電流ミラー回路11と、4つの
ダイオード12,13,14及び15とから構成されて
いる。
FIG. 1 shows an embodiment of the present invention, in which 1 is an input terminal to which an input signal is applied, and 2 is a pair of transistors 3 and 4 of the same conductivity type that amplifies the signal applied to the input terminal 1.
5 is a differential amplifier circuit consisting of the pair of transistors 3
and 4, a constant current transistor inserted between the common emitter and ground; 6, an output transistor whose base is connected to the collector of one transistor 3 of the differential amplifier circuit 2; and 7, an output transistor connected to the emitter of the output transistor 6; 8 is a gain control circuit that operates according to the gain control signal, and the gain control circuit 8 includes first and second control transistors 9 and 10. and a current equal to the collector current of the first control transistor 9 is passed through the second control transistor 1.
It is composed of a current mirror circuit 11 that supplies a current to the collector of 0, and four diodes 12, 13, 14 and 15.

又、16は保護回路で、該保護回路16は前記電流ミラ
ー回路11の第1ミラートランジスタ17のベースと共
通接続された第2ミラートランジスター8と、該第2ミ
ラートランジスタ18のコレクタとアース間に接続され
た抵抗19と、ベースが前記第2ミラートランジスタ1
8のコレク外こ接続された第3制御トランジスタ20と
から成る。しかして、前記4つのダイオード12,13
,14及び15は、図示の如くブリッジ型に接続されて
おり、第1制御トランジスタ9のコレクタ電流に応じて
流れる第2制御トランジスタ10のコレク夕電流により
そのインピーダンスが変化する様に構成され、第3制御
トランジスタ20のコレクタは前記定電流トランジスタ
5のベースに接続されている。
Further, 16 is a protection circuit, and the protection circuit 16 connects the second mirror transistor 8 commonly connected to the base of the first mirror transistor 17 of the current mirror circuit 11, and the collector of the second mirror transistor 18 and the ground. a resistor 19 connected to the base of the second mirror transistor 1;
8, and a third control transistor 20 connected from the collector to the collector. Therefore, the four diodes 12, 13
. The collector of the third control transistor 20 is connected to the base of the constant current transistor 5.

次に動作を説明する。Next, the operation will be explained.

入力端子1に印加される入力信号が小さいと、利得制御
信号発生回路7から利得制御信号が発生せず、その為、
利得制御回路8の第1及び第2制御トランジスタ9及び
10は非導適状態となっており、同時に、第3制御トラ
ンジスタ20も非導適状態となっている。従って、差動
増幅回路2は利得制御されること無く、入力信号を増幅
する。入力信号が増大すると、利得制御信号発生回路7
から利得制御信号が発生し、該信号によって第1及び第
2制御トランジスタ9及び10が導適状態を呈する。
If the input signal applied to the input terminal 1 is small, the gain control signal generation circuit 7 will not generate a gain control signal, and therefore,
The first and second control transistors 9 and 10 of the gain control circuit 8 are in a non-conducting state, and at the same time, the third control transistor 20 is also in a non-conducting state. Therefore, the differential amplifier circuit 2 amplifies the input signal without being gain controlled. When the input signal increases, the gain control signal generation circuit 7
A gain control signal is generated by which the first and second control transistors 9 and 10 are rendered conductive.

前記第1及び第2制御トランジスタ9及び10のコレク
タ電流をそれぞれ、1,,12とすれば、11=12.
........【11 となり、又第1ミラートランジスタ17のコレクタ電流
を13とすれば、1,=13..・・.・・・・‘21 となる。
If the collector currents of the first and second control transistors 9 and 10 are respectively 1, 12, then 11=12.
.. .. .. .. .. .. .. .. [11], and if the collector current of the first mirror transistor 17 is 13, then 1,=13. ..・・・. ...'21.

従って、4つのダイオード12,13,14及び15に
流入する電流らと該4つのダイオード12,13,14
及び15から流出する電流12とは等しくなる。前記4
つのダイオード12,13,14及び15は、前記コレ
クタ電流12に応じてその内部インピーダンスが変化す
る。そして、入力信号は前記インピーダンスの変化に応
じて減衰される。その為、差動増幅回路2の利得が実質
的に変化し、該増幅回路2の出力信号を一定の大きさに
保つことが出来る。その時、前述の如く、第1ミラート
ランジスタ17のコレクタ電流13と第2制御トランジ
スタ10のコレクタ電流12が等しくなるので、差動増
幅回路2のベースバイアス電流は変化しない。保護回路
16の第2ミラートランジスタ18のコレクタには、前
記第1ミラートランジスタ17のコレクタ電流13と等
しい電流が得られる。そして、前記第2ミラートランジ
スタ18のコレクタ電流をL、抵抗19の値をRとすれ
ば、L・R>VB8………【3l (ただしVBEは第3制御トランジスタ20のベース・
ェミッタ立上り電圧)となったとき、第3制御トランジ
スタ20が導通を開始する。
Therefore, the current flowing into the four diodes 12, 13, 14 and 15 and the current flowing into the four diodes 12, 13, 14
and the current 12 flowing out from 15 are equal. Said 4
The internal impedances of the three diodes 12, 13, 14 and 15 change depending on the collector current 12. The input signal is then attenuated according to the change in impedance. Therefore, the gain of the differential amplifier circuit 2 changes substantially, and the output signal of the amplifier circuit 2 can be maintained at a constant level. At that time, as described above, the collector current 13 of the first mirror transistor 17 and the collector current 12 of the second control transistor 10 become equal, so the base bias current of the differential amplifier circuit 2 does not change. A current equal to the collector current 13 of the first mirror transistor 17 is obtained at the collector of the second mirror transistor 18 of the protection circuit 16. If the collector current of the second mirror transistor 18 is L and the value of the resistor 19 is R, then L.R>VB8...[3l (However, VBE is the base of the third control transistor 20.
When the third control transistor 20 becomes conductive (emitter rising voltage), the third control transistor 20 starts conducting.

前記第3制御トランジスタ20のコレクタは、定電流ト
ランジスタ5のベースに接続されている。その為、前記
第3制御トランジスタ20が導適すると、定電流トラン
ジスタ5のベース電圧、ベース電流が減じ、コレク夕電
流15も小となる。従って、差動増幅回路2の利得が低
下し、第1制御トフンジスタ9のコレクタ電流1,の増
加が停止する。もし、差動増幅回路2の利得の制御を入
力制限を行うことによってのみ行なわんとすれば、過大
入力時に非常に大きな制御電流を必要とする。
The collector of the third control transistor 20 is connected to the base of the constant current transistor 5. Therefore, when the third control transistor 20 becomes conductive, the base voltage and base current of the constant current transistor 5 decrease, and the collector current 15 also becomes small. Therefore, the gain of the differential amplifier circuit 2 decreases, and the collector current 1 of the first control transistor 9 stops increasing. If the gain of the differential amplifier circuit 2 were to be controlled only by limiting the input, a very large control current would be required when the input is excessive.

しかして、前記制御電流は第2制御トランジスタ10の
コレクタに流入し、同様の大きな電流が第1制御トラン
ジスタ9のコレクタにも流入するから、前記第1及び第
2制御トランジスタ9及び10が破壊する危険がある。
しかしながら、本発明に係る第1図の回路においては、
第【3’式で定められる第2ミラートランジスタ18の
コレクタ電薪84により第3制御トランジスタ20を駆
動し、差動増幅回路2の利得制御を行うので、前記第1
及び第2制御トランジスタ9及び10のコレクタ電流1
,,12が所定値以上にならず、該第1及び第2制御ト
ランジスタ9及び10を破壊から保護するよることが出
釆る。
Therefore, the control current flows into the collector of the second control transistor 10, and a similar large current flows into the collector of the first control transistor 9, so that the first and second control transistors 9 and 10 are destroyed. There is a danger.
However, in the circuit of FIG. 1 according to the present invention,
Since the third control transistor 20 is driven by the collector electric current 84 of the second mirror transistor 18 determined by the formula [3', and the gain of the differential amplifier circuit 2 is controlled, the first
and the collector current 1 of the second control transistors 9 and 10
, 12 may not exceed a predetermined value, thereby protecting the first and second control transistors 9 and 10 from destruction.

以上の動作をまとめると、入力信号が小の間は、利得制
御が全く行なわれず、前記入力信号の増大につれて、入
力制限型の利得制御を行い、更に入力信号が増大すると
、前記入力制限型の利得制御が停止し、代わりに差動増
幅回路2の利得を直接制御する利得制御が行なわれると
いうことである。しかして、第1図の回路は、制御トラ
ンジスタの破壊防止、利得制御範囲の拡大及び使用電源
電流の制限という効果を上げることが出来る。
To summarize the above operation, no gain control is performed while the input signal is small, and as the input signal increases, input limiting type gain control is performed, and when the input signal increases further, the input limiting type gain control is performed. This means that gain control is stopped and gain control that directly controls the gain of differential amplifier circuit 2 is performed instead. Therefore, the circuit shown in FIG. 1 can achieve the effects of preventing destruction of the control transistor, expanding the gain control range, and limiting the power supply current used.

第2図は本発明の別の実施例を示すもので、第1図の抵
抗19及び第3制御トランジスタ20を用いずに、第2
ミラートランジスタ18のコレクタを直接定電流トラン
ジスタ5のェミッ外こ接続し、前記第2ミラートランジ
スタ18のコレクタ電流によって前記定電流トランジス
タ5のコレクタ電流を制御せんとするものである。第2
図において入力信号が増大し、第1制御トランジスタ9
のコレクタ電流1,が流れると、同一の電薪五2が第2
制御トランジスタ1川こ流れ、入力制限型の利得制御を
行う。それとともに、前記第1制御トランジスタ9のコ
レクタ電流1,と等しい第2ミラートランジスタ18の
コレクタ電流14が流れ、前記コレクタ電流Lが流れた
分だけ定電流トランジスタ5のコレクタ電流15が減少
し、差動増幅回路2の利得を直接制御する。従って、同
時に異る種類の利得制御が行なわれることになり、制御
感度が高くなるという利点を有する。
FIG. 2 shows another embodiment of the invention, in which the resistor 19 and third control transistor 20 of FIG.
The collector of the mirror transistor 18 is directly connected to the emitter of the constant current transistor 5, and the collector current of the constant current transistor 5 is controlled by the collector current of the second mirror transistor 18. Second
In the figure, the input signal increases and the first control transistor 9
When the collector current 1, flows, the same electric log 52
One control transistor performs input-limiting gain control. At the same time, the collector current 14 of the second mirror transistor 18, which is equal to the collector current 1 of the first control transistor 9, flows, and the collector current 15 of the constant current transistor 5 decreases by the amount that the collector current L flows. The gain of the dynamic amplifier circuit 2 is directly controlled. Therefore, different types of gain control are performed at the same time, which has the advantage of increasing control sensitivity.

又、電源電流の変化量を最小限に押さえることが出来る
という利点を有する。すなわち、弱入力時においては、
第1及び第2制御トランジスタ9及び10が非導通であ
るから、定電流トランジスタ5のコレクタ電流15のみ
が流れており、極度に大きな入力信号が印加された時に
は、第1及び第2制御トランジスタ9及び10のコレク
タ電流1,,12と、第2ミラートランジスタ18のコ
レクタ電流Lとが流れ、定電流トランジスタ5のコレク
タ電流らが略零となるから、定電流トランジスタ5の初
期エミツタ電流をloとすれば、最大限2Lの電流増加
しかしない。第3図は、本発明の更に別の実施例を示す
もので、第2ミラートランジスタ18のコレク夕とアー
ス間に抵抗21を挿入するとともに、前記コレクタをダ
イオード22を介して定電流トランジスタ5のェミツタ
に接続した回路構成を特徴とする。
It also has the advantage that the amount of change in power supply current can be kept to a minimum. In other words, at the time of weak input,
Since the first and second control transistors 9 and 10 are non-conductive, only the collector current 15 of the constant current transistor 5 is flowing, and when an extremely large input signal is applied, the first and second control transistors 9 The collector currents 1, 12 of 10 and the collector current L of the second mirror transistor 18 flow, and the collector currents of the constant current transistor 5 become approximately zero. Therefore, the initial emitter current of the constant current transistor 5 is expressed as lo. If so, the maximum current increase will be only 2L. FIG. 3 shows still another embodiment of the present invention, in which a resistor 21 is inserted between the collector of the second mirror transistor 18 and the ground, and the collector is connected to the constant current transistor 5 via a diode 22. It is characterized by a circuit configuration connected to the emitter.

第3図の回路構成によれば、入力信力が大となって、第
1及び第2制御トランジスタ9及び10が導通し、入力
制限型の利得制御が行なわれても、ダイオード22が導
通しない限り、差動増幅回路2の利得制御は行なわれな
い。そして、更に入力信号が増大し、第2ミラートラン
ジスタ18のコレクタ電流が増し、抵抗21の両端電圧
が所定レベルに達すると、前記ダイオード22が導通し
、差動増幅回路2の利得を直接制御する利得制御が開始
される。
According to the circuit configuration shown in FIG. 3, even if the input signal strength becomes large, the first and second control transistors 9 and 10 become conductive, and input limiting type gain control is performed, the diode 22 does not become conductive. During this period, gain control of the differential amplifier circuit 2 is not performed. Then, when the input signal further increases, the collector current of the second mirror transistor 18 increases, and the voltage across the resistor 21 reaches a predetermined level, the diode 22 becomes conductive and directly controls the gain of the differential amplifier circuit 2. Gain control is started.

前記利得制御の開始により、第1制御トランジスタ9の
コレクタ電流1,の増加が停止し、それによって破壊保
護が達成される。従って、第3図の回路においても、利
得制御範囲の拡大、制御トランジスタの破壊保護等の多
くの利点が得られる。
With the start of the gain control, the collector current 1 of the first control transistor 9 stops increasing, thereby achieving breakdown protection. Therefore, the circuit shown in FIG. 3 also provides many advantages such as expansion of the gain control range and protection from destruction of the control transistor.

以上述べた如く、本発明に係る利得制御回路の保護回路
は、確実な保護動作を達成出来る他、様々な利点を有す
る優れたものである。
As described above, the protection circuit for the gain control circuit according to the present invention is excellent in that it can achieve reliable protection operation and has various other advantages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す回路図、第2図は本発明
の別の実施例を示す回路図、及び第3図は本発明の更に
別の実施例を示す回路図である。 主な図番の説明、2・・・・・・差動増幅回路、5・・
・・・・定電流トランジスタ、8・・・・・・利得制御
回路、9,10・…・・制御トランジスタ、16・・…
・保護回路。第1図第2図 第3図
FIG. 1 is a circuit diagram showing an embodiment of the invention, FIG. 2 is a circuit diagram showing another embodiment of the invention, and FIG. 3 is a circuit diagram showing still another embodiment of the invention. Explanation of main drawing numbers, 2...Differential amplifier circuit, 5...
... Constant current transistor, 8... Gain control circuit, 9, 10... Control transistor, 16...
・Protection circuit. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1 一対の同導電型トランジスタから成る差動増幅回路
と、前記一対の同導電型トランジスタの共通エミツタと
アースとの間に挿入された定電流トランジスタと、前記
一対の同導電型トランジスタのベース間に入力信号を印
加する為の手段と、ブリツジ型に接続された第1乃至第
4ダイオード、該第1ダイオードのカソードと第3ダイ
オードのアノードとの接続点及び第2ダイオードのカソ
ードと第4ダイオードのアノードとの接続点をそれぞれ
前記一対の同導電型トランジスタのベースに接続する手
段、前記第1及び第2ダイオードの共通アノードに制御
電流を供給する第1制御手段、前記第3及び第4ダイオ
ードの共通カソードから流出する前記制御電流と等しい
大きさの電流を吸引する第2制御手段、及び前記第1及
び第2制御手段に可変電圧を供給する手段から成り、前
記第1乃至第4ダイオードに流れる電流に応じて前記第
1乃至第4ダイオードのインピーダンスを可変すること
により前記入力信号の減衰を行つて前記差動増幅回路の
利得制御を行う利得制御回路と、前記第1乃至第4ダイ
オードに流れる電流が大になつた時、前記差動増幅回路
のエミツタ電流を減じる手段とによつて構成され、前記
差動増幅回路のエミツタ電流を減じる手段を動作させる
ことにより、前記第1及び第2制御手段に含まれる回路
素子の破壊保護を行う様にしたことを特徴とする利得制
御回路の保護回路。
1. A differential amplifier circuit consisting of a pair of transistors of the same conductivity type, a constant current transistor inserted between the common emitter of the pair of transistors of the same conductivity type and the ground, and a constant current transistor inserted between the bases of the pair of transistors of the same conductivity type. means for applying an input signal; first to fourth diodes connected in a bridge type; a connection point between the cathode of the first diode and the anode of the third diode; and a connection point between the cathode of the second diode and the fourth diode; means for connecting the connection points with the anodes to the bases of the pair of transistors of the same conductivity type, first control means for supplying a control current to the common anodes of the first and second diodes, It consists of a second control means for attracting a current of the same magnitude as the control current flowing out from the common cathode, and means for supplying a variable voltage to the first and second control means, which flows to the first to fourth diodes. a gain control circuit that controls the gain of the differential amplifier circuit by attenuating the input signal by varying the impedance of the first to fourth diodes according to the current; and means for reducing the emitter current of the differential amplifier circuit when the current becomes large, and the first and second controls are controlled by operating the means for reducing the emitter current of the differential amplifier circuit. A protection circuit for a gain control circuit, characterized in that it protects circuit elements included in the means from destruction.
JP53075770A 1978-06-09 1978-06-19 Protection circuit for gain control circuit Expired JPS6034852B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP53075770A JPS6034852B2 (en) 1978-06-19 1978-06-19 Protection circuit for gain control circuit
US06/022,342 US4278901A (en) 1978-06-09 1979-03-20 Pulsive component detecting apparatus
DE2922011A DE2922011C2 (en) 1978-06-09 1979-05-30 Device for detecting impulsive interference signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53075770A JPS6034852B2 (en) 1978-06-19 1978-06-19 Protection circuit for gain control circuit

Publications (2)

Publication Number Publication Date
JPS551788A JPS551788A (en) 1980-01-08
JPS6034852B2 true JPS6034852B2 (en) 1985-08-10

Family

ID=13585767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53075770A Expired JPS6034852B2 (en) 1978-06-09 1978-06-19 Protection circuit for gain control circuit

Country Status (1)

Country Link
JP (1) JPS6034852B2 (en)

Also Published As

Publication number Publication date
JPS551788A (en) 1980-01-08

Similar Documents

Publication Publication Date Title
JPH0265409A (en) Voltage clamp differential single end comparator
US4338646A (en) Current limiting circuit
JPH06214666A (en) Control-electrode disable circuit of power transistor
JPS60501035A (en) Comparator circuit with reduced input bias current
US4259601A (en) Comparison circuit having bidirectional hysteresis
KR930009191B1 (en) Signal clamp
KR100260064B1 (en) Power supply with reference circuit and stabilized circuit
US5838524A (en) Current limit circuit for inhibiting voltage overshoot
JPS6034852B2 (en) Protection circuit for gain control circuit
JPH0321927B2 (en)
US5262688A (en) Operational amplifier circuit
JP3130801B2 (en) Common emitter type amplifier circuit with attenuator
EP0115003A1 (en) Current source
JPH06326526A (en) Circuit device for control current compensation of transistor
JPH0816855B2 (en) Constant current generator
JPH0210677Y2 (en)
JPS61117613A (en) Constant voltage power supply circuit with current limit
JP3270304B2 (en) Hall bias circuit
JP2716159B2 (en) Overvoltage protection circuit
JPS6119537Y2 (en)
JPS6119536Y2 (en)
JPS5918863Y2 (en) switching power supply
KR940004746B1 (en) Variable impedance circuit
JPS6156529B2 (en)
JPS5918862Y2 (en) switching power supply