JPS603211B2 - sequence programmer - Google Patents

sequence programmer

Info

Publication number
JPS603211B2
JPS603211B2 JP16143678A JP16143678A JPS603211B2 JP S603211 B2 JPS603211 B2 JP S603211B2 JP 16143678 A JP16143678 A JP 16143678A JP 16143678 A JP16143678 A JP 16143678A JP S603211 B2 JPS603211 B2 JP S603211B2
Authority
JP
Japan
Prior art keywords
display
output
external
memory
cassette
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16143678A
Other languages
Japanese (ja)
Other versions
JPS5588102A (en
Inventor
恵輔 河島
秀明 中村
善胤 斎藤
憲治 錦戸
清人 平瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP16143678A priority Critical patent/JPS603211B2/en
Publication of JPS5588102A publication Critical patent/JPS5588102A/en
Publication of JPS603211B2 publication Critical patent/JPS603211B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 この発明は、ユーザズプログラムを格納するための各記
憶素子として不揮発性RAMを用いるとともに、これら
記憶素子によって構成される記憶回路全体を回路基板ご
と簡単に交換できるようにしたストアードプログラム方
式による工程歩進型シーケンスプログラマ(以下、工歩
型シーケンサと略称する。
[Detailed Description of the Invention] This invention uses a non-volatile RAM as each storage element for storing a user's program, and makes it possible to easily replace the entire storage circuit made up of these storage elements together with the circuit board. A step-by-step sequence programmer (hereinafter abbreviated as a step-by-step sequencer) using a stored program method.

)に関する。様々な模様を一合の機械で編み上げること
ができる編物機、様々な形状加工を一合の機械で行なう
ことができる工作機あるいは、各工程において注入され
る薬液量を異ならせることによって組成の異なる化学製
品を製造することができる化学プラントなどのように、
制御仕様を変更するだけで様々な製品を得ることができ
る機械あるいは設備を工歩型シーケンサを用いて制御し
、かつ制御仕様の変更を迅速に行なうためには各制御仕
様をあらかじめユーザズプログラム用メモリ内に記憶さ
せておく必要があり、このため通常膨大なメモリ容量が
必要となって、いわゆる汎用シーケンサの能力では処理
しされないことがある。
) regarding. Knitting machines that can knit various patterns with one machine, machine tools that can process various shapes with one machine, and machines with different compositions by varying the amount of chemicals injected in each process. Like a chemical plant that can manufacture chemical products, etc.
In order to control machinery or equipment using a construction sequencer, which allows you to obtain various products simply by changing the control specifications, and to quickly change the control specifications, it is necessary to store each control specification in advance in the user's program memory. This usually requires a huge amount of memory capacity, which may not be able to be processed by the capabilities of a so-called general-purpose sequencer.

この発明は以上の如き問題を解決するためになされたも
ので、その目的とするところは、同一機器あるいは設備
等に対してあらかじめ複数の制御仕様が設定されており
、かつこれらの制御仕様の中から選択された1つの制御
仕様に沿って上記機器あるいは設備等を制御する場合な
どに好適なストアードブログラム方式の工歩型シーケン
サを提供することにある。
This invention was made to solve the above-mentioned problems, and its purpose is to solve the problem when multiple control specifications are set in advance for the same equipment or equipment, and among these control specifications, It is an object of the present invention to provide a stored program type step-type sequencer suitable for controlling the above-mentioned equipment or facilities according to one control specification selected from the above.

以下に、こお発明の好適一実施例を添付図面に基づいて
詳述する。
Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

先ず、この実施例に係る工歩型シーケンサ1を概略説明
すると、2,2・・・はリミットスイッチ等の外部信号
源から発せられる2値信号を受けるための入力端子3,
3・・・はリレー等の外部機器に対して2値出力を発す
る出力端子であり、これらの出力端子3,3・・・の出
力状態は前記入力端子2,2への信号状態に応じて一定
の関係を保ちつつ変わる。
First, to briefly explain the walk-through type sequencer 1 according to this embodiment, 2, 2, . . . are input terminals 3 for receiving binary signals emitted from an external signal source such as a limit switch.
3... are output terminals that issue binary outputs to external devices such as relays, and the output states of these output terminals 3, 3... depend on the signal states to the input terminals 2, 2. Change while maintaining a certain relationship.

そして、この入力端子2,2・・・の受信状態と出力端
子3,3・・・の発信状態との関係は、シーケンサ1本
体内に備えられたマイクロコンビュー外こよって制御さ
れる。更に、具体的に説明すると、このマイクロコンピ
ュータは上記関係をユーザズプログラムとして記憶する
ためのユーザズプログラム用記憶回路(以下、これをユ
ーザズメモリと略称する。)4と、このユーザズメモリ
4内から上記プログラムを逐次謙出すとともに、それに
基づいて必要な入力端子の受信状態を確認し、最終的に
出力端子3,3・・・の状態を決定する中央制御回路(
以下、これをCPUと呼ぶ)5とから構成されている。
また、シーケンサ1本体には以上の他にプログラミング
用のキーボードスイッチ6及び装置の運転、停止等を指
令するための内部入力用の各種スイッチ7,7…が設け
られており、これらのスイッチ群を適宜操作することに
より、ユーザズメモリ4への書込み、変更等を自在に行
なうことができる。
The relationship between the reception state of the input terminals 2, 2, . . . and the transmission state of the output terminals 3, 3, . More specifically, this microcomputer includes a user's program storage circuit (hereinafter referred to as user's memory) 4 for storing the above relationship as a user's program, and a user's program memory circuit 4 for storing the above relationship as a user's program. The central control circuit (
(hereinafter referred to as a CPU) 5.
In addition to the above, the main body of the sequencer 1 is also provided with a keyboard switch 6 for programming and various internal input switches 7, 7, etc. for commanding the start, stop, etc. of the device. By performing appropriate operations, writing to the user's memory 4, changes, etc. can be performed freely.

入力端子2,2・・・及び内部入力用の各種スイッチ7
,7・・・はそれぞれ外部入力用インターフェイス回路
8及び内部入力用インターフェイス回路9を介してCP
U5へ通ずる入力バスINBと接続されており、また出
力端子3,3…は補助リレーX,,X2・・・Xnを介
して外部出力用インターフェイス回路10へと接続され
、更にこの外部出力用インターフェイス回路1 川ま出
力バスOTBを介してCPU5へと接続されている。
Input terminals 2, 2... and various switches 7 for internal input
, 7... are connected to the CP via an external input interface circuit 8 and an internal input interface circuit 9, respectively.
It is connected to the input bus INB leading to U5, and the output terminals 3, 3... are connected to the external output interface circuit 10 via auxiliary relays X,, X2... Circuit 1 is connected to the CPU 5 via the output bus OTB.

尚、L,L2・・・は出力端子3,3・・・の信号状態
を表示するための表示素子である。次に、この発明の要
部をなすユーザズメモリ4周辺の構成について詳述する
Note that L, L2, . . . are display elements for displaying the signal states of the output terminals 3, 3, . Next, the configuration around the user's memory 4, which constitutes the main part of the present invention, will be described in detail.

ユーザーズメモリ4は複数の記憶素子を主体としその他
少数の付属回路からなる電気回路であって、上記各誌億
素子としてはM−NOSの如き不揮発性RAMが採用さ
れている。
The user's memory 4 is an electric circuit mainly consisting of a plurality of storage elements and a small number of additional circuits, and each of the storage elements employs a nonvolatile RAM such as M-NOS.

また、この実施例においては、上記電気回路の第4図に
示す如くその一側縁を突出せしめるとともに、ここに入
出力用導電帯11を一括集合してコネクタ部12を形成
してなるプリント基板13上に搭載され、またこのプリ
ント基板13は上記コネクタ部12を残してカセット1
4内に収容されている。尚、第4図において15,15
は不揮発性RAMのパッケージであり、またこのように
不揮発性RAM15からなるユーザズメモリが収容され
たカセット14全体を以下カセットメモリ16と呼ぶこ
とにする。カセットメモリ16の前面パネル16aには
、カセットメモリ16を後述する如くシーケンサ本体1
に装着する際に用いる取手17,17が取付けられてい
るとともに、このパネル16aの中央にはカセットメモ
リ16内に格納された情報を表示するための内容記載蘭
18が設けられている。一方、プリント基板13上には
前記ユーザズメモリ4を構成する電気回路の他に第6図
に示す如きキーロック回路19が搭載されている。
Further, in this embodiment, as shown in FIG. 4 of the above-mentioned electric circuit, one side edge thereof is made to protrude, and the input/output conductive bands 11 are gathered here to form the connector part 12. 13, and this printed circuit board 13 is mounted on the cassette 1, leaving the connector part 12.
It is housed within 4. In addition, in Fig. 4, 15, 15
is a package of non-volatile RAM, and the entire cassette 14 containing the user's memory composed of the non-volatile RAM 15 will be referred to as cassette memory 16 hereinafter. The front panel 16a of the cassette memory 16 includes the sequencer body 1 as described below.
Handles 17, 17 for use when mounting the cassette memory 16 on the cassette memory 16 are attached, and a contents entry column 18 for displaying information stored in the cassette memory 16 is provided in the center of the panel 16a. On the other hand, on the printed circuit board 13, in addition to the electric circuit constituting the user's memory 4, a key lock circuit 19 as shown in FIG. 6 is mounted.

このキーロック回路19は電源端子間に抵抗20とトラ
ンジスタ21とを直列接続するとともに、電源電圧を抵
抗22,23により分圧してトランジスタ21のベース
・ヱミッタ間に与え、更にベース・ェミッタ間にジャン
パ部材24を着脱自在に設けたものである。ジャンパ部
材24の具体的な構造は第5図に示す如く導電性部材よ
りなる小片に互に平行する小孔25a,25bを穿設し
てなるものが使用されている。また、このジャンパ部材
24に対応させてプリント基板13の側縁には前記キー
ロック回路19を構成するトランジスタ21のベース・
ェミッ外こそれぞれ導適するL字型ピン26a,26b
が突設されている。そして、カセットメモリ16のカセ
ット14側面16bに形成された挿入口27からジャン
.パ部材24を挿入すると、前記各ピン26a,26b
は小孔25a,25b内に舷挿され、これによりトラン
ジスタ21のベース・ェミッタ間は短絡されてキーロッ
ク回路19の論理出力レベルは「L」から「H」に転ず
ることになる。そして、後述する如くカセットメモリ1
6をシーケンサ1本体に装着すると、前記導電帯11を
介してキーロツク回路19の出力は入力パスINBへと
送られ、このキーロック出力によってユーザズメモリ4
への書込み動作は禁止されることになる。また、カセッ
トメモリ16をシーケンサ1本体に装着すると、ユーザ
ズメモリ16は前記導電帯11を介してアドレスバスA
DB及び入出力バスlOBと接続されることになり、こ
れによりCPU5とユーザズメモリ4との間に信号の授
受が可能となる。一方、シーケンサー本体の前面パネル
28には、第2図に示す如くシーケンサ1の運転に必要
な各種の表示器、操作器が設けられるとともに、前記カ
セットメモリ16が挿抜目在に設けられている。
This key lock circuit 19 has a resistor 20 and a transistor 21 connected in series between the power supply terminals, divides the power supply voltage by resistors 22 and 23 and applies it between the base and emitter of the transistor 21, and further connects a jumper between the base and emitter. The member 24 is detachably provided. The specific structure of the jumper member 24 is as shown in FIG. 5, in which small holes 25a and 25b are formed in parallel to each other in a small piece made of a conductive member. Further, in correspondence with the jumper member 24, the base of the transistor 21 constituting the key lock circuit 19 is provided on the side edge of the printed circuit board 13.
L-shaped pins 26a and 26b, each suitable for external conduction
is installed protrudingly. Then, the cassette memory 16 is inserted into the cassette 14 through the insertion opening 27 formed on the side surface 16b of the cassette 14. When the pad member 24 is inserted, each of the pins 26a, 26b
are inserted into the small holes 25a and 25b, thereby short-circuiting the base and emitter of the transistor 21, and the logical output level of the key lock circuit 19 changes from "L" to "H". Then, as described later, the cassette memory 1
6 is attached to the main body of the sequencer 1, the output of the key lock circuit 19 is sent to the input path INB via the conductive band 11, and this key lock output causes the user's memory 4
Write operations to will be prohibited. Furthermore, when the cassette memory 16 is installed in the main body of the sequencer 1, the user's memory 16 is connected to the address bus A via the conductive band 11.
It will be connected to the DB and the input/output bus IOB, thereby making it possible to send and receive signals between the CPU 5 and the user's memory 4. On the other hand, as shown in FIG. 2, the front panel 28 of the sequencer body is provided with various displays and operating devices necessary for the operation of the sequencer 1, and the cassette memory 16 is also provided at the insertion/removal position.

すなわち、プロントパネル28の上部右隅にはカセット
メモリ16の厚さ及び幅に対応する関口及びカセットメ
モリー6のそれに対応する奥行きを有するカセット収納
部が設けられており、またこの収納部の奥壁には基板コ
ネクタを受入れるソケットが設けられている。そして、
このソケットはアドレスバスADB、入出力バスlOB
及び入力バスINBへと内部において接続されており、
従ってカセットメモリ16を前記収納部に挿入すると、
コネクタ部12、ソケット(図示せず)を介してCPU
5とユーザズメモリ4とは連絡されることになる。次に
、フロントパネル28上に配設された各表示器、操作器
と前記電気回路図との関係を簡単に説明するとともに、
フロントパネル28上に描かれた図表に基づいてこのシ
ーケンサ1の使用方法の一例を簡単に説明する。フロン
トパネル28の左上部に藤一列に1針固配列されている
のは、前記出力表示素子L,,らであり、また各表示素
子L,,し・・・の下に付された数字は出力端子番号で
ある。
That is, at the upper right corner of the front panel 28, there is provided a cassette storage section having a Sekiguchi corresponding to the thickness and width of the cassette memory 16 and a depth corresponding to that of the cassette memory 6, and a rear wall of this storage section. is provided with a socket for receiving a board connector. and,
This socket has address bus ADB and input/output bus lOB.
and is internally connected to the input bus INB,
Therefore, when the cassette memory 16 is inserted into the storage section,
Connector section 12 connects the CPU via a socket (not shown)
5 and the user's memory 4 will be communicated. Next, we will briefly explain the relationship between each display and operation device arranged on the front panel 28 and the electric circuit diagram, and
An example of how to use this sequencer 1 will be briefly explained based on a diagram drawn on the front panel 28. The output display elements L, , , and so on are arranged in a single row on the upper left side of the front panel 28 , and the numbers below each display element L, , , and so on are as follows: This is the output terminal number.

これの表示素子群の下には、それぞれ各上部に「STE
P」「OP」,「DATA−1ぃ「DATA−2レ「R
UN」と付された5個の表示器30,31,32,33
,34が配列されている。更に、これらの表示器の下に
はその最上欄に「…STRUCTIONCODE」と付
されたコード対称表29が配設されている。これらの表
示器30,31,32,33,34及びコード対称表2
9を説明するにあたって、このシーケンサーのプログラ
ミング方法を簡単に説明する。このシーケソサ1が行な
う制御はいわゆる工程歩進型シーケンス制御であって、
所望する制御全工程をいくつかの小工程に分割するとと
もに各工程における出力端子3,3・・・の各出力状態
及び各工程間の移行条件すなわち、入力端子2,2・・
・の信号状態がどのようになったときに工程間の移行が
行なわれるかをあらかじめ求め、これらを内容とするプ
ログラムをキーボード6及び内部入力用のスイッチ7,
7・・・の操作で前記コーザズメモリ4内に書込み、こ
れをCPUで実行させるわけである。そして、上記プロ
グラムはユーザズメモリ4内においては機械語として書
込まれるわけであるが、これをプログラミングする場合
には特定の意味を有する機械語群をあらかじめ設定され
た1個または数個のコードによって入力することができ
、具体的には対応するコード「JUMP」,「AND」
…等が付されたキーボタンを押すだけの操作で対応する
機械語群をユーザズメモリ4内に書込むことができ、ま
たこれらのコードは1坊隼数で表わされるコード(1,
2・・・等)とアルファベットで表わされるコード(A
ND,OR・・・等)とがある。そして、通常プログラ
ミングの順序としては、先ず各工程番号をアルファベッ
トコード「STEP」,工程番号数字「1」の如く入力
し、次いで次工程への移行条件を表わすアルファベット
コード、例えば「OR」「AND」(特定の2個の入力
端子間にAND条件が成立したときに次工程へ移行せよ
の意)、「1」,「2」、(それぞれ対応する入力端子
番号)の如く入力し、次いで第1工程における各出力端
子3,3・・・の状態を設定するために「OUT」,「
ON」,「OFF」の如く入力するわけである。以上説
明した工程番号、工程間の移行条件コード、入力端子番
号等を表示するのが前述の各表示部30,31,32,
33であって、すなわち「STEP」と付された表示器
301こ「01」と表示されていれば、これは第1工程
を意味し、また「OP」と付された表示器31に「4」
と表示されていれば、それはANDコードにより指定さ
れる演算が成立することを条件とした工程移行命令を意
味し、「DATA−1」,「DATA−2」と付された
表示器32,33に「01」,「02」と表示されてい
れば、それは入力端子番号r1」,「2」に対応する入
力端子の状態が上記演算対称となることを意味すること
になる。また、上記「OP」と付された表示器31に表
示された数字がいかなるコードを意味するかを示すのが
コード対称表29であって、この対称表29のOP欄か
ら「4」が「AND」コードであること等を知ることが
できる。次に、以上説明したシーケンサ1を使用して自
動編物機の制御をする場合を説明する。
Below this display element group, there is a "STE" at the top of each.
P” “OP”, “DATA-1” “DATA-2” “R”
5 indicators 30, 31, 32, 33 labeled "UN"
, 34 are arranged. Furthermore, a code symmetry table 29 with "...STRUCTIONCODE" attached to the top column is arranged below these displays. These indicators 30, 31, 32, 33, 34 and code symmetry table 2
9, we will briefly explain how to program this sequencer. The control performed by this sequencer 1 is so-called process step sequence control,
The entire desired control process is divided into several small processes, and each output state of the output terminals 3, 3... in each process and the transition conditions between each process, that is, the input terminals 2, 2...
・Determine in advance the signal state at which a transition between processes will occur, and write a program containing these contents to the keyboard 6, internal input switch 7,
The data is written into the source memory 4 by the operations 7, . . . and executed by the CPU. The above program is written as machine language in the user's memory 4, but when programming this, a group of machine language with a specific meaning is written in one or several preset codes. You can enter the corresponding code "JUMP", "AND"
The corresponding machine language group can be written into the user's memory 4 by simply pressing the key buttons marked with ..., etc., and these codes can be written as codes (1,
2...etc.) and the code represented by the alphabet (A
ND, OR, etc.). The normal programming order is to first input each process number such as the alphabet code "STEP" and the process number number "1", and then enter the alphabet code representing the transition condition to the next process, such as "OR" or "AND". (meaning to proceed to the next step when the AND condition is established between two specific input terminals), input "1", "2", (each corresponding input terminal number), and then the first "OUT", "
This means inputting things like "ON" and "OFF". The above-mentioned display sections 30, 31, 32 display the process number, transition condition code between processes, input terminal number, etc. explained above.
33, that is, if the display 301 labeled "STEP" displays "01", this means the first step, and the display 301 labeled "OP" displays "4". ”
If it is displayed, it means a process transition command that requires the operation specified by the AND code to be established, and the displays 32 and 33 marked with "DATA-1" and "DATA-2" If ``01'' and ``02'' are displayed, this means that the states of the input terminals corresponding to the input terminal numbers r1'' and ``2'' are symmetrical to the above calculation. Furthermore, the code symmetry table 29 shows what kind of code the number displayed on the display 31 marked with "OP" means, and from the OP column of this symmetry table 29, "4" is " It is possible to know that it is an "AND" code. Next, a case will be described in which the sequencer 1 described above is used to control an automatic knitting machine.

この編物機は制御仕様を変えるだけで様々な図柄を編み
上げるそとができ、第7A図、第78図はそれぞれ図柄
の一例を示すものである。ここで、第7A図に示す図柄
を図柄A、第7B図に示す図柄を図柄Bと呼ぶことにす
る。また、この編物機は同時に動作可能な1針固の編針
群を備え、各緑針群はそれぞれ一定サイズの正方形部分
を編み上げることができ、更に各編針群は無地信号、柄
信号のいずれかを受けて、各正方形部分を無地、図柄の
いずれかに編み上げることができるようになされている
。以上説明した編物機を本発明に係る工歩型シーケンサ
1によって制御し、所望する図柄例えば第7A図、第7
B図に示す図柄を編み上げるためのプログラムを第8A
図第8B図にそれぞれ示す。
This knitting machine can knit various designs simply by changing the control specifications, and FIGS. 7A and 78 each show examples of the designs. Here, the symbol shown in FIG. 7A will be referred to as symbol A, and the symbol shown in FIG. 7B will be referred to as symbol B. In addition, this knitting machine is equipped with a single needle group that can operate simultaneously, each green needle group can knit a square part of a fixed size, and each needle group can also send either a plain signal or a pattern signal. Accordingly, each square part can be knitted into either a plain color or a design. The above-described knitting machine is controlled by the walkway type sequencer 1 according to the present invention, and desired patterns such as those shown in FIG. 7A and FIG.
The program for knitting the pattern shown in Figure B is 8A.
Each is shown in FIG. 8B.

図において、1「STEP」,「OP」,「DATA−
1」,「DATA−2」の意味は前述のコード対称表2
9に残される通りである。この場合、入力端子番号「1
」に対応する入力端子2には、一回の線上げサイクル、
すなわち各糠針群が所定の正方形部分を線上げる毎にパ
ルス信号が1回送り込まれることになり、この信号を受
けるたびに次工程への移行が行なわれることになる。ま
た、出力端子3,3…はそれぞれ各編針群の駆動装置へ
電気的に接続されており、従って工程が移行して各出力
端子の状態が「ON」,「OFF」すると、それに応じ
て各編針群が糠上げる正方形部分は柄、無地いずれかと
なる。尚、第7A図、第7B図におけるOUT1,2・
・・はそれぞれ出力端子番号を示すとともに、「0」,
「×Jは「図柄」、「無地J出力をそれぞれ示すもので
ある。第8A図、第88図に示される各プログラムはそ
れぞれ専用のカセットメモリ16内に格納されており、
そのカセットメモリ16の前面パネル16aの内容記載
欄18には第3図に示す如くそのカセットメモリ16に
どのような図柄が記憶されているかが表示されている。
In the figure, 1 "STEP", "OP", "DATA-"
The meanings of ``1'' and ``DATA-2'' are shown in the code symmetry table 2 above.
It is as left in 9. In this case, input terminal number “1”
"The input terminal 2 corresponding to " is one line raising cycle,
That is, a pulse signal is sent once each time each bran needle group raises a predetermined square portion, and each time this signal is received, a transition to the next process is performed. In addition, the output terminals 3, 3... are electrically connected to the drive device of each knitting needle group, so when the process moves and the state of each output terminal turns "ON" or "OFF", each output terminal changes accordingly. The square area covered by the knitting needles can be either patterned or plain. In addition, OUT1, 2 and OUT1 in FIG. 7A and FIG. 7B
...indicates the output terminal number, and "0",
``xJ'' indicates ``design'' and ``plain J output, respectively.Each program shown in FIGS. 8A and 88 is stored in a dedicated cassette memory 16,
In the contents entry field 18 on the front panel 16a of the cassette memory 16, what kind of symbols are stored in the cassette memory 16 is displayed as shown in FIG.

以上の構成において、例えば図柄Aを編み上げるには、
第2図に示す如くシーケンサー本体の前面パネルに設け
られた取納部に、柄名Aと記されたカセットメモリを装
着するとともにシーケンサ1を運転させればよい。
In the above configuration, for example, to knit pattern A,
As shown in FIG. 2, a cassette memory marked with pattern name A is inserted into a storage section provided on the front panel of the sequencer main body, and the sequencer 1 is operated.

すなわち、工程番号1が実行されると相隣接する各編針
群は交互に柄と無地とを正方形に編み上げることになり
、各縞上工程が終了するたびに発せられる編上げ終了信
号によって次工程への移行が行なわれ、最終的に第7A
図に示されるような図柄ができ上るわけである。一方、
編物機に対して図柄Bを指令するには、図柄Bに対応す
るプログラムが格納されたカセットメモリ16と交換す
るだけでよく、その際に各カセットメモリ16内に使用
されている記憶素子はM−NOSの如き不揮発性RAM
であるから、カセットメモリ16の挿抜に際して内部メ
モリ内容が消去される虜れは全くなく、更にプログラム
の内容を変更したい場合、あるいは新規なプログラムを
書き込むことも自由に行なうことができる。以上の説明
で明らかなように、この発明によれば、ユーザズプログ
ラムを格納するための各記憶素子として不揮発性RAM
を用いるとともに、これら記憶素子によって構成される
記憶回路全体を回路基板ごと簡単に交換できるようにし
たことにより、同一機器あるいは設備等に対してあらあ
じめ複数の制御仕様が設定されており、かつこれらの制
御仕様の中から選択された1つの制御仕様に沿って上記
機器あるいは設備等を制御する場合などに極めて好適な
ストアードプログラム方式の工歩型シーケンサを提供す
ることができる。
That is, when process number 1 is executed, each adjacent knitting needle group will alternately knit the pattern and plain color into a square, and the knitting end signal issued every time each striped process is completed will cause the knitting process to proceed to the next process. The transition took place and eventually the 7th A
This results in a pattern like the one shown in the figure. on the other hand,
In order to command pattern B to the knitting machine, it is only necessary to replace the cassette memory 16 with a program corresponding to pattern B stored, and at that time, the memory element used in each cassette memory 16 is -Non-volatile RAM like NOS
Therefore, there is no need for the internal memory contents to be erased when the cassette memory 16 is inserted or removed, and furthermore, if it is desired to change the contents of the program, or to write a new program, it can be done freely. As is clear from the above description, according to the present invention, non-volatile RAM is used as each storage element for storing the user's program.
In addition to making it possible to easily replace the entire memory circuit made up of these memory elements along with the circuit board, multiple control specifications can be set in advance for the same device or equipment, and It is possible to provide a stored program type step-type sequencer that is extremely suitable for controlling the above-mentioned equipment or equipment in accordance with one control specification selected from among these control specifications.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明に係る工歩進型シーケンスプロラマ
の電気的構成を示すブロック図、第2図は、同シーケン
スプログラマのフロントパネル正面図、第3図は、カセ
ットメモリの斜視図、第4図は、カセットメモリの一部
被断斜視図、第5図は、キーロック機構の一例を示す要
部拡大図、第6図はキーロツク回珍を示す回路図、第7
A図、第7B図はそれぞれ編物機による図柄の一例を示
す図、第8A図、第88図はそれぞれ第7A図、第78
図に対応するシーケンスプログラマのユーザズプログラ
ムを示す図である。 1……シーケンスプログラマ、2……入力端子、3・・
・・・・出力端子、4・・・・・・ユーザズプログラム
用記憶回路、5・・・・・・中央制御回路、6…・・・
キーボードスイッチ、8・・・・・・外部入力用インタ
ーフェイス回路、10・・・・・・外部出力用インター
フェイス回路、11・・・・・・入出力用導電帯、12
…・・・コネクタ部、13・・・・・・プリント基板、
14・・・・・・カセット、15…・・・不揮発性RA
Mのパッケージ、16・・…・カセットメモリ、19・
・・・・・キーロツク回路、20……抵抗、21・・・
…トランジスタ、22……抵抗、23・・・・・・抵抗
、24・・・・・・ジヤンパ部材、25a,25b・・
・・・・小孔、26a,26b・・・・・・L字型ピン
、27……挿入孔、28……前面パネル、L,.L・・
…・表示素子、30,31,32,33・・・・・・・
・・表示器、15・・・・・・不揮発性メモリ。 第2図第1図第3図 第4図 第5図 第6図 第7図 第8図
FIG. 1 is a block diagram showing the electrical configuration of a progressive sequence programmer according to the present invention, FIG. 2 is a front view of the front panel of the sequence programmer, and FIG. 3 is a perspective view of a cassette memory. FIG. 4 is a partially cutaway perspective view of the cassette memory, FIG. 5 is an enlarged view of the main part showing an example of the key lock mechanism, FIG. 6 is a circuit diagram showing the key lock mechanism, and FIG.
Figures A and 7B are diagrams each showing an example of a pattern produced by a knitting machine, and Figures 8A and 88 are diagrams 7A and 78, respectively.
It is a figure which shows the user's program of the sequence programmer corresponding to the figure. 1...Sequence programmer, 2...Input terminal, 3...
...Output terminal, 4...User's program memory circuit, 5...Central control circuit, 6...
Keyboard switch, 8... Interface circuit for external input, 10... Interface circuit for external output, 11... Conductive band for input/output, 12
...... Connector section, 13... Printed circuit board,
14...Cassette, 15...Nonvolatile RA
M package, 16...Cassette memory, 19.
...Key lock circuit, 20...Resistor, 21...
...Transistor, 22...Resistor, 23...Resistor, 24...Jumper member, 25a, 25b...
...Small hole, 26a, 26b...L-shaped pin, 27...Insertion hole, 28...Front panel, L, . L...
...Display element, 30, 31, 32, 33...
...Display unit, 15...Non-volatile memory. Figure 2 Figure 1 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 1 それぞれ外部入力機器に接続されるべき複数の外部
入力端子;それぞれ外部出力機器に接続されるべき複数
の外部出力端子と;前記外部入力端子へ供給される入力
信号を取込むための外部入力用インターフエイス回路と
;前記外部出力端子へと出力信号を送出するための外部
出力用インターフエイス回路と;各実行工程において各
外部出力端子へ送出すべき出力論理状態を記憶させるた
めの第1の記憶部と、各工程から次の工程への工程移行
条件を記憶させるための第2の記憶部とを有するユーザ
用記憶装置と;各外部出力端子の出力論理状態を表示す
るための出表示器と;工程番号を表示するための工程番
号表示器と;前記工程移行条件を表わすオペコード、オ
ペランドをそれぞれ表示するためのオペコード表示器お
よびオペランド表示器と;前記ユーザ用記憶装置の第1
,第2の記憶部に所望の情報を書込むために使用される
キーボードと;前記ユーザ用記憶装置の第1の記憶部に
記憶された出力論理状態に基づく外部出力制御と、前記
ユーザ用記憶装置の第2の記憶部に記憶された工程移行
条件に基づく工程歩進制御と、前記出力表示器、工程番
号表示器、オペコード表示器、オペンド表示器に対する
表示制御と、前記キーボードの入力操作に応答して行な
うユーザ用記憶装置への書込み制御とを銃括制御する中
央制御回路とを備えた工程歩進型のシーケンスプログラ
マであつて;前記外部入力用インターフエイス回路、外
部出力用インターフエイス回路および中央制御回路は共
通のハウジングに一体に収容され;前記出力表示器、工
程番号表示器、オペコード表示器、オペランド表示器お
よびキーボードは、前記ハウジングの前面パネルに取付
けられ;前記ユーザ用記憶装置は、コネクタ部を介して
外部と接続可能なカセツト内に収納密閉され;前記ハウ
ジングの前面パネルには、前記カセツトをハウジング内
へ挿抜自在に収納するための凹部の入口が開口形成され
るとともに、前記凹部の奥壁には前記カセツトのコネク
タと接続可能なコネクタが形成されていることを特徴と
する工程歩進型シーケンスプログラマ。
1. A plurality of external input terminals, each of which should be connected to an external input device; A plurality of external output terminals, each of which should be connected to an external output device; and an external input terminal for receiving input signals supplied to the external input terminal. an interface circuit; an external output interface circuit for sending an output signal to the external output terminal; and a first memory for storing an output logic state to be sent to each external output terminal in each execution process. a second storage unit for storing process transition conditions from each process to the next process; an output display unit for displaying the output logic state of each external output terminal; ; a process number display for displaying a process number; an operation code display and an operand display for respectively displaying an operation code and an operand representing the process transition conditions; a first memory of the user storage device;
, a keyboard used to write desired information into the second storage unit; external output control based on the output logic state stored in the first storage unit of the user storage device; and the user storage unit. Process step control based on process transition conditions stored in a second storage section of the apparatus, display control for the output display, process number display, operation code display, and open display, and input operation of the keyboard. A step-by-step sequence programmer equipped with a central control circuit that collectively controls writing to a user storage device in response; the external input interface circuit and the external output interface circuit. and central control circuitry are integrally housed in a common housing; the output display, process number display, opcode display, operand display and keyboard are mounted on the front panel of the housing; the user storage device is is housed and sealed in a cassette that can be connected to the outside through a connector part; the front panel of the housing has an entrance to a recess for storing the cassette so that it can be freely inserted into and removed from the housing; A step-by-step sequence programmer, characterized in that a connector connectable to the connector of the cassette is formed on the back wall of the recess.
JP16143678A 1978-12-27 1978-12-27 sequence programmer Expired JPS603211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16143678A JPS603211B2 (en) 1978-12-27 1978-12-27 sequence programmer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16143678A JPS603211B2 (en) 1978-12-27 1978-12-27 sequence programmer

Publications (2)

Publication Number Publication Date
JPS5588102A JPS5588102A (en) 1980-07-03
JPS603211B2 true JPS603211B2 (en) 1985-01-26

Family

ID=15735068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16143678A Expired JPS603211B2 (en) 1978-12-27 1978-12-27 sequence programmer

Country Status (1)

Country Link
JP (1) JPS603211B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445169A (en) * 1980-06-13 1984-04-24 The Tokyo Electric Co., Inc. Sequence display apparatus and method
JPS57151609U (en) * 1981-03-17 1982-09-22
JPS5885203U (en) * 1982-09-30 1983-06-09 松下電工株式会社 Sequence control device
JPS5885204U (en) * 1982-09-30 1983-06-09 松下電工株式会社 Sequence control device
JPS58170097U (en) * 1982-09-30 1983-11-12 松下電工株式会社 Memory unit of sequence control device
JPS59221708A (en) * 1983-05-31 1984-12-13 Fanuc Ltd Rom module for sequence program
JPH01149107A (en) * 1987-12-07 1989-06-12 Fanuc Ltd Numerical controller

Also Published As

Publication number Publication date
JPS5588102A (en) 1980-07-03

Similar Documents

Publication Publication Date Title
US3844139A (en) Installation for the control of knitting machines
US4122786A (en) Programmable stitch pattern forming control in an electronic sewing machine
DE69921721T2 (en) Robot control with teach-in device with button for executing a command sequence
US4244034A (en) Programmable dual stack relay ladder line solver and programming panel therefor
JPS603211B2 (en) sequence programmer
US4005664A (en) Sewing machine pattern selection system
US4247901A (en) Programmable dual stack relay ladder diagram line solver and programming panel therefor with prompter
US3913506A (en) Pattern selection system for sewing machines
JPS588872B2 (en) Sewing machine pattern selection device
US4414545A (en) Memory circuit for generating liquid crystal display characters
KR100649833B1 (en) Program-controlled household appliances
JPS63194693A (en) Sewing apparatus
US4269045A (en) Home knitting machine for producing programmed designs
US4365566A (en) Switch pattern selection and informational display arrangement for a multiple pattern sewing machine
JPS592043B2 (en) sequence programmer
JPS58126352A (en) Programmable knitting machine
US4651663A (en) Device for setting stitching conditions in an electronic control sewing machine
JPS6243201B2 (en)
JPS6236563B2 (en)
US4389953A (en) Sewing machine for sewing fancy seams
JP2764633B2 (en) Electronic sewing machine pattern selection device
JPS6236569B2 (en)
JPS5812254Y2 (en) calculator
GB2060202A (en) Control system for circular knitting machines
US3818724A (en) Data programming device, particularly for control of knitting machines