JPS6031186B2 - サイリスタゲ−ト回路における同期信号発生回路 - Google Patents
サイリスタゲ−ト回路における同期信号発生回路Info
- Publication number
- JPS6031186B2 JPS6031186B2 JP50089391A JP8939175A JPS6031186B2 JP S6031186 B2 JPS6031186 B2 JP S6031186B2 JP 50089391 A JP50089391 A JP 50089391A JP 8939175 A JP8939175 A JP 8939175A JP S6031186 B2 JPS6031186 B2 JP S6031186B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operational amplifier
- voltage
- generation circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arc Welding Control (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は電源からサィリス夕を通して負荷に可変電圧の
直流を供Ｖ給する場合において、溶接機等を同一電源で
使用すると電圧時間積分は小さくても波高値の大きな有
害電圧を生ずることがあり、このような場合にも前記サ
ィリスタを正常に動作させるようにしたサィリスタゲー
ト回路における同期信号の発生回路に関する。
直流を供Ｖ給する場合において、溶接機等を同一電源で
使用すると電圧時間積分は小さくても波高値の大きな有
害電圧を生ずることがあり、このような場合にも前記サ
ィリスタを正常に動作させるようにしたサィリスタゲー
ト回路における同期信号の発生回路に関する。
第１図はサィリス夕駆動用の従来の回路を示す。
同図イはＲＣの直列回路とトランスの中間タップとの差
電圧を利用する方式であってそのベクトル図口に示され
るようにトランス電圧ＥｊとＥＲ’ＥＣの関鰍円脳とな
りＲを１点１：Ｒの如く調節してやればＥｉとＥｏの位
相差は９００にすることが可能である、しかしこの方式
はＥｉに大きなノイズが入るとそのま）出力Ｅｏにも現
われるという欠点がある。第１図ハ，二は３相トランス
の相電圧を利用する方式であって図木から明らかなよう
に線間電圧ＥＲｓ，ＥｓＴ，ＥＴＲに対して相電圧Ｅｒ
，ＥＲ，Ｅｓは９００の位相差をもつている。
電圧を利用する方式であってそのベクトル図口に示され
るようにトランス電圧ＥｊとＥＲ’ＥＣの関鰍円脳とな
りＲを１点１：Ｒの如く調節してやればＥｉとＥｏの位
相差は９００にすることが可能である、しかしこの方式
はＥｉに大きなノイズが入るとそのま）出力Ｅｏにも現
われるという欠点がある。第１図ハ，二は３相トランス
の相電圧を利用する方式であって図木から明らかなよう
に線間電圧ＥＲｓ，ＥｓＴ，ＥＴＲに対して相電圧Ｅｒ
，ＥＲ，Ｅｓは９００の位相差をもつている。
この方式もノイズに対し全く対策がなくモータコントロ
ール用レオナードには適さない。さらに第１図へ，トは
トランスの位相推移とＲＣフィル夕を用いる方式であっ
て同図へ，トから判るようにＥＲｓにＲＣフィル夕をか
けてＥＲｓｏとするとフィル夕の特性を適当に選ぶこと
によりＥＲｓｏはＥｓＴと９００の位相差となる。この
方式は耐ノイズ性も可成りすぐれているがＥＲｓｏ，Ｅ
ｓ，ｏ，ＥＴＲｏの負荷抵抗Ｒしの値によってはＲの消
費電力が大きくなりＣの容量も大きくなり従って装置が
大型化するという欠点がある。
ール用レオナードには適さない。さらに第１図へ，トは
トランスの位相推移とＲＣフィル夕を用いる方式であっ
て同図へ，トから判るようにＥＲｓにＲＣフィル夕をか
けてＥＲｓｏとするとフィル夕の特性を適当に選ぶこと
によりＥＲｓｏはＥｓＴと９００の位相差となる。この
方式は耐ノイズ性も可成りすぐれているがＥＲｓｏ，Ｅ
ｓ，ｏ，ＥＴＲｏの負荷抵抗Ｒしの値によってはＲの消
費電力が大きくなりＣの容量も大きくなり従って装置が
大型化するという欠点がある。
以上はｓｉｎ波同期回路の一般形について説明したもの
であるが本願発明は上述した欠点のない安定した同期回
路を提供するものである。以下本発明の実施例を図面に
より説明する。
であるが本願発明は上述した欠点のない安定した同期回
路を提供するものである。以下本発明の実施例を図面に
より説明する。
第２図は実施例装置の概略回路図であって電源Ｅからは
ＳＣＲを通して負荷Ｌに可変電圧の直流を供給するもの
である。このためには例えば電源Ｅの正の半サイクルで
ＳＣＲのゲート端子にパルスＧＰを与える必要がある。
一方トランスＴｒの２組の二次巻線のうちＴｒｌは点線
で囲まれたゲート回路Ｇに士１２Ｖの電源を供給するた
めのものである。
ＳＣＲを通して負荷Ｌに可変電圧の直流を供給するもの
である。このためには例えば電源Ｅの正の半サイクルで
ＳＣＲのゲート端子にパルスＧＰを与える必要がある。
一方トランスＴｒの２組の二次巻線のうちＴｒｌは点線
で囲まれたゲート回路Ｇに士１２Ｖの電源を供給するた
めのものである。
他方のＴｒ２は交流電源Ｅに同期させてＳＣＲを通電さ
せるための同期信号として用いられる。ＶＲはＳＣＲを
任意の位相で通電させるための調整抵抗であって同ＶＲ
を調節すると負荷にか）る直列電圧を任意に変えること
ができる。第３図は第２図中のゲート回路Ｇの詳細回路
であって同図においてＰ１，Ｐ２，Ｐ３は演算増幅器で
ある。
せるための同期信号として用いられる。ＶＲはＳＣＲを
任意の位相で通電させるための調整抵抗であって同ＶＲ
を調節すると負荷にか）る直列電圧を任意に変えること
ができる。第３図は第２図中のゲート回路Ｇの詳細回路
であって同図においてＰ１，Ｐ２，Ｐ３は演算増幅器で
ある。
ＡＣＩＯＯＶの電圧が演算増幅器ＰＩへの入力となり、
一定の処理がなされたあと演算増幅器Ｐ２の出力となり
さらに演算増幅器Ｐ３の入力として加えられている。即
ち前記Ｐ１，Ｐ２はＡＣＩＯＯＶの入力電圧を積分し、
入力電圧に対し９０ｌｏ位相遅れをもつ交流電圧Ｅｏを
つくる。交流電圧Ｅｏと可変抵抗ＶＲの中点電位Ｖとが
抵抗Ｒ７，Ｒ８を通して演算増幅器Ｐ３の入力点で加え
られている。これら電圧ＶとＥｏの合成電位が負より正
に移ると演算増幅器Ｐ３の出力電圧は正より負に急激に
移行する。この変化をコンデンサＣを含む微分回路を通
してパルスに変換し最終段のパルストランスＰＴを通し
てＳＣＲへ供給するようになっている。この動作におけ
る各主要部の波形を第４図に示す。以上の動作は極めて
一般的なものであるが本発明では演算増幅器Ｐ１，Ｐ２
に．より構成される回路部分を要旨とするものである。
一定の処理がなされたあと演算増幅器Ｐ２の出力となり
さらに演算増幅器Ｐ３の入力として加えられている。即
ち前記Ｐ１，Ｐ２はＡＣＩＯＯＶの入力電圧を積分し、
入力電圧に対し９０ｌｏ位相遅れをもつ交流電圧Ｅｏを
つくる。交流電圧Ｅｏと可変抵抗ＶＲの中点電位Ｖとが
抵抗Ｒ７，Ｒ８を通して演算増幅器Ｐ３の入力点で加え
られている。これら電圧ＶとＥｏの合成電位が負より正
に移ると演算増幅器Ｐ３の出力電圧は正より負に急激に
移行する。この変化をコンデンサＣを含む微分回路を通
してパルスに変換し最終段のパルストランスＰＴを通し
てＳＣＲへ供給するようになっている。この動作におけ
る各主要部の波形を第４図に示す。以上の動作は極めて
一般的なものであるが本発明では演算増幅器Ｐ１，Ｐ２
に．より構成される回路部分を要旨とするものである。
第５図の回路は第３図の電源から出力Ｅ。までの部分を
再記したもので以下これについて説明すると、入力電圧
Ｅｉと演算増幅器ＰＩの出力ＥＫの間の関係は−Ｅｉ
ｌＥＫ＝玉Ｔ・青２十ｊのＣＩ （のは交流電圧Ｅｉの角周波数） 従って出力Ｅｏは ＝Ｅ器・（，十泌講読筈のＣ２‐Ｒ３）‐‐‐■上記■
式においてｗｃｌ・Ｒ２》１，のｃ２・Ｒ３》・．・・
．・・．・・■ 今式■が成立する如くｃｌ・Ｒ２，ｃ２・Ｒ３を選定す
ると式■はＥ。
再記したもので以下これについて説明すると、入力電圧
Ｅｉと演算増幅器ＰＩの出力ＥＫの間の関係は−Ｅｉ
ｌＥＫ＝玉Ｔ・青２十ｊのＣＩ （のは交流電圧Ｅｉの角周波数） 従って出力Ｅｏは ＝Ｅ器・（，十泌講読筈のＣ２‐Ｒ３）‐‐‐■上記■
式においてｗｃｌ・Ｒ２》１，のｃ２・Ｒ３》・．・・
．・・．・・■ 今式■が成立する如くｃｌ・Ｒ２，ｃ２・Ｒ３を選定す
ると式■はＥ。
〒彰．Ｊご誌３・Ｅｉ ・・…．・・・■となりＥ
ｏはＥｊに対し９００遅れた交流電圧となる。尚第５図
で抵抗Ｒ２を取りはずしコンデンサｃ２を短絡すると無
条件に９ぴ遅れた交流電圧をつくることができるように
考えられるが実際には周囲条件とくに温度変化により演
算増幅器ＰＩのドリフトが問題となり正確な交流電圧Ｅ
ｏを発生させることができない。又抵抗Ｒ２を余り４・
さくすると式■が成立しなくなる。実施例を示すとｃｌ
＝１山Ｆ Ｃ２＝１０〃ＦＲＩ：１０功ＫＱ
Ｒ２＝５１加ＫＱＲ４＝３０印ＫＱ Ｒ３
＝３０加ＫＱである。
ｏはＥｊに対し９００遅れた交流電圧となる。尚第５図
で抵抗Ｒ２を取りはずしコンデンサｃ２を短絡すると無
条件に９ぴ遅れた交流電圧をつくることができるように
考えられるが実際には周囲条件とくに温度変化により演
算増幅器ＰＩのドリフトが問題となり正確な交流電圧Ｅ
ｏを発生させることができない。又抵抗Ｒ２を余り４・
さくすると式■が成立しなくなる。実施例を示すとｃｌ
＝１山Ｆ Ｃ２＝１０〃ＦＲＩ：１０功ＫＱ
Ｒ２＝５１加ＫＱＲ４＝３０印ＫＱ Ｒ３
＝３０加ＫＱである。
上記Ｒ２３５１雌Ｑでは演算増幅器ＰＩの温度ドリフト
の問題を解決できないのでこのために、コンデンサｃ２
を入れて演算増幅器ＰＩと出力Ｅ。
の問題を解決できないのでこのために、コンデンサｃ２
を入れて演算増幅器ＰＩと出力Ｅ。
との直流的な縁を断つことによりドリフトの問題が解決
された。尚第２図〜第５図の説明においては単相半波の
回路について説明したことがこの技術思想が任意の多相
回路にも適用できる。
された。尚第２図〜第５図の説明においては単相半波の
回路について説明したことがこの技術思想が任意の多相
回路にも適用できる。
本発明の効果を挙げると次のようである。
‘ィー 耐ノイズ特性がすぐれている。
交流電源は一般には正しい正弦波形とは限らない。
とくに機械工場においては溶接機やクレーンなどを使用
しているので本発明実施例の負荷、例えば加工用の工作
機械に取付けられる直流モータに共通の交流電源を使用
した場合など同直流モータ駆動用のサィリスタが正しく
点弧しないなどの問題が生じたが本発明の如く積分回路
を介することにより瞬間的なノイズなどは吸収されるの
で正しい正弦波に対しトリガさせることができた。【〇
’又積分回路によって出力Ｅｏが９０ｏ位相をずらせて
あるので、第４図に示す如く入力電圧Ｖの−Ｅｏから十
Ｂｏの変化範囲が丁度、交流電源Ｅｉの１８００の範囲
に対応しており制御範囲は何ら制限されない。
しているので本発明実施例の負荷、例えば加工用の工作
機械に取付けられる直流モータに共通の交流電源を使用
した場合など同直流モータ駆動用のサィリスタが正しく
点弧しないなどの問題が生じたが本発明の如く積分回路
を介することにより瞬間的なノイズなどは吸収されるの
で正しい正弦波に対しトリガさせることができた。【〇
’又積分回路によって出力Ｅｏが９０ｏ位相をずらせて
あるので、第４図に示す如く入力電圧Ｖの−Ｅｏから十
Ｂｏの変化範囲が丁度、交流電源Ｅｉの１８００の範囲
に対応しており制御範囲は何ら制限されない。
又９ぴ遅れた交流電圧をつくることは本説明回路以外に
も種々考えられるが耐ノイズ特性を考慮すると本回路が
すぐれている。
も種々考えられるが耐ノイズ特性を考慮すると本回路が
すぐれている。
し一 電源周波数に無関係である。
本回路は積分回路より構成されているので、９び遅れた
交流電圧を発生させるという点については、電源周波数
が５０ＨＺでも６０ＨＺでもほとんど変化しない。
交流電圧を発生させるという点については、電源周波数
が５０ＨＺでも６０ＨＺでもほとんど変化しない。
従って電源周波数が変っても菱贋の再調整、切換などの
装置は不要である。
装置は不要である。
【図面の簡単な説明】
第１図イ〜トは従来の同期回路の回路図、第２図は、本
発明実施例回賂の概略図、第３図は、第２図のゲート回
路の詳細回路図、第４図は、第５図の回路の要部波形図
、第５図は第３図の本発明部分を説明する図である。 Ｅ・・・・・・交流電源、Ｅｉ・・・・・・電源電圧、
Ｇ・・・・・・ゲート回路、Ｌ・・・・・・直流負荷、
Ｐ１，Ｐ２，Ｐ３・・・・・・演算増幅器、ＶＲ・・・
・・・可変抵抗、Ｅｏ・・・・・・出力電圧。 第１図 才７図 第２図 第３図 第４図 第５図
発明実施例回賂の概略図、第３図は、第２図のゲート回
路の詳細回路図、第４図は、第５図の回路の要部波形図
、第５図は第３図の本発明部分を説明する図である。 Ｅ・・・・・・交流電源、Ｅｉ・・・・・・電源電圧、
Ｇ・・・・・・ゲート回路、Ｌ・・・・・・直流負荷、
Ｐ１，Ｐ２，Ｐ３・・・・・・演算増幅器、ＶＲ・・・
・・・可変抵抗、Ｅｏ・・・・・・出力電圧。 第１図 才７図 第２図 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 １ 交流電源と９０°位相のずれた正弦波電圧を同期信
号に用いるようにしたサイリスタ式整流装置のゲートパ
ルス発生回路において、 前記交流電源には第１の抵抗
Ｒ１を介して第１の演算増幅器Ｐ１を接続すると共に同
第１の演算増幅器の帰還路に第２の抵抗Ｒ２、第１のコ
ンデンサＣ１を並列接続してなる積分回路と、 同積分
回路出力に対し直列接続された第２のコンデンサＣ２お
よび第３の抵抗Ｒ３を介して結合された第２の演算増幅
器Ｐ２とからなり且つ交流電源の周波数ω，第１、第２
のコンデンサＣ１，Ｃ２、第２、第３の抵抗Ｒ２，Ｒ３
に関してωＣ１・Ｒ２≫１，ωＣ２・Ｒ３≫１ が成立する如くＣ１・Ｒ２，Ｃ２・Ｒ３の値を設定して
前記第２の演算増幅器出力を前記ゲートパルス発生回路
の同期信号として用いることを特徴とするサイリスタゲ
ート回路における同期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089391A JPS6031186B2 (ja) | 1975-07-21 | 1975-07-21 | サイリスタゲ−ト回路における同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089391A JPS6031186B2 (ja) | 1975-07-21 | 1975-07-21 | サイリスタゲ−ト回路における同期信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5212555A JPS5212555A (en) | 1977-01-31 |
| JPS6031186B2 true JPS6031186B2 (ja) | 1985-07-20 |
Family
ID=13969348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50089391A Expired JPS6031186B2 (ja) | 1975-07-21 | 1975-07-21 | サイリスタゲ−ト回路における同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031186B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850175A (ja) * | 1981-09-22 | 1983-03-24 | Daihen Corp | 直流ア−ク溶接機 |
| JPH0649110Y2 (ja) * | 1986-10-09 | 1994-12-12 | 三洋電機株式会社 | ゼロボルト信号発生回路 |
-
1975
- 1975-07-21 JP JP50089391A patent/JPS6031186B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5212555A (en) | 1977-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dixon et al. | Control system for three-phase active power filter which simultaneously compensates power factor and unbalanced loads | |
| US3753063A (en) | Stabilizing means for an a-c motor drive | |
| US3652924A (en) | Arrangement for controlling the current of an at least two-phase load with constant frequency supply voltage | |
| US4815052A (en) | Automatic overvoltage protection circuit | |
| JP2996542B2 (ja) | インバータ式電源装置 | |
| US4308465A (en) | Frequency control for paralleled AC systems | |
| JPS6031186B2 (ja) | サイリスタゲ−ト回路における同期信号発生回路 | |
| JP3113294B2 (ja) | 携帯用発電機 | |
| US4692686A (en) | Low-distortion line voltage regulator | |
| US4473784A (en) | Power control circuit | |
| US4117389A (en) | Low frequency high output alternating current generating device | |
| US3164769A (en) | Frequency regulator | |
| US3670235A (en) | Motor control system with compensation for low-frequency variations in motor energizing voltage | |
| SU997216A1 (ru) | Способ стабилизации частоты вращени однофазного коллекторного электродвигател | |
| US2795747A (en) | Automatic speed and stabilizing control using variable transmission | |
| GB1167025A (en) | Static Regenerative Direct Current Motor Control. | |
| GB1393076A (en) | Series ac commutator motor with regulated speed | |
| US4287556A (en) | Capacitive current limiting inverter | |
| US2619629A (en) | Low-frequency generator | |
| JP2934679B2 (ja) | インバータ装置 | |
| US3600691A (en) | Synchronous demodulator | |
| JPS5842710B2 (ja) | 位相制御回路 | |
| JPS60257774A (ja) | 周波数制御回路 | |
| SU1300620A2 (ru) | Статический преобразователь дл питани гистерезисного двигател | |
| JPS6311916Y2 (ja) |