JPS6029949B2 - electronic musical instrument device - Google Patents

electronic musical instrument device

Info

Publication number
JPS6029949B2
JPS6029949B2 JP56086469A JP8646981A JPS6029949B2 JP S6029949 B2 JPS6029949 B2 JP S6029949B2 JP 56086469 A JP56086469 A JP 56086469A JP 8646981 A JP8646981 A JP 8646981A JP S6029949 B2 JPS6029949 B2 JP S6029949B2
Authority
JP
Japan
Prior art keywords
data
note
circuit
key
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56086469A
Other languages
Japanese (ja)
Other versions
JPS57201282A (en
Inventor
公太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP56086469A priority Critical patent/JPS6029949B2/en
Publication of JPS57201282A publication Critical patent/JPS57201282A/en
Publication of JPS6029949B2 publication Critical patent/JPS6029949B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、演奏練習すべき曲の楽譜データに対応して
、押鍵操作すべき鍵を表示指示させるようにした電子楽
器装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic musical instrument device that displays and instructs keys to be pressed in accordance with musical score data of a piece of music to be practiced.

電子楽器において、鍵盤部の演奏操作練習を独習的に行
なわせる手段として、演奏練習すべき曲の楽譜データに
もとづき、音符データを順次読み出し、この音符データ
に対応する音高の鍵を表示指示しうろことが考えられて
いる。
In an electronic musical instrument, as a means for self-studying keyboard performance operations, note data is sequentially read out based on the musical score data of the song to be practiced, and the key of the pitch corresponding to this note data is displayed and instructed. It is thought to be scaly.

すなわち、演奏練習者は、その押鍵表示された鍵を視覚
的に認知し、その表示された鍵を押鍵操作することによ
って練習曲の演奏が行なえるようになるものである。こ
の場合、上記押鍵表示に供される音符データは、その音
符の符長時間間隔に対応して読み出され、押鍵表示もそ
の符長時間に対応して行なわれるものである。実際の演
奏練習者は、楽譜を見ながら、また上記押鍵表示を確認
しながら演奏練習するものであるが、特に初心者にあっ
ては、押鍵表示に追従しながら鍵の操作をする状態とな
る。
That is, the performance practitioner visually recognizes the displayed keys and can play the practice piece by pressing the displayed keys. In this case, the note data provided for the key press display is read out corresponding to the note length interval of the note, and the key press display is also performed corresponding to the note length. Actual performance practitioners practice while looking at the score and checking the above-mentioned key press display, but beginners in particular practice playing the keys while following the key press display. Become.

したがって、実際に操作すべき鍵が表示指定されてから
、ある程度の時間の遅れをもって、その表示指定された
鍵が操作されるようになるものであり、例えば自動リズ
ム演奏等に合わせた演奏練習を実行することが困難であ
る。このため、押鍵表示を実際に押鍵すべきタイミング
より先行して行なわせ、練習者に次に操作すべき鍵を先
行して表示指定することが考えられている。
Therefore, after the key to be actually operated is displayed and specified, the displayed key will be operated after a certain time delay. Difficult to implement. For this reason, it has been considered to display a key press display in advance of the timing at which the key is actually to be pressed, and to allow the practitioner to display and designate the next key to be operated in advance.

例えば、現在実際に演奏すべき音符よりも1音符先行し
てこの先行音符を読み出し、1音符分先行表示するもの
である。
For example, this preceding note is read out one note ahead of the note to be actually played at present, and displayed one note in advance.

しかし、これでは押鍵表示のタイミングと実際に鍵を操
作すべきタイミングとの間隔が大きすぎる場合もあり、
初心者において、リズムに対応して鍵操作することが困
難となる。また、押鍵表示を見てから実際に押鍵動作が
行なわれるまでの時間を想定し、常に特定された一定時
間だけ先行して、操作すべき鍵を表示することも考えら
れている。
However, with this, the interval between the timing of the key press display and the timing of actually operating the key may be too large.
For beginners, it becomes difficult to operate the keys in accordance with the rhythm. It has also been considered to always display the key to be operated in advance by a specified fixed period of time, assuming the time from when the key press display is viewed until the key press operation is actually performed.

しかし、このような場合でも非常に短い符長の音符が連
続するような場合、途中の音符がとばされて押鍵表示が
されるような状態も生じ、練習者が操作すべき鍵を明確
に知ることが困難となる。この発明は上記のような点に
鑑みなされたもので、押鍵操作すべき鍵を、楽譜データ
にもとづき表示し指定をするようにすると共に、この押
鍵表示が、音符の符艮時間に対して特定される時間割合
で行なわれ、リズムにともなった押鍵操作練習が効果的
に実行できるようにする電子楽器装置を提供しようとす
るものである。
However, even in such cases, when there are consecutive notes with very short note lengths, a situation may occur where the notes in the middle are skipped and the keys displayed are displayed, making it difficult for the practitioner to clearly identify the key to be operated. It becomes difficult to know. This invention has been made in view of the above-mentioned points, and the key to be pressed is displayed and specified based on musical score data, and this key press display is made in accordance with the note duration of the note. It is an object of the present invention to provide an electronic musical instrument device that allows key pressing practice to be carried out in accordance with the rhythm at a time ratio specified by the rhythm.

すなわち、この発明に係る電子楽器装置は、楽譜データ
を記憶したデータメモリから、音符データを符長時間に
対応して読み出し、鍵盤部で押鍵表示すると共に、現に
演奏すべき音符につづく次の先行音符データを検知し、
その音符データの音高に対応する鍵を、符長時間に対し
て特定される時間割合で先行して表示指定するようにし
たものである。
That is, the electronic musical instrument device according to the present invention reads note data corresponding to the note length from a data memory storing musical score data, displays key presses on the keyboard, and displays the next note following the currently played note. Detects the preceding note data,
The key corresponding to the pitch of the note data is designated to be displayed in advance at a time ratio specified for the note length.

以下図面を参照してこの発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.

第1図はその構成を示したもので、11は演奏練習すべ
き曲を表現する楽譜であり、この楽譜11には、例えば
磁気的な記録部11aが形成されている。この記録部1
1aには、その楽譜11に記載された演奏曲を表現する
楽譜データの記録されるもので、この記録データは楽譜
データ謙取制御装置12において読み取られる。この場
合、この読取制御装置12は、例えば楽器キャビネット
の譜面立てに対応して設けられ、楽譜11をこの譜面立
てに設定した時に、記録部11aの記録データが読み込
まれるようにすると効果的である。ここで、記録部11
aに記録された楽譜データは、例えば上鍵盤UKの演奏
に対応するメロディデータと、下鍵盤さらにペダル鍵盤
の演奏に対応する伴奏音データでなり、このそれぞれの
データは例えば第2図および第3図に示すようなフオー
マットで構成される。
FIG. 1 shows its configuration. Numeral 11 is a musical score representing a piece of music to be practiced, and this musical score 11 has, for example, a magnetic recording section 11a formed therein. This recording section 1
In 1a, musical score data expressing the performance piece written in the musical score 11 is recorded, and this recorded data is read by the musical score data controller 12. In this case, it is effective if the reading control device 12 is provided corresponding to, for example, a music stand of a musical instrument cabinet, so that when the musical score 11 is set on this music stand, the data recorded in the recording section 11a is read. . Here, the recording section 11
The musical score data recorded in a is composed of, for example, melody data corresponding to the performance of the upper keyboard UK, and accompaniment sound data corresponding to the performance of the lower keyboard and further the pedal keyboard. It is configured in the format shown in the figure.

まず、メロディデー外ま第2図に示すように音高を示す
キーコード「KC」データと符長時間を示す符長「LN
G」データとの組み合せで、1つの音符データを構成す
るもので、これらデータは譜面上の音符順次にアドレス
設定して構成される。
First, outside of the melody day, as shown in Figure 2, the key code "KC" data indicating the pitch and the note length "LN" indicating the note length.
In combination with "G" data, one musical note data is constituted, and these data are constructed by setting addresses in the order of musical notes on the musical score.

そして、最終音符データの符長データにつつくアドレス
位置に終了「FINISH」データが設定される。また
、伴奏音データは第3図に示すようにコード名「NAM
E」データとこのコードの符長範囲を示す符長データの
組み合わせで、ベース音、コード音を指定する音符デー
タが構成される。
Then, end "FINISH" data is set at the address position corresponding to the note length data of the final note data. In addition, the accompaniment sound data has the code name “NAM” as shown in Figure 3.
A combination of the "E" data and the note length data indicating the note length range of this chord constitutes the note data specifying the bass note and chord note.

そして、これら伴奏音用の音符データは、順次にアドレ
ス設定して構成される。そして、これらフオーマットに
示される各キーコード、符長、コード名等のデータは、
例えば8ビットの状報で構成されるもので、その中の上
位2ビットはデータ種類の識別コードとして使用される
These note data for accompaniment tones are configured by sequentially setting addresses. The data such as each key code, note length, chord name, etc. shown in these formats is
For example, it is composed of 8-bit status information, of which the upper two bits are used as an identification code of the data type.

残りの6ビットはデータ内容に応じて適宜使用されるも
のであるが、キーコード「KC」データの場合は、6ビ
ットの中の2ビットでオクターフコードを表現し、他の
4ビットで音名を表現して、この両者で音高データが構
成されるようにする。また、コード名データの場合は、
残りの6ビットの中の2ビットで「メジヤ」「マイナ」
「hh」等のコード種類を、他の4ビットはコード音の
根音を表現する音名コードとされる。さらに符長データ
では、6ビットで符長時間に対応する数値を表現し、終
了コードはオール「1」の特殊コードで構成する。ここ
で、休止符もキーコードデータの一部として表現され、
この場合は残り6ビットをオール「0」として表現する
The remaining 6 bits are used as appropriate depending on the data content, but in the case of key code "KC" data, 2 of the 6 bits represent the octave code, and the other 4 bits represent the sound. The first name is expressed, and the pitch data is composed of both. Also, in the case of code name data,
2 bits out of the remaining 6 bits are ``Mejiya'' and ``Mina''.
The other 4 bits are used as a pitch name code representing the root tone of the chord sound, such as "hh". Furthermore, the mark length data expresses a numerical value corresponding to the mark length using 6 bits, and the end code is composed of a special code of all "1"s. Here, the rest mark is also expressed as part of the keycode data,
In this case, the remaining 6 bits are expressed as all "0".

すなわち、このような楽譜データの記録された楽譜を、
楽譜データ謙取制御装置12に設定すると、この制御装
置12から、RAM等でなるメロディデータメモリー3
および伴奏音データメモリ14それぞれに対して、ライ
ト(書き込み)命令が与えられ、このデータメモリ13
,14はライト状態に設定される。
In other words, a musical score in which such musical score data is recorded,
When music score data is set in the Kendori control device 12, the melody data memory 3 consisting of RAM etc. is sent from this control device 12.
A write command is given to each of the data memory 13 and the accompaniment sound data memory 14.
, 14 are set to the write state.

また、制御装置12は、記録部11aから、第2図およ
び第3図に示したようなフオーマットのデータを、アド
レス順次に読み出すと共に、その読み出しデータをデー
タメモリ13,14に供給すると共に、その読み込みア
ドレスデータをセレクタ15,16に入力A信号として
供給する。このようなデータ読み込み状態においては、
制御装置12からさらにアドレスセレクト指令が与えら
れ、上記セレクタ15,16に対して入力Aを選択する
信号SAを供給し、制御装置12から発生されたアドレ
スデータをデータメモリ13,14に与えるようにする
。すなわち、楽譜11の記録部11aに記録されている
楽譜データは、第2図および第3図に示したフオーマッ
トの状態で、データメモリ13,14にそれそれ書き込
み設定される。ここで、セレクタ15,16には、それ
ぞれアドレスカウンタ17,18からのアドレス計数デ
ータが入力Bとして供給されるもので、制御装置12か
らのアドレスセレクト指令の存在しない時には、インバ
ータ19,20によつてセレクタ15,16にセレクト
指令SBが与えられる。
Further, the control device 12 reads data in the format shown in FIGS. 2 and 3 from the recording unit 11a in address order, and supplies the read data to the data memories 13 and 14. The read address data is supplied to selectors 15 and 16 as an input A signal. In this data loading state,
An address select command is further given from the control device 12, and a signal SA for selecting input A is supplied to the selectors 15 and 16, so that the address data generated from the control device 12 is given to the data memories 13 and 14. do. That is, the musical score data recorded in the recording section 11a of the musical score 11 is written and set in the data memories 13 and 14 in the format shown in FIGS. 2 and 3, respectively. Here, address count data from address counters 17 and 18 is supplied as input B to selectors 15 and 16, respectively, and when there is no address selection command from control device 12, inverters 19 and 20 Then, select command SB is given to selectors 15 and 16.

このようにして、メロディデータメモリ13および伴奏
音データメモリ14それぞれに、所定の楽譜データが書
き込み終了した状態で、制御装置12からのライト命令
が断たれ、データメモリ13,14は共にリード(読み
出し)状態に設定される。同時にアドレスセレクト指令
も断たれ、セレクタ15,16はアドレスカウンタ17
,18からのアドレスデータを選択して、それぞれデー
タメモリー3,14に与えられるようになる。この電子
楽器装置には、演奏開始を指令するスタートスイッチ2
1が設けられる。このスタートスイッチ21は、例えば
自己復帰型で構成され、その操作没入時に微分回路22
から微分パルス信号が発生される。この微分パルス信号
は、△STRT信号として使用され、前記アドレスカウ
ンタ17,18をリセットして初期設定する等のために
使用されるものであり、またフリツプフロツプ回路23
をセットして、演奏動作指令の「PLAY」信号を発生
させる。
In this way, when the predetermined score data has been written to each of the melody data memory 13 and accompaniment data memory 14, the write command from the control device 12 is cut off, and both data memories 13 and 14 are read (read). ) state. At the same time, the address select command is also cut off, and selectors 15 and 16 are switched to address counter 17.
, 18 are selected and applied to data memories 3 and 14, respectively. This electronic musical instrument device includes a start switch 2 for commanding the start of performance.
1 is provided. This start switch 21 is configured, for example, as a self-resetting type, and when the start switch 21 is operated, the differential circuit 22
A differential pulse signal is generated from. This differential pulse signal is used as a ΔSTRT signal, and is used for resetting and initializing the address counters 17 and 18, and is also used for the flip-flop circuit 23.
is set, and a "PLAY" signal for a performance operation command is generated.

また、上記微分パルス信号は、例えばシステムクロック
めで駆動されるディレードフリップフロップ等である2
段直列にした遅延回路24a,24bに供給し、△ST
RT信号よりクロック少2個分遅れた△STRr信号を
発生させるようにしてなる。前記メロディ用および伴奏
音用のデータメモリ13,14それぞれから読み出され
るデータは、識別コード検出回路25,26に供給し、
それぞれのデータメモリ13,14から読み出されるデ
ータの識別コードを判別する。すなわち、データメモリ
13から、キーコードデータが読み出された時は、識別
コード検出回路25からメロディキーコード検出信号「
MEKC」を発生し、これにつづいて符長データの読み
出された場合にはメロディ符長検出信号「MELG」を
発生すると共に、終了コード「FINISH」を検出し
た時には、フリップフロップ回路.23に対してリセッ
ト指令を与える。また、伴奏音データメモリー4からコ
ード名データが読み出された時は、識別コード検出回路
26から、コード名検出信号「CHKC」を、これにつ
づくコード符長データが読み出された時はコード符長検
出信号「CHLG」を発生する。また、メロディデータ
メモリ13から読み出されたデータは、ラツチ回路27
,28にそれぞれ供給されるもので、このラッチ回路2
7,28には、それぞれ識別コード検出回路25から信
号「M旧KC」および「MELG」をロード指令として
供給して、それぞれキーコードデータおよび符長データ
をラッチ記憶するようにしてなる。また、伴奏音データ
メモリー4からの読み出しデータは、ラツチ回路29,
3川こ供給するもので、このラッチ回路29,3川こ対
しては、識別コード検出回路26からの検出信号「CH
KC」および「CHLG」をロード指令として供給する
。このように各データを記憶するラッチ回路27〜30
それぞれの記憶デー外ま、さらにラツチ回路31〜34
にそれぞれ供給するもので、これらラッチ回路31〜3
4に対しては、それぞれその前段のラッチ回路27〜3
0と同様の信号「M旧KC」「MELGJ「CHKC」
「CHLG」をロード指令として供給してなる。
Further, the differential pulse signal may be applied to a delayed flip-flop or the like driven by a system clock, for example.
ΔST
A ΔSTRr signal delayed by two clocks from the RT signal is generated. The data read from the melody and accompaniment data memories 13 and 14, respectively, is supplied to identification code detection circuits 25 and 26,
The identification code of the data read from each data memory 13, 14 is determined. That is, when the key code data is read from the data memory 13, the identification code detection circuit 25 outputs the melody key code detection signal "
When the note length data is subsequently read out, the melody note length detection signal ``MELG'' is generated, and when the end code ``FINISH'' is detected, the flip-flop circuit .MEKC is generated. A reset command is given to 23. Furthermore, when chord name data is read out from the accompaniment sound data memory 4, a chord name detection signal "CHKC" is sent from the identification code detection circuit 26, and when chord note length data following this is read out, a chord name detection signal is sent out from the identification code detection circuit 26. Generates a note length detection signal "CHLG". Further, the data read from the melody data memory 13 is transferred to the latch circuit 27.
, 28, respectively, and this latch circuit 2
Signals ``M old KC'' and ``MELG'' are supplied from the identification code detection circuit 25 as load commands to 7 and 28, respectively, and key code data and note length data are latched and stored, respectively. Further, the data read from the accompaniment sound data memory 4 is transferred to the latch circuit 29,
The latch circuits 29 and 3 are supplied with the detection signal "CH" from the identification code detection circuit 26.
KC" and "CHLG" are supplied as load commands. Latch circuits 27 to 30 that store each data in this way
In addition to each memory data, latch circuits 31 to 34
These latch circuits 31 to 3
4, the latch circuits 27 to 3 in the preceding stage, respectively.
Signals similar to 0 “M old KC” “MELGJ “CHKC”
"CHLG" is supplied as a load command.

すなわち、ラッチ回路31には現に演奏に供されるキー
コードの現データがラッチ記憶され、その前段のラツチ
回路27には、その次の音符データにもとづくキーコー
ドが先行データとしてラツチ記憶されるもので、ラッチ
回路31の現データは自動メロディ音形成回路35に供
給され、このデータに対応する音高のメロディ用楽音信
号が形成されるようになる。
That is, the latch circuit 31 latches and stores the current data of the key code that is actually used for performance, and the preceding latch circuit 27 latches and stores the key code based on the next note data as preceding data. The current data of the latch circuit 31 is supplied to the automatic melody sound forming circuit 35, and a melody musical sound signal having a pitch corresponding to this data is formed.

この場合、この形成回路35には、アンド回路36から
駆動指令(ィネーフル=EN)が供給され、アンド回路
36には前記「PLAYJ信号と共に、発音指令スイッ
チ37の投入時の信号が供給されるもので、スイッチ3
7の投入状態で上記楽音信号が発生され、増幅器38を
介してスピーカ39に供給し、自動メロディ演奏者とし
て発音されるようになる。この自動メロディ演奏音は、
適宜後述する練習演奏のための参考演奏音として使用さ
れるもので、このような・場合には、その演奏音量レベ
ルを小さなものとするように調節できるようにしておけ
ばよい。同様に、ラッチ回路32には上記現データに対
応する符長の現データがラツチ記憶され、ラッチ回路2
8には先行データの記憶されるもので、この特長の現デ
ータは、前記ラッチ回路27からのキーコードの先行デ
ータと共に制御回路401こ供給する。同様に、ラッチ
回路29および33には、コード名データの先行データ
および現データがラッチ記憶される状態となり、ラッチ
回路33からの現コード名データは自動伴奏音形成回路
41に供給し、コード名データにもとづくベース音およ
びコード音の楽音信号を形成する。
In this case, the forming circuit 35 is supplied with a drive command (ENEFULLY=EN) from an AND circuit 36, and the AND circuit 36 is supplied with a signal when the sound production command switch 37 is turned on together with the PLAYJ signal. So switch 3
7, the musical tone signal is generated and supplied to the speaker 39 via the amplifier 38, so that it is produced as an automatic melody player. This automatic melody playing sound is
It is used as a reference performance sound for a practice performance to be described later, and in such a case, it is sufficient to be able to adjust the performance volume level to a low level. Similarly, current data with a note length corresponding to the current data is latched and stored in the latch circuit 32.
8 stores preceding data, and the current data of this feature is supplied to the control circuit 401 together with the preceding data of the key code from the latch circuit 27. Similarly, the latch circuits 29 and 33 are in a state where the preceding data and current data of the chord name data are latched stored, and the current chord name data from the latch circuit 33 is supplied to the automatic accompaniment tone forming circuit 41, and the chord name data is Form musical tone signals of bass notes and chord notes based on the data.

この形成回路41にも、「PLAY」信号および発音指
令スイッチ42からの信号の供給されるアンド回路43
から動作指令信号が供給されるもので、発生されるベー
ス音、コード音の楽音信号は増幅器38に供給し、スピ
ーカ29から自動伴奏音として発音されるようになる。
ここで、テンポ発振器44からのテンポクロツク信号T
CLの供給されるリズムパターン発生回路45が設けら
れる。
This forming circuit 41 is also supplied with an AND circuit 43 which is supplied with the "PLAY" signal and a signal from the sound generation command switch 42.
The musical tone signals of the generated bass tone and chord tone are supplied to the amplifier 38, and are output from the speaker 29 as automatic accompaniment tones.
Here, the tempo clock signal T from the tempo oscillator 44
A rhythm pattern generation circuit 45 to which CL is supplied is provided.

このリズムパターン発生回路45は、例えばテンポクロ
ツク信号TCLをバィナリ的に計数し、その計数ビット
情報をROM等で組み合わせて、リズム種類に対応した
りズムパターン信号、さらに上記ベース音、コード音を
リズム表現するりズムパルス信号を形成するもので、図
示しないリズム選択手段で選択されたりズム種類のリズ
ムパターン信号およびリズムパルス信号を発生する。そ
して、このリズムパルス信号は、自動伴奏音形成回路4
1に供給し、発生されるベース音およびコード音をリズ
ム表現するものである。また、リズムパターン信号は、
リズム音源回路46を駆動して、打楽器音による自動リ
ズム音信号を発生し、増幅器38を介してスピーカ39
から自動リズム演奏音として発音されるようにしてなる
。上記テンポ発振器44からのテンポクロツク信号TC
Lは、テンポカゥンタ47に計数信号として供給すると
共に、前記制御回路4川こ供給するもので、テンポカウ
ンタ47の計数値データは、ラッチ回路34に記憶され
た現符長データと、比較回路48で比較される。
This rhythm pattern generation circuit 45, for example, counts the tempo clock signal TCL in a binary manner, and combines the counted bit information in a ROM or the like to generate a rhythm pattern signal corresponding to the rhythm type, as well as the above-mentioned bass tone and chord tone. It forms a rhythm pulse signal, and generates a rhythm pattern signal and a rhythm pulse signal of the rhythm type selected by a rhythm selection means (not shown). Then, this rhythm pulse signal is transmitted to the automatic accompaniment tone forming circuit 4.
1, and the generated bass and chord sounds are rhythmically expressed. In addition, the rhythm pattern signal is
The rhythm sound source circuit 46 is driven to generate an automatic rhythm sound signal based on percussion instrument sounds, and the signal is output to the speaker 39 via the amplifier 38.
From then on, it will be pronounced as an automatic rhythm performance sound. Tempo clock signal TC from the tempo oscillator 44
L is supplied to the tempo counter 47 as a count signal and also to the control circuit 4, and the count value data of the tempo counter 47 is compared with the current note length data stored in the latch circuit 34 and the comparison circuit 48. be compared.

そして、この比較回路48からは、供給される両データ
の一致した時にイコール信号EQを発生し、オア回路4
9を介してテンポカウンタ47をリセットするようにし
てなる。このオア回路49には、さらに△STRT信号
も供給され、演奏開始時にリセットして初期設定される
もので、ラッチ回路34にラッチされた符長データと一
致する時間の経過する毎に、比較回路48からイコール
信号EQが発生される状態となる。第4図は前記制御回
路40の具体的構成例を示すもので、ラッチ回路27か
らの先行キーコードデータはラッチ回路50‘こ供給さ
れる。
The comparison circuit 48 generates an equal signal EQ when both supplied data match, and outputs an equal signal EQ to the OR circuit 4.
9, the tempo counter 47 is reset. This OR circuit 49 is further supplied with a ΔSTRT signal, which is reset and initialized at the start of a performance, and the comparison circuit 48, an equal signal EQ is generated. FIG. 4 shows a specific example of the configuration of the control circuit 40, in which the preceding key code data from the latch circuit 27 is supplied to the latch circuit 50'.

また、ラッチ回路32からの現符長データは、比較回路
51‘こ供給すると共に、「0.5」および「0.75
」の乗算回路52a,52bに供給し、供給される符長
データを50%および75%の変換符長データとして、
セレクタ53に入力AおよびBとして供給する。このセ
レクタ53には、セレクトスイッチ54により、上記入
力AあるいはBを選択するセレクト信号SAあるいはS
Bが供給され、選択された変f製符長データは比較回路
55に供給する。そして、比較回路51および55に対
して、テンポクロック信号TCLを計数するテンポカウ
ンタ56の計数値データを比較データとして供給するも
ので、比較回路55からのイコール信号EQは、△ST
Rr信号と共にオア回路57に供給し、このオア回路5
7からの出力信号はラッチ回路501こロード指令とし
て供給する。また、比較回路51からのイコール信号E
Qは、△STRT信号と共にオア回路58に供給し、こ
のオア回路58からの出力信号はテンポカウン夕56を
リセットする。すなわち、比較回路51は、前記比較回
路48と同機に作用し、ラッチ回路32にラッチ記憶さ
れた符長データに相当する時間の経過毎にイコール信号
EQを発生するようになる。この比較回路51および4
8から発生されるイコール信号EQは、それぞれアンド
回路59,601こ供給する。このアンド回路59,6
川こは、それぞれ識別コ−ド検出回路25,26からの
符長コード検出信号「MELG」および「CHレG」が
それぞれゲ−ト信号として供給される。この検出信号「
MELG」および「Cモ比G」は、符長データの読み出
されている時に発生されるもので、この信号「MELG
」および「CHLG」はさらにそれぞれィンバータ61
,62に供給する。
Further, the current mark length data from the latch circuit 32 is supplied to the comparator circuit 51', and the current mark length data is "0.5" and "0.75".
'' to the multiplication circuits 52a and 52b, and convert the supplied code length data into 50% and 75% converted code length data,
It is supplied to selector 53 as inputs A and B. This selector 53 is supplied with a select signal SA or S for selecting the input A or B by a select switch 54.
B is supplied, and the selected odd-f note length data is supplied to the comparator circuit 55. Then, the count value data of the tempo counter 56 that counts the tempo clock signal TCL is supplied to the comparison circuits 51 and 55 as comparison data, and the equal signal EQ from the comparison circuit 55 is
It is supplied to the OR circuit 57 along with the Rr signal, and this OR circuit 5
The output signal from the latch circuit 501 is supplied as a load command. Also, the equal signal E from the comparator circuit 51
Q is supplied along with the ΔSTRT signal to an OR circuit 58, and the output signal from this OR circuit 58 resets the tempo counter 56. That is, the comparator circuit 51 acts in the same manner as the comparator circuit 48, and generates the equal signal EQ every time the time period corresponding to the note length data latched in the latch circuit 32 elapses. These comparison circuits 51 and 4
The equal signal EQ generated from 8 is supplied to AND circuits 59 and 601, respectively. This AND circuit 59,6
The river is supplied with note length code detection signals "MELG" and "CHLEG" from identification code detection circuits 25 and 26, respectively, as gate signals. This detection signal “
"MELG" and "C ratio G" are generated when note length data is being read, and this signal "MELG" is generated when the note length data is being read.
” and “CHLG” are each inverter 61
, 62.

そして、このィンバータ61,62からの出力信号、ア
ンド回路59,60からの出力信号、さらに△STRT
′信号は、それぞれオア回路63,64に供給し、この
オア回路63,64からの出力信号は、それぞれアンド
回路65,66に供聯合する。このアンド回路65,6
6には、「PLAY」信号およびシステムクロックぐを
供給し、このアンド回路65,66からの出力信号は、
それぞれアドレスカウンタ17,18にアドレス歩進の
ための計数信号として供給される。前記制御回路40の
ラッチ回路50でラッチ記憶されているキーコードデー
タは、押鍵位置表示回路67に供給する。
Then, the output signals from the inverters 61 and 62, the output signals from the AND circuits 59 and 60, and the ΔSTRT
' signals are supplied to OR circuits 63 and 64, respectively, and output signals from these OR circuits 63 and 64 are coupled to AND circuits 65 and 66, respectively. This AND circuit 65,6
6 is supplied with the "PLAY" signal and the system clock, and the output signals from the AND circuits 65 and 66 are as follows:
These signals are supplied to address counters 17 and 18, respectively, as count signals for incrementing the address. The key code data latched and stored in the latch circuit 50 of the control circuit 40 is supplied to a key press position display circuit 67.

この回路67は、練習する生徒が操作する鍵盤68の各
鍵それぞれに対応して設けられた押鍵表示素子群69を
点灯制御するもので、ラッチ回路50の記憶キーコード
デー夕に対応する音高の鍵表示素子を表示駆動し、押鍵
操作すべき鍵を、演奏練習生徒に対して視覚的に指示す
るものである。鍵盤68に対しては、キースィッチ回路
70が設けられ、操作された鍵に対応する音高信号をキ
ースィッチ回路70から発生させ、演奏音形成回路71
で鍵盤68部の鍵操作に伴ない、その操作鍵音高に対応
した楽音信号を形成する。
This circuit 67 controls lighting of a group of key press display elements 69 provided corresponding to each key of a keyboard 68 operated by a practicing student, and produces a sound corresponding to the key code data stored in the latch circuit 50. The high key display element is driven to display and visually instructs the performance practice student which key to press. A key switch circuit 70 is provided for the keyboard 68, and generates a pitch signal corresponding to the operated key from the key switch circuit 70, and outputs a performance sound forming circuit 71.
As the keys on the keyboard 68 are operated, musical tone signals corresponding to the pitches of the operated keys are formed.

そして、この楽音信号は増幅器38に供孫合して、スピ
ーカ39から演奏音として発音されるようになる。ここ
で、押鍵位置表示回路67には、アンド回路72から動
作指令「EN」が供給されるもので、このアンド回路7
2には、「PLAY」信号と共に動作指令スイッチ73
の信号を供給し、このスイッチ73により、押鍵表示素
子群69の表示動作を行なうか否かを選択する。すなわ
ち、上記のように構成される電子楽器装置にあって、楽
譜11に記録された楽譜データを、読取制御装置12で
読み込み、メロディ用および伴奏音用のデータメモリ1
3,14に書き込んだ状態で、演奏準備が完了する。
Then, this musical tone signal is sent to the amplifier 38, and then outputted from the speaker 39 as a performance sound. Here, the operation command "EN" is supplied to the key press position display circuit 67 from the AND circuit 72.
2, there is an operation command switch 73 along with the "PLAY" signal.
This switch 73 selects whether or not to perform the display operation of the key press display element group 69. That is, in the electronic musical instrument device configured as described above, musical score data recorded on the musical score 11 is read by the reading control device 12, and the data memory 1 for melody and accompaniment is read.
With the information written in 3 and 14, preparation for performance is completed.

この状態では、前述したようにデータメモリ13,14
はリード状態に設定され、セレク夕15,16はアドレ
スカウンタ17,18からのデータを選択し、アドレス
データとしてデータメモリ13,14に与える状態に設
定される。この状態でスタートスイッチ21を操作する
と、微分回路22から△STRT信号が発生され、フリ
ツプフロツプ回路23がセットされて「PLAY」信号
が発生する状態となる。
In this state, as mentioned above, the data memories 13 and 14
are set to a read state, and selectors 15 and 16 are set to select data from address counters 17 and 18 and provide it to data memories 13 and 14 as address data. When the start switch 21 is operated in this state, the ΔSTRT signal is generated from the differentiating circuit 22, and the flip-flop circuit 23 is set to a state where the "PLAY" signal is generated.

そして、△STRT信号でアドレスカウンタ17,18
およびテンポカウンタ56,47がリセットされ、初期
設定される。この状態では、アドレスカウンター7,1
8の計数値は「0」となり、したがってデータメモリ1
3,14からはデータが読み出されず、識別コード検出
回路25,26からの符長データ検出信号「MELG」
および「CHLG」は「0」の状態にあり、したがって
ィンバータ61,62から「1」の出力信号が発生して
、アンド回路66に「PLAY」信号と共にゲート信号
を与えるようになる。したがって、クロツクぐによって
アドレスカウンタ17,18は共に「1」に歩進され、
データメモリー3,14それぞれから、先頭番地のキー
コードデータおよびコード名データが読み出し出力され
、識別コード検出回路25,26から検出信号「MEK
C」および「CHKC」が発生される。したがって、ラ
ッチ回路27,29に上記キーコードデ−夕およびコ−
ド名データがそれぞれラツチ記憶される。この状態では
まだコード検出信号「M旧LG」および「CHLG」が
存在しないため、ィンバータ61,62の出力は「1」
であり、アドレスカウンター7,18は次のクロックめ
でさらに歩進され、データメモリ13,14それぞれか
ら、符長データが読み出し出力される。
Then, the address counters 17 and 18 are activated by the △STRT signal.
And the tempo counters 56, 47 are reset and initialized. In this state, address counters 7, 1
The count value of 8 becomes "0", so data memory 1
No data is read from 3 and 14, and the mark length data detection signal "MELG" from the identification code detection circuits 25 and 26
and "CHLG" are in the state of "0", and therefore an output signal of "1" is generated from the inverters 61 and 62, and a gate signal is given to the AND circuit 66 together with the "PLAY" signal. Therefore, both address counters 17 and 18 are incremented to "1" by clocking.
The key code data and code name data at the first address are read out from the data memories 3 and 14, respectively, and the detection signal "MEK" is output from the identification code detection circuits 25 and 26.
C” and “CHKC” are generated. Therefore, the latch circuits 27 and 29 are provided with the key code data and the code.
Each key name data is stored in a latch. In this state, the code detection signals "M old LG" and "CHLG" do not exist yet, so the outputs of the inverters 61 and 62 are "1".
The address counters 7 and 18 are further incremented at the next clock, and the code length data is read out from the data memories 13 and 14, respectively.

そして、識別コード検出回路25,26から検出信号「
M旧LG」および「CHLG」が発生され、上記符長デ
ー外まそれぞれラッチ回路28,3川こラッチ記憶され
る。そして、この状態では検出信号「MELG」「CH
LG」が「1」となるため、インバータ61,62の出
力は「0」となり、アドレスカウンタ17,18の歩進
動作は停止される。しかし、この時点で遅延回路24a
,24bを介して得られる△STRT′信号が発生し、
オア回路63,64を介して再びアンド回路65にゲー
ト信号が与えられてアドレスカウンター7が歩進される
Then, the detection signal "
"M old LG" and "CHLG" are generated and stored in the latch circuits 28 and 3, respectively, outside the note length data. In this state, the detection signals "MELG" and "CH
Since "LG" becomes "1", the outputs of the inverters 61 and 62 become "0", and the incrementing operation of the address counters 17 and 18 is stopped. However, at this point, the delay circuit 24a
, 24b, a ΔSTRT' signal is generated,
A gate signal is again applied to the AND circuit 65 via the OR circuits 63 and 64, and the address counter 7 is incremented.

したがって、データメモリ13,14からは、先に読み
出したキーコード、コード名データと符長データの組み
合わせからなる先頭音符データにつづく、次の音符デー
タのキーコードデータおよびコード名データが読み出さ
れ、このそれぞれのデータが上記同様にラツチ回路27
,29にラッチ記憶されるようになる。この時、このラ
ツチ回路27,29に対するロード指令と共にラッチ回
路31,33にもロード指令が与えられており、したが
って上記先頭音符データのキーコードデータおよびコー
ド名データは、それぞれラツチ回路31,33にシフト
され、ラッチ記憶される。そして、このキーコードデー
タおよびコード名データの読み出し時には、識別コード
検出回路25,26から検出信号「M旧LG」「CHL
G」が存在しないため、インバータ61,62からの出
力信号でアンド回路65,66にゲート信号が与えられ
ており、したがってアドレスカウンタ17はさらに歩進
され、次の符長データをデータメモリ13,14から読
み出し、上記同様にラツチ回路28,3川こラッチ記憶
し、先に読み出された符長データはラッチ回路32,3
4にシフト記憶されるようになる。
Therefore, from the data memories 13 and 14, the key code data and chord name data of the next note data following the first note data consisting of the combination of the previously read key code, chord name data, and note length data are read out. , these respective data are sent to the latch circuit 27 in the same way as above.
, 29. At this time, a load command is given to the latch circuits 31 and 33 as well as a load command to the latch circuits 27 and 29. Therefore, the key code data and chord name data of the first note data are sent to the latch circuits 31 and 33, respectively. Shifted and latched. When reading this key code data and code name data, the detection signals "M old LG" and "CHL" are sent from the identification code detection circuits 25 and 26.
G'' does not exist, the output signals from the inverters 61 and 62 provide gate signals to the AND circuits 65 and 66, and therefore the address counter 17 is further incremented and the next mark length data is transferred to the data memory 13, The note length data read out from the latch circuits 28 and 3 is stored in the latch circuit 28 and 3 in the same manner as described above.
4 will be shifted and stored.

すなわち、ラッチ回路31に現に演奏すべき現キーコー
ドデータが、ラツチ回路33には、同じく現コード名デ
ータが記憶設定され、ラッチ回路32,34にはそれぞ
れ対応する現キーコードおよびコード名データに対応す
る符長データがラツチ記憶される。
That is, the current key code data to be played is stored in the latch circuit 31, the current chord name data is stored in the latch circuit 33, and the corresponding current key code and chord name data are stored in the latch circuits 32 and 34, respectively. The corresponding note length data is latched.

そして、ラツチ回路27〜301こは、それぞれ次の音
符データに対応するデータが先行記憶される状態となる
。この状態では、データメモリ13,14から符長デー
タの読み出し状態にあるため、識別コード検出回路25
,26からの検出信号「MELG」「CHLG」は「1
」に保たれ、オア回路63,64から出力信号が発生さ
れず、アドレスカウンタ17,18の歩進は行なわれな
い。そして、このような状態となると、ラッチ回路31
のキーコードデータが自動メロディ音形成回路35に供
給されると共に、ラツチ回路33のコード名データが自
動伴奏音形成回路41に供給され、スイッチ37,42
の投入状態のもとにスピーカ39から、メロディおよび
伴奏音、さらにリズム音源からの自動リズムの演奏音が
発生されるようになる。
The latch circuits 27 to 301 then enter a state in which data corresponding to the next note data is stored in advance. In this state, since the mark length data is being read from the data memories 13 and 14, the identification code detection circuit 25
, 26, the detection signals "MELG" and "CHLG" are "1".
'', no output signals are generated from OR circuits 63 and 64, and address counters 17 and 18 are not incremented. When such a state occurs, the latch circuit 31
The key code data of the latch circuit 33 is supplied to the automatic melody tone forming circuit 35, and the chord name data of the latch circuit 33 is supplied to the automatic accompaniment tone forming circuit 41.
In this state, the speaker 39 generates melody and accompaniment sounds, as well as automatic rhythm performance sounds from the rhythm sound source.

この時、制御回路4川こは、ラッチ回路31からのキー
コードデータは供給されないため、先頭の音符に対応す
る鍵盤68に対する押鍵位置表示は行なわれない。
At this time, since the control circuit 4 is not supplied with key code data from the latch circuit 31, the pressed key position on the keyboard 68 corresponding to the first note is not displayed.

また、ラッチ回路32,34には、上記先頭の演奏音(
メロディおよび伴奏)の音符に対応する符長データがラ
ッチ記憶され、テンポカゥンタ56および47は上記演
奏音の開始と共に、テンポクロックTCLで計数される
ものであるため、比較回路51,48それぞれからは、
メロディ音およびコード音の符長時間に対応する時間の
経過後にイコール信号EQがそれぞれ発生される。
In addition, the latch circuits 32 and 34 are connected to the first performance sound (
Since the note length data corresponding to the notes of the melody and accompaniment are latched and stored, and the tempo counters 56 and 47 are counted by the tempo clock TCL at the same time as the performance note starts, the comparator circuits 51 and 48 respectively output
The equal signal EQ is generated after a time period corresponding to the note length of the melody note and chord note has elapsed.

そして、このイコール信号はそれぞれ対応するテンポカ
ウンタ56,47をリセットすると共に、アンド回路5
9,6川こ信号を与える。この時、識別コード検出回路
25,26からは、符長コード検出信号「MELG」「
CHLG」が継続して発生しているため、上記イコール
信号EQはアンド回路59,60およびオア回路63,
64を介して取り出され、アンド回路65,66にゲー
ト指令を与える。そして、クロツクめでアドレスカウン
タ17,18を歩進し、メロディ用データメモリ13か
らは次の音符のキーコードデータを、伴奏用データメモ
リ14からは次のコード名データを読み出し、前記同様
にラッチ回路27,29にラッチ記憶するようになる。
このキーコードデータ、コード名データの読み出し時は
、検出信号「M頂LG」「CHLG」が存在しないため
、ィンバータ61,62からの出力信号でアドレスカウ
ンター7,18が歩進され、上記キーコードデータ、コ
ード名データに対応する符長データを読み出し、ラッチ
回路28,301こラッチ記憶する。
This equal signal resets the corresponding tempo counters 56 and 47, and also resets the AND circuit 5.
9.6 Give the river signal. At this time, the identification code detection circuits 25 and 26 output the note length code detection signals "MELG" and "
CHLG" continues to occur, the equal signal EQ is output to the AND circuits 59, 60 and the OR circuit 63,
64 and gives a gate command to AND circuits 65 and 66. Then, the address counters 17 and 18 are incremented by the clock, and the key code data of the next note is read out from the melody data memory 13, and the next chord name data is read out from the accompaniment data memory 14, and the same latch circuit is used as described above. 27 and 29 are latched.
When reading this key code data and code name data, since the detection signals "M top LG" and "CHLG" are not present, the address counters 7 and 18 are incremented by the output signals from the inverters 61 and 62, and the above key code The note length data corresponding to the data and chord name data are read out and latched and stored in the latch circuits 28 and 301.

そして、これまでラッチ回路27〜3川こ記憶されてい
た各データは、ラツチ回路31〜34にシフトしてラッ
チ記憶され、自動演奏に供されるようになる。すなわち
、メロディ用および伴奏音用の各音符データが、それぞ
れその昔符の符長間隔で順次読み出されて、メロディお
よびベース音、コード音の伴奏が、自動リズム演奏に対
応して自動演奏される状態となる。
The data that has been stored in the latch circuits 27 to 3 is then shifted to the latch circuits 31 to 34 and latched therein so that they can be used for automatic performance. In other words, the note data for the melody and accompaniment notes are read out sequentially at the note length interval of the old note, and the melody, bass note, and chord note accompaniment are automatically played in accordance with the automatic rhythm performance. The state will be as follows.

一方、制御回路401こおいては、現に演奏されるメロ
ディ音の符長時間に対して、50%あるいは75%の時
間データを乗算回路52a,52bで検出し、セレクタ
53でその一方を選択して比較回路55に供給する。
On the other hand, in the control circuit 401, the multiplier circuits 52a and 52b detect time data of 50% or 75% of the note length of the melody note currently being played, and the selector 53 selects one of them. and supplies it to the comparison circuit 55.

例えばセレクトスイッチ54が図の状態にある場合には
、乗算回路52aからの50%の変換符号データを選択
して比較回路55に供給する。したがって、比較回路5
5では、現に演奏されている音符の50%の符長時間が
経過した時に、イコール信号EQを発生し、ラッチ回路
50にロード指令を与えて、ラツチ回路27から先行キ
ーコードデータを読み取りラッチ記憶する。そして、こ
の先行キーコードデータを押鍵位置表示回路67に供給
し、鍵盤68の押鍵表示素子群69で、この先行キーコ
ードデー外こ対応する音高の表示素子を点灯駆動する。
すなわち、実際の鍵操作タイミングより、その前の音符
の符長時間の50%経過時に、次に操作すべき鍵を表示
指定するようになる。したがって、実際の本来の演奏の
楽譜が第5図のAに示す状態である時、押鍵表示は同図
のBに示すように先行して行なわせ、演奏練習者はこの
表示で次に操作すべき鍵を先行確認しながら、本来の操
作タイミングで押鍵操作するように演奏練習するように
なるものである。セレクトスイッチ54が図の状態から
切換えられ、乗算回路52bからの変換符長データをセ
レクタ53で選択するようにすれば、演奏時の音符の符
長時間の75%経過した時、すなわち符長時間で25%
先行して次に操作すべき鍵が表示指定されるようになる
。このようにして、演奏状態が進行し、メロディ用デー
タメモリ13から終了(FINISH)コードが読み出
されると、これが識別コード検出回路25で検出され、
フリップフロツプ回路23をリセットして「PLAY」
信号を断ち、演奏動作が終了される。以上のようにこの
発明によれば、常に演奏中の音符の符長時間に対して特
定の割合の時間だけ先行して、次に操作すべき鍵の位置
が表示されるものであり、演奏練習者は操作すべき鍵を
容易こ確認し、リズムに合わせた鍵操作の練習が効果的
に実行できる。
For example, when the select switch 54 is in the state shown in the figure, 50% conversion code data from the multiplication circuit 52a is selected and supplied to the comparison circuit 55. Therefore, the comparison circuit 5
5, when 50% of the note duration of the currently played note has elapsed, an equal signal EQ is generated, a load command is given to the latch circuit 50, and the preceding key code data is read from the latch circuit 27 and stored in the latch. do. Then, this preceding key code data is supplied to the pressed key position display circuit 67, and in the key pressed display element group 69 of the keyboard 68, the display element of the pitch corresponding to the outside of this preceding key code data is driven to light up.
That is, the key to be operated next is displayed and specified when 50% of the note length of the previous note has elapsed from the actual key operation timing. Therefore, when the actual musical score for the original performance is in the state shown in A of Figure 5, the key press display is made to precede the display as shown in B of the same figure, and the performance practitioner performs the next operation using this display. This allows the user to practice playing by checking the keys to be pressed in advance and pressing the keys at the intended timing. If the select switch 54 is switched from the state shown in the figure and the converted note length data from the multiplier circuit 52b is selected by the selector 53, the note length will be changed when 75% of the note length of the note during performance has elapsed. 25%
The key to be operated next is specified for display in advance. In this way, when the performance progresses and the FINISH code is read out from the melody data memory 13, this is detected by the identification code detection circuit 25.
Reset the flip-flop circuit 23 and press "PLAY"
The signal is cut off and the playing operation is ended. As described above, according to the present invention, the position of the next key to be operated is always displayed in advance of the note length of the note being played by a certain percentage of time, making it easier to practice playing. The user can easily check the keys to be operated and effectively practice key operations in accordance with the rhythm.

この場合、その先行表示時間は、常に現に演奏すべき音
符の符長時間範囲内で特定されるため、例えば短い音符
長が連続するような場合でも、全ての音符に対応して確
実な押鍵位置表示の行なえるものである。
In this case, the preceding display time is always specified within the note length range of the note to be played, so even if short note lengths are consecutive, the key press can be performed reliably for all notes. It is possible to display the position.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る電子楽器装置を説明
する構成図、第2図および第3図はそれぞれ上記実施例
で使用されるメロディ用および伴奏用の楽譜データフオ
ーマットの例を示す図、第4図は上記実施例における表
示のための制御回路の例を示す図、第5図のA,Bは実
際の音符に対する押鍵表示状態を示す図である。 11・・・・・・楽譜、12・・・・・・データ読取制
御装麿、13・・・・・・メロディデータメモリ、14
・・・・・・伴奏音データメモリ、17,18……アド
レスカウンタ、25,26…・・・識別コード検出回路
、27〜34,50・・・・・・ラツチ回路、40・・
…・制御回路、44・・・・・・テンポ発振器、48,
55…・・・比較回路、47,56……テンポカゥンタ
、67……押鍵位置表示回路、68…・・・鍵盤、69
・・・・・・押鍵表示素子群。 第5図 図 藤 第2図 第3図 第4図
FIG. 1 is a configuration diagram illustrating an electronic musical instrument device according to an embodiment of the present invention, and FIGS. 2 and 3 show examples of musical score data formats for melody and accompaniment, respectively, used in the above embodiment. 4A and 4B are diagrams showing an example of a control circuit for display in the above embodiment, and A and B in FIG. 5 are diagrams showing the state of key press display for actual musical notes. 11... Musical score, 12... Data reading control device, 13... Melody data memory, 14
... Accompaniment sound data memory, 17, 18 ... Address counter, 25, 26 ... Identification code detection circuit, 27 to 34, 50 ... Latch circuit, 40 ...
...Control circuit, 44... Tempo oscillator, 48,
55... Comparison circuit, 47, 56... Tempo counter, 67... Key pressed position display circuit, 68... Keyboard, 69
...Key press display element group. Figure 5 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1 楽譜で表現される各音符にそれぞれ対応しその音符
の音高データおよび符長データからなる音符データを記
憶するデータメモリと、このデータメモリから各音符デ
ータを符長時間に相当する間隔で読み出す手段と、この
読み出された音符データにつづく次の先行データを読み
出し記憶する手段と、鍵盤部の各鍵それぞれに対応して
設けられた押鍵表示素子と、上記両音符データの中の現
演奏に対応する音符データの符長データを検知しその符
長時間に対して特定される割合の時間だけ先行して上記
先行音符データの音高データに対応する押鍵表示素子を
先行表示する手段とを具備したことを特徴とする電子楽
器装置。
1. A data memory that stores note data consisting of pitch data and note length data corresponding to each note expressed in a musical score, and reads out each note data from this data memory at intervals corresponding to the note length. means for reading and storing the next preceding data following the read note data; a key depression display element provided corresponding to each key of the keyboard section; Means for detecting note length data of musical note data corresponding to a performance and precedingly displaying a key press display element corresponding to pitch data of the preceding musical note data by a period of time specified for the note length. An electronic musical instrument device comprising:
JP56086469A 1981-06-05 1981-06-05 electronic musical instrument device Expired JPS6029949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56086469A JPS6029949B2 (en) 1981-06-05 1981-06-05 electronic musical instrument device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56086469A JPS6029949B2 (en) 1981-06-05 1981-06-05 electronic musical instrument device

Publications (2)

Publication Number Publication Date
JPS57201282A JPS57201282A (en) 1982-12-09
JPS6029949B2 true JPS6029949B2 (en) 1985-07-13

Family

ID=13887812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56086469A Expired JPS6029949B2 (en) 1981-06-05 1981-06-05 electronic musical instrument device

Country Status (1)

Country Link
JP (1) JPS6029949B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176987A (en) * 1985-01-31 1986-08-08 ヤマハ株式会社 Key display unit for electronic musical instrument
JP2004240257A (en) * 2003-02-07 2004-08-26 Kawai Musical Instr Mfg Co Ltd Electronic musical instrument

Also Published As

Publication number Publication date
JPS57201282A (en) 1982-12-09

Similar Documents

Publication Publication Date Title
JPS6228472B2 (en)
JPH045995B2 (en)
JPS6157640B2 (en)
JPH022152B2 (en)
JPS6318752B2 (en)
JPS6029949B2 (en) electronic musical instrument device
JP2519623Y2 (en) Automatic playing device
JPH0631977B2 (en) Electronic musical instrument
JPH0222387B2 (en)
JP2513387B2 (en) Electronic musical instrument
JPS6237252Y2 (en)
JPS6029950B2 (en) electronic musical instrument device
JP2550826B2 (en) Electronic musical instrument
JPS6344228B2 (en)
JPS648837B2 (en)
JP2572317B2 (en) Automatic performance device
JPS6321040Y2 (en)
JPS6030950B2 (en) electronic musical instrument device
JPH0343638B2 (en)
JPH02705B2 (en)
JP3150580B2 (en) Automatic performance device and automatic performance method
JPH0343636B2 (en)
JPH0335666B2 (en)
JPS6316745B2 (en)
JPH0113107B2 (en)