JPS6029171A - Television game machine equipped with video display apparatus - Google Patents

Television game machine equipped with video display apparatus

Info

Publication number
JPS6029171A
JPS6029171A JP58136705A JP13670583A JPS6029171A JP S6029171 A JPS6029171 A JP S6029171A JP 58136705 A JP58136705 A JP 58136705A JP 13670583 A JP13670583 A JP 13670583A JP S6029171 A JPS6029171 A JP S6029171A
Authority
JP
Japan
Prior art keywords
converter
output
elements
selection circuit
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58136705A
Other languages
Japanese (ja)
Other versions
JPH0470037B2 (en
Inventor
安川 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taito Co Ltd
Original Assignee
Taito Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taito Co Ltd filed Critical Taito Co Ltd
Priority to JP58136705A priority Critical patent/JPS6029171A/en
Publication of JPS6029171A publication Critical patent/JPS6029171A/en
Publication of JPH0470037B2 publication Critical patent/JPH0470037B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はビデオディスプレイ装置を利用したゲームマシ
ン、特にフロントビュータイプのドライブゲーム、空中
戦ゲーム等のゲームに適したテレビゲーム機に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a game machine using a video display device, and particularly to a video game machine suitable for games such as front-view driving games and aerial battle games.

適宜の媒体に記憶されビデオ信号を再生し陰極線管のス
クリーンに画像を生じさせるビデオディスプレイ装置を
利用するゲームマシンは公知であり広く普及している。
Gaming machines that utilize video display devices that reproduce video signals stored on a suitable medium to produce images on a cathode ray tube screen are well known and widespread.

従来のこの種のビデオディスプレイ装置は、例えばドラ
イプゲーふを例にとれば、ビデオディスク、ビデオテー
プ、レーザディスク等に記録されスクリーン上に道路及
び景色等の画像と共に、CPUを含むコントロールユニ
ットから出力される対向車及び自己の車の画像が映し出
され、上記ゲーム機のアクセルを踏み込むことにより上
記スクリーン上に映し出された道路及び景色等の移動速
度が増大し、またハンドルを切ることにより上記道路上
に映し出された自己の車の位置がハンドルを切った方に
変るように構成されていた。
Conventional video display devices of this kind, for example, in the case of a driving game, are recorded on a video disc, videotape, laser disc, etc. and output from a control unit including a CPU along with images of roads and scenery on a screen. Images of oncoming cars and your own car are displayed, and by stepping on the accelerator of the game machine, the speed of movement of the road and scenery displayed on the screen increases, and by turning the steering wheel, the image of the road and scenery displayed on the screen increases. The screen was configured so that the position of your own car in the image changed to the direction in which you turned the steering wheel.

而して、上記の如くアクセルを踏み込んで行くに従って
スクリーン上に映し出された道路及び景色等の移動速度
が増加すると共に、ハンドルを切った場合にはただ単に
道路上の自分の車の位置のみが変わるだけでは実際のド
ライブに比べ大変にリアリティ−に乏しく、すぐに厭き
がきてしまうと云う問題点があった。
As mentioned above, as you step on the accelerator, the moving speed of the road and scenery displayed on the screen increases, and when you turn the steering wheel, only the position of your car on the road increases. The problem was that if you just changed it, it would be much less realistic than the actual drive, and you would soon get tired of it.

本発明は救主の観点に立って成されたものであって、そ
の目的とするところは、リアリティ−に富み、ゲームを
行う者の興味をより一層駆り立てることができる商品価
値の極めて高いゲームマシンを提供しようとするもので
ある。即ち、ドライブゲームを例に取れば、ゲームマシ
ンのアクセルを踏み込んだ時にはスクリーン上に映し出
された道路及び景色等の移動速度が増すと共に、ハンド
ルを切った場合には車の進路変更に伴い視点が移動し、
車窓から見える道路や景色等の様子が変る状態が上記ス
クリーン上に映し出されるようにしようとするものであ
る。
The present invention was made from the viewpoint of a savior, and its purpose is to create a game machine with extremely high commercial value that is rich in reality and can further arouse the interest of those who play the game. This is what we are trying to provide. In other words, if we take a driving game as an example, when you step on the accelerator of a game machine, the moving speed of the road and scenery displayed on the screen increases, and when you turn the steering wheel, the viewpoint changes as the car changes course. move,
The purpose is to display the changing state of the road, scenery, etc. seen from the car window on the screen.

而して、上記の目的は適宜の媒体に記録されたビデオ信
号を再生し陰極線管のスクリーンに画像を生じさせるビ
デオディスプレイ装置に、トリミング回路を設け、且つ
そのトリミング位置をゲームマシンのハンドルにより制
御するように構成することによって達成される。
The above object is to provide a trimming circuit in a video display device that reproduces a video signal recorded on a suitable medium to produce an image on a cathode ray tube screen, and to control the trimming position by a handle of a gaming machine. This is achieved by configuring the

上記トリミング回路は、通常のビデオ媒体から再生され
るビデオ信号を各R,G、、B要素の電子銃制御信号に
分解する色復調回路と、上記各色要素の信号をサンプリ
ングしデジタル信号化するAD変換器と、上記AD*換
器の出力の一走査線分中の指定された部分に対応するデ
ータを記録し、これを−走査時間に時間的に拡大伸長し
て読み出し得る第1及び第2のシフトレジスタと、上記
AD変換器の出力を、−走査線毎に切り換え上記第1及
び第2のシフトレジスタに交互に供給する入力選択回路
と、上記141及び第2のシフトレジスタが読み出した
ビデオ信号をアナログ信号化し得るIJA*換器と、上
記第1及び第2のシフトレジスタのうち上記入力選択回
路を介して上記AD変換器に接続されていない方の出力
を上記DA変換器に伝送ずに出力選択回路と、上記RS
GSB夫々のAD変換器、入出力選択回路及びDA変換
器を制御するタイミングパルス発振回路と、DA変換器
の出力信号にCPUからの信号を混合する混合回路とに
より構成されるものである。
The trimming circuit includes a color demodulation circuit that separates a video signal reproduced from a normal video medium into electron gun control signals of each R, G, and B element, and an AD that samples the signal of each color element and converts it into a digital signal. converter, and first and second converters capable of recording data corresponding to a designated portion in one scanning line segment of the output of the AD* converter, and reading out the data by temporally enlarging and decompressing it during the scanning time. a shift register, an input selection circuit that switches the output of the AD converter every -scanning line and alternately supplies the output to the first and second shift registers, and a video read out by the first and second shift registers. An IJA* converter capable of converting a signal into an analog signal, and an output of the one of the first and second shift registers that is not connected to the AD converter through the input selection circuit is transmitted to the DA converter. and the output selection circuit and the above RS
It is composed of a timing pulse oscillation circuit that controls the AD converter, input/output selection circuit, and DA converter of each GSB, and a mixing circuit that mixes the signal from the CPU with the output signal of the DA converter.

以下、図面により本発明の詳細を具体的に説明する。Hereinafter, the details of the present invention will be specifically explained with reference to the drawings.

第1図は、本発明にかがるビデオディスプレイ装置を具
えたドライブゲーム機の一実旅例を示す回路図、第2図
は、適宜の媒体に記録されたビデオ信号を示すタイムチ
ャート、第3図は、上記ビデオ信号をデジタル信号化す
る際に発せられるサンプリングパルスのタイムチャート
、第4図は、ビデオ信号の所望の箇所が1走査線内に拡
大されたビデオ信号のタイムチャート、第5図は、上記
第1及び第2のDA変換器が出力した出力信7号を再生
する為に、水平偏向コイルに供給される水平偏向コイル
電流を示すタイムチャート、第6図は。
FIG. 1 is a circuit diagram showing an example of a driving game machine equipped with a video display device according to the present invention, and FIG. 2 is a time chart showing video signals recorded on a suitable medium. FIG. 3 is a time chart of sampling pulses emitted when converting the video signal into a digital signal, FIG. 4 is a time chart of a video signal in which a desired portion of the video signal is expanded within one scanning line, and FIG. FIG. 6 is a time chart showing the horizontal deflection coil current supplied to the horizontal deflection coil in order to reproduce the output signal 7 outputted by the first and second DA converters.

ビデオ信号を正規のサイズでブラウン管上に映し出した
画面の一例を示す説明図、第7図は、車が画面中央を走
行しているとき本発明装置のスクリーン上に拡大して映
し出される部分を示した説明図、第8図は、上記部分が
スクリーン上に拡大して映し出された状態を示す説明図
、第9図は、上記ゲーム機のハンドルを大きく左に切っ
た場合に本発明装置のスクリーンに拡大して映し出され
る部分を示した説明図、第10図は、上記部分がスクリ
ーンに拡大して映し出された状態を示す説明図、第11
図は、上記ゲーム機のハンドルを大きく右に切った場合
に本発明装置のスクリーンに拡大して映し出される部分
を示した説明図、第12図は、上記部分がスクリーン上
に拡大して映し出された状態を示す説明図、第13図は
、他の実施例を示す説明図である。
FIG. 7 is an explanatory diagram showing an example of a screen in which a video signal is projected at a regular size on a cathode ray tube. FIG. FIG. 8 is an explanatory diagram showing a state in which the above portion is enlarged and projected on the screen, and FIG. 9 is an explanatory diagram showing the state in which the above-mentioned portion is enlarged and projected on the screen. FIG. FIG. 10 is an explanatory diagram showing the portion enlarged and projected on the screen, and FIG.
The figure is an explanatory diagram showing the part enlarged and displayed on the screen of the device of the present invention when the handle of the game machine is turned sharply to the right. FIG. FIG. 13 is an explanatory diagram showing another embodiment.

第1図中、1はビデオコーダ、2は復副回路、3けCP
Uを含むコントロールユニット、4はゲームのためのプ
リグラムが及びパターンデータを記録したROM、5は
コントロールユニット3からの信号によりビデオ信号を
編成する出力回路、6はトリミング回路、7はタイミグ
パルス発振器、R1はR要素用のAD変換器、R2はR
要素用の入力選択回路、R3及びR4は第1及び第2の
R要素用のシフトレジスタ、R5はR要素用の出力選択
回路、R6はR要素用のDA変換器、G1はG要素用の
AD変換器、G2はG要素用の入力選択回路、G3及び
G4は第1及び第2のG要素用のシフトレジスタ、G5
はG要素用の出力選択回路、GeはGM素用のDA変換
器、B1はG要素用のAD変換器、B2はB要素用の人
力選択回路、B3及びB4は第1及び第2のB要素用の
シフトレジスタ、B5はB要素用の出力選択回路、B6
はB要素用のDA変換器、8はアナログマルチプレクサ
、9.10.11はR,G、Bの第1及び第2のDA変
換器の出力信号と上記CPLI3からのビデオ出力信号
中のR,G、B信号を各色別に混合する混合回路、12
はブラウン管、13はゲームマシンのハンドル、14は
アクセル、15及び1Gは夫々上記ハンドル13及びア
クセル14の操作量を電気イ8勾に変換する変換器であ
る。
In Figure 1, 1 is a video coder, 2 is a decoding subcircuit, and 3-digit CP
4 is a ROM in which program programs for the game and pattern data are recorded; 5 is an output circuit for organizing video signals according to signals from the control unit 3; 6 is a trimming circuit; 7 is a timing pulse oscillator; R1 is an AD converter for R element, R2 is R
R3 and R4 are shift registers for the first and second R elements, R5 is an output selection circuit for the R elements, R6 is a DA converter for the R elements, and G1 is for the G elements. AD converter, G2 is an input selection circuit for G elements, G3 and G4 are shift registers for first and second G elements, G5
is the output selection circuit for the G element, Ge is the DA converter for the GM element, B1 is the AD converter for the G element, B2 is the manual selection circuit for the B element, B3 and B4 are the first and second B Shift register for elements, B5 is output selection circuit for B elements, B6
is a DA converter for the B element, 8 is an analog multiplexer, 9.10.11 is the R, G, B output signal of the first and second DA converter and the R, in the video output signal from the CPLI 3, Mixing circuit that mixes G and B signals for each color, 12
1 is a cathode ray tube, 13 is a handle of the game machine, 14 is an accelerator, and 15 and 1G are converters that convert the operating amounts of the handle 13 and the accelerator 14, respectively, into electric increments.

また、第2図乃至第6図中、17はビデオ信号、18.
18は水平同期信号、19は映像信号、加、20はカラ
ーバースト信号、21は上記ビデオ信号17をデジタル
信号化する際に発せられるサンプリングパルス、22は
ビデオ信号17の所望の箇所が1走査線内に拡大伸長さ
れたビデオ信号、23は水平偏向コイル電流である。
In addition, in FIGS. 2 to 6, 17 is a video signal, 18.
18 is a horizontal synchronizing signal, 19 is a video signal, 20 is a color burst signal, 21 is a sampling pulse emitted when converting the video signal 17 into a digital signal, 22 is a desired portion of the video signal 17 that corresponds to one scanning line 23 is a horizontal deflection coil current.

また、第6図乃至第12図中、24は上記ブラウン管1
2上にディスプレイせしめられた車、外は正規なビデオ
画面中に表れる道路、26は上記車24が道路25の中
央を走向している時にブラウン管12に拡大してディス
プレイされる部分、27は車24が道路局の左側を走向
している時にブラウン管】2に拡大してディスプレイさ
れる部分、28は車24が道路25の右側を走向してい
る時にブラウン管12に拡大してディスプレイされる部
分である。
In addition, in FIGS. 6 to 12, 24 is the cathode ray tube 1.
2 is the car displayed on the screen, outside is the road that appears on the regular video screen, 26 is the part that is enlarged and displayed on the cathode ray tube 12 when the car 24 is running in the center of the road 25, and 27 is the car 24 is the part that is enlarged and displayed on the CRT 2 when the car 24 is running on the left side of the road 25, and 28 is the part that is enlarged and displayed on the CRT 12 when the car 24 is running on the right side of the road 25. be.

而して、公知の装置に於て、ビデオディスプレイ装置の
ブラウン管12のR,、G、B夫々の電子銃に混合回路
9.10.11を介して各RSG、、Bの要素を有する
ビデオ信号を17を供給し、上記ブラウン管12の水平
偏向コイルに水平偏向コイル電流23を流して走査させ
れば、上記ビデオディスプレイ装置のブラウン管12に
は第6図に示すような正規のサイズの画面が再生される
Accordingly, in the known device, a video signal having each RSG, . 17 and causes the horizontal deflection coil current 23 to flow through the horizontal deflection coil of the cathode ray tube 12 for scanning, a regular size screen as shown in FIG. 6 will be reproduced on the cathode ray tube 12 of the video display device. be done.

これに対して、本発明にかかるビデオディスプレイ装置
に於ては、ビデオディスプレイ裂断め〜ブラウン管12
のR,G、B夫々の電子銃には正規のR,G、Bのビデ
オ(バリを供吟することができるのは勿論のこと、上記
ビデオ信号17の1走査線内の所望の部分のみを画面全
体に拡大し、表示し得るものである。即ら、トリミング
1■路6により第2図に示した正規のビデオ信す17の
一部を第4図に示したように拡大伸長したR、GXB要
素のビデオ信号22を第5図に示した水平偏向コイル電
流23と同期して供給し得るので、上記ビデオディスプ
レイ装置のブラウン管12上に正規の画面の一部分のみ
を横方向に拡大して再生することもできるのである。
On the other hand, in the video display device according to the present invention, the video display tearing ~ the cathode ray tube 12
The R, G, and B electron guns each have regular R, G, and B video (of course, it is possible to check for burrs, and only a desired portion within one scanning line of the video signal 17) can be used. can be enlarged and displayed on the entire screen.In other words, by trimming 1 and path 6, a part of the regular video signal 17 shown in Fig. 2 is enlarged and expanded as shown in Fig. 4. Since the video signals 22 of the R and GXB elements can be supplied in synchronization with the horizontal deflection coil current 23 shown in FIG. It can also be played back.

而して、この時デイスプl)・イされる部分は例えば第
6図に示した画面に於ては、車24を中心とする画面の
一部分である。
The portion displayed at this time is, for example, a portion of the screen centered on the car 24 in the screen shown in FIG.

以下、ブラウン管12上に正規の画面の一部が拡大して
再生される場合を説明する。
A case in which a part of the regular screen is enlarged and reproduced on the cathode ray tube 12 will be described below.

第1図に於て、コントロールユニ・ント3はR0M4に
記録されているゲームのプログラム、ハンドル13及び
アクセル14の操作状態等に応じ“Cビデオの再生速度
を変え、車Uの水平位置を算出し、車24、道路怒及び
対向車の相対位置関係をチェックしてゲームを進行させ
る。ゲーム中、車24が略ブラ・シン’!F12の画面
下方の中央にディスプレイされるようトリミング回路6
が機能する。
In FIG. 1, the control unit 3 changes the playback speed of the "C video" according to the game program recorded in the R0M4, the operation status of the steering wheel 13 and the accelerator 14, etc., and calculates the horizontal position of the car U. Then, the game progresses by checking the relative positions of the car 24, the road, and the oncoming car.During the game, the trimming circuit 6 is used so that the car 24 is displayed approximately in the center of the lower part of the screen of Blashin'!F12.
works.

従って、プレ、fヤが上記ゲーム機のハンドル13及び
アクセル14を操作すると、その操作量が変換器15及
び16によって電気信号に変換され、コントロールユニ
ット3に入力される。これによりコントロールユニット
3は予め定められたゲームプログラムに従ってデータ処
理を行い、第6図に示した画面における自己の車Uの位
置及びビデオ再生速度を変更すると共に、タイミグパル
ス発振器7の出力パルスを制御する。上記タイミグパル
ス発振器7のタイミングパルスはR,G、B夫々のAl
)変換器、入出力選択回路、DA変換器に入力される。
Therefore, when the player operates the handle 13 and accelerator 14 of the game machine, the amount of the operation is converted into an electrical signal by the converters 15 and 16 and input to the control unit 3. As a result, the control unit 3 processes data according to a predetermined game program, changes the position of the own car U on the screen shown in FIG. 6 and the video playback speed, and controls the output pulses of the timing pulse oscillator 7. do. The timing pulses of the timing pulse oscillator 7 are for each of R, G, and B.
) converter, input/output selection circuit, and DA converter.

而して、AD変換器は上記タイミングパルスを受けるこ
とによりビデオ信号の所定の部分をサンプリングしてデ
ジタル信号化し、この信号シフトレジスタ入力する。
Upon receiving the timing pulse, the AD converter samples a predetermined portion of the video signal, converts it into a digital signal, and inputs this signal to the shift register.

シフトレジスタは上記デジタル信号を記録すると共に、
これを−走査時間に拡大伸長して読み出し、然る後、D
A変換器においてアナログ信号22に変換される。
The shift register records the digital signal and also
This is enlarged and expanded in -scanning time and read out, and then D
It is converted into an analog signal 22 in the A converter.

なお、R,G、Bの各人力選択回路はタイミグパルス発
振器7からのタイミグパルスを受けることにより、AD
i換器の出力を一走査毎に切り換えてml及び第2のシ
フトレジスタに入力し、また、R,G、Bの各出力選択
回路はタイミグパルスを受けることにより、上記第1及
び第2のシフ。
Note that each of the R, G, and B manual selection circuits receives a timing pulse from the timing pulse oscillator 7 to select AD.
The output of the i-switcher is switched every scan and inputted to the ml and second shift registers, and the R, G, and B output selection circuits receive timing pulses to input the outputs of the first and second shift registers. Schiff.

トレジスタのうち上記入力選択回路を介して上記AD変
換器に接続されていないほうの出力をDA変換器に出力
するように制御する。
The output of the register that is not connected to the AD converter is controlled to be output to the DA converter via the input selection circuit.

而して、R,G、B夫々の第1のシフトレジスタIセ3
−.G3 、B3がΔD変換器R1、Gl、B1がデジ
タル変換したデータの記録を行っているときには、!1
112のシフトレジスタR4,04、I14は、上記デ
ータを一走査時間に時間的に拡大伸長して院み出してお
り、上記第1のシフトレジスタR3−、G 3 、B 
3が上記データの記録を終了すると同時に第2のシフト
レジスタR4、G4、B4も読み出しのプロセスを完了
し、今度は反対に前者が上記記録したデータの読み出し
を始め、後者は新たなデータの記fi−t−開始する。
Thus, the first shift register I set 3 of each of R, G, and B
−. When G3 and B3 are recording the data digitally converted by the ΔD converters R1, Gl, and B1,! 1
The 112 shift registers R4, 04, and I14 temporally expand and expand the data in one scanning time, and the first shift registers R3-, G3, and B
3 finishes recording the above data, the second shift register R4, G4, B4 also completes the reading process, and in turn, the former starts reading the recorded data, and the latter starts writing new data. fi-t-start.

1)A変換器RGI 、G6、B6 でl:j入力され
た信号をアナログ信号22にIR換し、このアナログ1
21号22に変換された信号は、マルチブレソサ8を介
して各色別の混合回路9.10.11でCPU3からの
各色別のビデオ信号入力と混合されブラウン管12には
、例えば第8図に示す如く画面の一部が横方向に拡大さ
れてディスプレイせしめられるのである。
1) A converter RGI, G6, B6 converts the l:j input signal into IR to analog signal 22, and converts this analog 1
The signals converted into No. 21 and No. 22 are mixed with video signal inputs for each color from the CPU 3 in mixing circuits 9, 10, and 11 for each color via the multi-breather 8, and are sent to the cathode ray tube 12 as shown in FIG. 8, for example. A portion of the screen is expanded horizontally and displayed.

而して、ゲームマシンハンドルL3が操作され車24と
道路25の相対位置が変ると拡大してディスプレイされ
る部位が変わる。
Thus, when the game machine handle L3 is operated and the relative position between the car 24 and the road 25 changes, the enlarged and displayed portion changes.

換言すれば、公知のゲーム機ではハフ1′ル13の操作
によっては道路25の位置は不変であり、道路25内の
車24が左右に動いたが、本発明の装置では車24は必
ずしも動かされず、道路25が左右に移動するごとにな
る。
In other words, in the known game machine, the position of the road 25 remains unchanged and the car 24 within the road 25 moves left and right depending on the operation of the huffing wheel 13, but with the device of the present invention, the car 24 does not necessarily move. This occurs every time the road 25 moves from side to side.

第13図は、他の実施例を示したものであり、第13図
中、第1図に付した番号と同一の番号を付したものは同
一の構成要素を示して、おり、R7及びR8は第1及び
第2のR要素のアドレスカウンタ、R8及びRIOは第
1及び第2のR要素の高速メモリ、G7及びG8は第1
及び第2のG要素のアドレスカウンタ、OB及びGIQ
は第1及び第2のG要素の高速メモリ、B7及びB8は
第1及び第2のB要素のアドレスカウンタ、B、及びB
IOは第1及び第2のB要素の高速メモリである。
FIG. 13 shows another embodiment, and in FIG. 13, the same numbers as in FIG. 1 indicate the same components, R7 and R8. are address counters for the first and second R elements, R8 and RIO are high-speed memories for the first and second R elements, G7 and G8 are address counters for the first and second R elements, and G7 and G8 are address counters for the first and second R elements.
and the address counter of the second G element, OB and GIQ
are high-speed memories of the first and second G elements, B7 and B8 are address counters of the first and second B elements, B and B
IO is the fast memory of the first and second B elements.

而して、本実施例にだては、トリミング回路6は、通常
のビデオ媒体から再生されるビデオ信号を各R,G、B
要素の電子統制御信すに分解する色復調回路と、上記色
要素の信号をサンプリングしデジタル信号化するAD変
換器と、上記AD変換器の出力−走査線分中の指定され
た部分に対応するデータを記録し、これを−走査時間内
に時間的に拡大伸長して読み出し得る第1及び第2の高
速メモリと、上記第1及び第2の高速メモリを制御し、
ADi換器の出力−走査線分中の指定された部分を読み
出し記録させる第1及び第2のアドレスカウンタと、上
記第1及び第2の高速メモリ及びf4′41及び第2の
アドレスカウンタを制御するタイミングパルス発振器と
、上記第1及び第2の高速メ七りの出力信号にCPUか
らの信号を混合する混合回路、上記混合回路の出力信り
をアナログ信号1ヒするl<、G−、B夫々ODA変換
器とによりtrケ成されるものである。
Therefore, in this embodiment, the trimming circuit 6 converts the video signal reproduced from a normal video medium into R, G, and B signals.
A color demodulation circuit that decomposes the electronic control signals of the elements, an AD converter that samples the color element signals and converts them into digital signals, and an output of the AD converter that corresponds to a specified portion in the scanning line segment. control first and second high-speed memories capable of recording data to be read out by temporally enlarging and decompressing the same within a scanning time, and the first and second high-speed memories;
Output of the ADi converter - first and second address counters that read and record specified portions in the scanning line segment, and control the first and second high speed memories, f4'41 and the second address counter. a timing pulse oscillator that mixes a signal from the CPU with the output signals of the first and second high-speed circuits, and a mixing circuit that mixes the output signal of the mixing circuit with an analog signal. Each of the B and ODA converters is used to construct a tr.

而し゛C1プレイヤが上記ゲーム機のハンドル13及O
アクセル14を操作するど、その操作量が変換器15及
び1Gによっ゛C電気信号に変換され、コントロールユ
ニソ13に人力される。これによりコン1u−ルユニッ
ト3は予め定められたゲームプログラムに従ってデータ
処理を行い、画面における自己の車の位置及びビデオ再
生速度を変更するとノ(に、タイミグパルス発振器7の
出力パルスを制御21問゛る。上記タイミグパルス発振
器7のタイミングパルスはR1GSB夫々のアドレスカ
ウンタ及びR,G、B夫々の高速メモリに人力される。
Then, the C1 player presses the handles 13 and O of the game machine.
When the accelerator 14 is operated, the amount of the operation is converted into a "C" electric signal by the converter 15 and 1G, and then input to the control unit 13 manually. As a result, the controller unit 3 processes data according to a predetermined game program, and controls the output pulses of the timing pulse oscillator 7 by changing the position of the own car on the screen and the video playback speed. The timing pulses of the timing pulse oscillator 7 are manually input to the address counters of each R1GSB and the high speed memories of each of R, G, and B.

上記高速メモリは上記アドレスカウンタ心)らの信号を
受けることによりAD変換されたビデオ信号の所定の部
分を記録すると共に、これを−走査時間に拡大伸長して
読み出し、マルチプレソサ8でCPU3からの各色別の
ビデオ信号入力と混合され、然る後、DA変換器R6、
G6、B6でアナログ信号に変換され、混合回路9.1
0.11を介してR,G、Bの夫々の電子銃に供給され
る。
The high-speed memory records a predetermined portion of the AD-converted video signal by receiving the signals from the address counter, and also expands and expands this in -scanning time and reads it out. mixed with another video signal input and then DA converter R6,
It is converted into an analog signal by G6 and B6, and mixed circuit 9.1
0.11 to each of the R, G, and B electron guns.

なお、各R,G、Bの高速メそすは、タイミングパルス
発振器7からのタイミングパルスを受けることにより一
走査線毎に切り換えられ、また、アドレスカウンタから
のタイミングパルスを受けることにより、AD変換され
たビデオ信号の所定の部分を記録するように構成されて
いる。
The R, G, and B high-speed methods are switched for each scanning line by receiving timing pulses from the timing pulse oscillator 7, and AD conversion is performed by receiving timing pulses from the address counter. The video signal is configured to record a predetermined portion of the video signal.

而して、R,G、B夫々の第1の高速メモリRθ%G8
、B9がAD変換器R1、Gl、B、がデジタル変換し
たデータの記録を行っているときには、第2の高速メモ
リRho −、Glo 、 Boo’は、上記データを
一走査時間に時間的に拡大伸長して読み出し”Cおり、
上記第1の両速メモリRed、GBB9が上記データの
記録を終fすると同時に第2の高速メモリR1o 、、
 Glo −、B+oも読み出しのプロセスを完了し、
今度は反対に前者が上記記録したデータの読み出しを始
め、後者は新たなデータの記録を開始する。
Therefore, the first high-speed memory Rθ%G8 of each of R, G, and B
, B9 are recording data digitally converted by the AD converters R1, Gl, B, the second high-speed memories Rho-, Glo, Boo' temporally expand the data into one scanning time. Decompress and read “C”,
At the same time when the first dual-speed memories Red and GBB9 finish recording the data, the second high-speed memories R1o, .
Glo −, B+o also complete the reading process,
This time, on the contrary, the former starts reading the recorded data, and the latter starts recording new data.

従って、第1図に示した装置と同様にブラウン管12に
は画面の一部が横方向に拡大されてディスプレイせしめ
られるのである。
Therefore, as in the device shown in FIG. 1, a portion of the screen on the cathode ray tube 12 is enlarged in the horizontal direction and displayed.

本発明は救主の如く構成されるので、本発明にかかるビ
デオディスプレイ装置による時には、リアリティ−に富
んだ画面をディスプレイせしめることが可能であるので
、ゲームを行う者の興味をより一層高めることができる
極めて商品価値の高いビデオディスプレイ装置を提供す
ることができるのである。
Since the present invention is structured like a savior, when using the video display device according to the present invention, it is possible to display a screen rich in reality, thereby further increasing the interest of those playing the game. Therefore, it is possible to provide a video display device with extremely high commercial value.

なお、本発明は救主の実施例に限定さるものでない。即
ち、例えば、本実施例に於てはドライブゲームとしたが
、空中戦4ゲーム又はこれらに’IJI”4るゲーム等
であってもよい。また、DA変換器により走査線一本分
のビデオ信号のうちの所定の部分をデジタル信号化し、
そのイー号を採用して画面を拡大するようにしたが、D
A変換器により走査線一本分のビデオ信号をデジタル信
号化し、後続のシフトレジスタによってその一部を選択
して採用す°るように構成することも可能であり、シフ
トレジスタ、高速メモリにかえRAMを使用しても同様
の機能を果すことができる。更にまた、上記に加えて1
フレーム毎の水平又は垂直の同期信号の位置を替えるよ
うにすればよりリアリティに富んだ画面とすることがで
きる。救主の諸点の他、ディスプレイの方法及びブラウ
ン管の形状等は本発明の目的の範囲内で自由に設計変更
できるものであって、本発明はそれらの総てを包摂する
ものである。
Note that the present invention is not limited to the savior embodiment. That is, for example, in this embodiment, a driving game is used, but it may also be a four-air combat game or a game that is similar to these four games. Convert a predetermined part of the signal into a digital signal,
I adopted the E issue and enlarged the screen, but D
It is also possible to configure the system so that the video signal for one scanning line is converted into a digital signal by the A converter, and a part of it is selected and adopted by the subsequent shift register. A similar function can be achieved using RAM. Furthermore, in addition to the above, 1
By changing the position of the horizontal or vertical synchronization signal for each frame, a more realistic screen can be created. In addition to the various features of the savior, the display method, the shape of the cathode ray tube, etc. can be freely changed within the scope of the purpose of the present invention, and the present invention encompasses all of these.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明にかかるビデオディスプレイ装置を具
えたドライブゲーム機の一実施例を示す回路図、第2図
は、適宜の媒体に記録されたビデオ信号を示すタイムチ
ャート、第3図は、上記ビデオ信号をデジタル信号化す
る際に発せられるサンプリングパルスのタイムチャート
、第4図は、ビデオ信号の所望の箇所が1走査線内に拡
大されたビデオ信号のタイムチャート、第5図は、上記
第1及び第2のDA変換器が出力した出力信号を再生す
る為に、水平偏向コイルに供給される水平偏向コイル電
流を示すタイムチャート、第6図は、ビデオ信号を正規
のサイズでブラウン管上に映し出した画面の一例を示す
説明図、第7図は、車が画面中央を走行しているとき本
発明装置のスクリーン上に拡大し、て映し出される部分
を示した説明図、第8図は、上記部分がスクリーン上に
拡大して映し出された状態を示す説明図、第9図は、上
記ゲーム機のハンドルを大きく左に切った場合に本発明
装置のスクリーンに拡大して映し出される部分を示した
説明図、第10図は、上記部分がスクリーンに拡大して
映し出された状態を示す説明図、第11図は、上記ゲー
ム機のハンドルを大きく右に切った場合に本発明装置の
スクリーンに拡大して映し出される部分を示した説明図
、第12図は、上記部分がスクリーン上に拡大して映し
出された状態を示す説明図、第13図は、他の実施例を
示す説明図である。 1・−一−−−−−−−−−−−−・−−一−−−−−
ビデオ!/コーダ2・−−−−・−−−一−−−−−−
−−・−復調回路3−、、、−−−一−−−−・−−−
−−−CP Uを含むコントロールユニット4・−−−
一−−−・−−−−−1’<0M5−−−−−−−−−
−−−−−−CI”Uを含むコントロールユニ・21・
かうの信号により ビデオ信号を編成する出力 回路 6−−−−−−−−−−−−−−1−リミング回路1−
−−−−−−、−−−−−−−−、−−−タイミグパル
ス発振器8−−−−−−−−−−−−−−−−アナログ
マルチプレクザ1ぐ、−−−−−−−−−−−−R要素
用のA I)変換器Q 、 −−−−−−−−、−−−
−−−Q要素用のAI)変換器B 、 −−−−−・−
−−−−−−−B要素用のAD変換器R2−−−−−−
−−−−−−−−−−−−R要素用の人力選択回路G 
2−−−−−−一・−・−−−=−G要素用の入力選択
回路B2−−−−−−−−−−−−−−−−−B要素用
の人力選択回路R3、R4−−−−−−−−−m L 
Etヒ第2 (7) RLW素川ノシフトレジスク 03 、G4−−−−−−−−一第1及び第2のG要素
用のシフトレジスタ B3 、B4−−−−−−・−・第1及び第2のB要素
用のシフトレジスタ 1セ、−−−一・−・−−−−・−’−−−B要素用の
出力選択回路G5−−−−−−−−一−−=−・・−・
−R要素用の出力選択回路B 5−−−−−−−−−−
−−−−−・G要素用の出力選択回路R6−−−−−−
−−−−−−−−−−−R要素用のDA変換器(ン。−
−−一−−−−・−−−−(ン要素用のDΔ変換器13
r7−−−・−−一−−−−−−−・−−−−B要素用
のDA変換器9.10、tt −−−−−−−・−−m
−混合回路12−−−−−−・−・−−−−一・−−−
−ブラウン管特許出願人 株式会社 タイト− 代趣人(7524) !i上正太部 第7図 12 第(5図 2 第9図 12 第8図 2 第11図 、。 第10図 12
FIG. 1 is a circuit diagram showing an embodiment of a driving game machine equipped with a video display device according to the present invention, FIG. 2 is a time chart showing a video signal recorded on a suitable medium, and FIG. , a time chart of sampling pulses emitted when converting the video signal into a digital signal, FIG. 4 is a time chart of a video signal in which a desired portion of the video signal is expanded within one scanning line, and FIG. Figure 6 is a time chart showing the horizontal deflection coil current supplied to the horizontal deflection coil in order to reproduce the output signals outputted by the first and second DA converters. FIG. 7 is an explanatory diagram showing an example of the screen projected above, and FIG. 8 is an explanatory diagram showing the portion enlarged and displayed on the screen of the device of the present invention when a car is running in the center of the screen. is an explanatory diagram showing the above portion enlarged and displayed on the screen, and Fig. 9 is an explanatory diagram showing the enlarged portion displayed on the screen of the device of the present invention when the handle of the game machine is turned sharply to the left. FIG. 10 is an explanatory diagram showing the above portion enlarged and projected on the screen, and FIG. 11 is an explanatory diagram showing the state in which the above-mentioned portion is enlarged and projected on the screen. FIG. FIG. 12 is an explanatory diagram showing the portion enlarged and projected on the screen. FIG. 13 is an explanatory diagram showing another embodiment. It is. 1・−1−−−−−−−−−−−・−−1−−
video! /Coda 2・------・----1------
−−・−Demodulation circuit 3−,,,−−1−−−−・−−−
--- Control unit 4 including CPU ---
1----・------1'<0M5--------
--------Control unit 21 including CI"U
Output circuit 6 for assembling a video signal based on the above signal --------1 - Rimming circuit 1 -
---------, ----------, --- Timing pulse oscillator 8 ----------- Analog multiplexer 1, --- ----------A I) Converter Q for R elements, ----------, ---
---AI) Converter B for Q element, ------・-
------- AD converter R2 for B element -------
−−−−−−−−−−−−Manual selection circuit G for R element
2---------1. R4---------m L
Ethi No. 2 (7) RLW Sokawa shift register 03, G4-----1 shift register B3, B4 for the first and second G elements--------. Shift register 1 set for the first and second B elements, ---1・-・−−−−・−'−−−Output selection circuit G5 for the B elements−−−−−−−1− −=−・・−・
- Output selection circuit B for R element 5
--------・Output selection circuit R6 for G element------
---------DA converter for R element (N.-
−−1−−−−・−−−−(DΔ converter 13 for
r7----・--1----------・-----DA converter 9.10 for B element, tt--------・--m
−Mixing circuit 12−−−−−・−・−−−−1・−−
- CRT patent applicant Tait Co., Ltd. - Daishujin (7524)! i Upper thick part Fig. 7 12 (5 Fig. 2 Fig. 9 12 Fig. 8 2 Fig. 11 ,. Fig. 10 12

Claims (1)

【特許請求の範囲】 1)適宜の媒体に記録されたビデオ信号を再生すると共
に、CPUを含むコントロールユニットで制御される映
像信号と上記ビデオ信号とから合成される画像を陰極線
管のスクリーン上に生じさせるビデオディスプレイ装置
を具備したテレビゲームマシンに於て、 下記(1)項乃至(16)項記載の構成要素から成るト
リミング回路を設けたことを特徴とする上記のビデオデ
ィスプレイ装置を具備したテしビゲームマシン。 (1)色復調されたR要素のビデオ信号をサンプリング
しデジタル信号化するR要素用のAD変換器。 (2)上記R要素用のAD変換器の出力の各走査線中の
指定された部分に対応するデータを記録し、これを−走
査時間に時間的に拡大伸長して読み出し一得る第1及び
第2のR要素用のメモリ。 (3)上記R要素用のAD変換器の出力を、−走査線毎
に切り換え上記第1及び第2のR要素用のメモリに交互
に供給するR要素用の入力選択回路。 (4)上記第1及び第2のR要素用のメモリが読み出し
たビデオ信号をアナログ信号化し得るR要素用のDA変
換器。 (5)上記第1及び第2のR要素用のメモリのうち上記
入力選択回路を介して上記R要素用のAD変換器に接続
されていない方の出力を上記R要素用のDA変換器に伝
達するR要素用の出力選択回路。 (6)色復調されたG要素のビデオ信号をサンプリング
しデジタル信号化するG要素用のAD変換器。 (7)上記G要素用のAD変換器の出力の各走査線中の
指定された部分に対応するデータを記録し、これを−走
査時間に時間的に拡大伸長して続み出し得る第1及び第
2のG要素用のメモリ。 (8)上記G要素用のAD変換器の出力を、−走査線毎
に切り換え上記第1及び第2のG要素用のメモリに交互
に供給するG要素用の入力選択回路。 (9)上記第1及び第2のG要素用のメモリが読み出し
たビデオ信号をアナログ信号化し得るG要素用のDA変
換器。 (10)上記第1及び第2のG要素用のメモリのうち上
記入力選択回路を介して上記G要素用のAD変換器に接
続されていない方の出力を上記R要素用のDA変換器に
伝達するG要素用の出力選択回路。 (11)色復調されたB要素のビデオ信号をサンプリン
グしデジタル信号化するB要素用のAD変換器。 (12)上記B要素用のAD変換器の出力の各走査線中
の指定された部分に対応するデータを記録し、これを−
走査時間に時間的に拡大伸長して読み出し得る第1及び
第2のB要素用のメモリ。 (13)上記B要素用のAD変換器の出力を、−走査線
毎に切り換え上記第1及び第2のB要素用のメモリに交
互に供給するB要素用の入力選択回路。 (14)上記第1及び第2のB要素用のメモリが続み出
したビデオ信号をアナログ信号化し得るB要素用のDA
変換器。 (15)上記第1及び第2のB要素用のメモリのうち上
記入力選択回路を介して上記B要素用のAD変換器に接
続されていない方の出方を上記B要素用のDA変換器に
伝達するB要素用の出力選択回路。 (16)CPUを含むコントロールユニットにより制御
され、上記各R,G、B夫々のAD変換器、入力選択回
路、出力選択回路及びDA変換器を制御するタイミング
パルスを発振する回路。 2)上記メモリがシフトレジスタである特許請求の範囲
第1項記載のビデオディスプレイ装置を具備したテレビ
ゲームマシン。 3)上記メモリがRAMである特許請求の範囲第1項記
載のビデオディスプレイ装置を具備したテレビゲームマ
シン。 4)適宜の媒体に記録されたビデオ信号を再生すると共
に、CPUを含むコントロールユニットで制御される映
像信号と上記ビデオ信号とから合成される画像を陰極線
管のスクリーン上に生じさゼるビデオディスプレイ装置
を具備したテレビゲームマシンに於て、 下記(17)項乃至(32)項記載の構成要素から成る
トリミング回路を設けたことを特徴とする上記のビデオ
ディスプレイ装置を具備したテレビゲームマシン。 (17)色復調されたR要素のビデオ信号の各走査線中
の指定された部分の信号をサンプリングしデジタル信号
化するR要素用のAD変換器。 (18)上記R要素用のAr変換器の出力のデータを記
録し、これを−走査時間に時間的に拡大伸長して続み出
し得る第1及び第2のR要素用のメモリ。 (19)上記R要素用のAD変換器の出力を、−走査線
毎に切り換え上記第1及び第2のR要素用のメモリに交
互に供給するR要素用の入力選択回路。 (20)上記第1及び第2のR要素用のメモリが読み出
したビデオ信号をアナログ信号化し得るR要素用のDA
変換器。 (21)上記第1及び第2のR要素用のメモリのうち上
記入力選択回路を介して上記R要素用のAD変換器に接
続されていない方の出力を上記R要素用のDA変換器に
伝達するR要素用の出力選択回路。 (22)色復調されたG要素のビデオ信号の各走査線中
の指定された範囲内の信号をサンプリングしデジタル信
号化するG要素用のAD変換器。 (23)上記G要素用のAD変換器の出力のデータを記
録し、これを−走査時間に時間的に拡大伸長して読み出
し得る第1及び第2のG要素用のメモリ。 (24)上記G要素用のAD変換器の出力を、−走査線
毎に切り換え上記第1及び第2のG要素用のメモリに交
互に供給するG要素用の入力選択回路。 (25)上記第1及び第2のG要素用のメモリが読み出
したビデオ信号をアナログ信号化し得るG要素用のDA
変換器。 (26)上記!!1及び第2のG要素用のメモリのうち
上記入力選択回路を介して上記G要素用のAD変換器に
接続されていない方の出力を上記R要素用のDA変換器
に伝達するG要素用の出力選択回路。 (27)色復調されたB要素のビデオ信号の各走査線中
の指定された範囲内の信号をサンプリングしデジタル信
号化するB要素用のAD変換器。 (28)上記B要素用のAD変換器の出力のデータを記
録し、これを−走査時間に時間的に拡大伸長して読み出
し得る第1及び第2のB要素用のメモリ。 (29)上記B要素用のAD変換器の出力を、−走査線
毎に切り換え上記第1及び第2のB要素用のメモリに交
互に供給するB要素用の人力選択回路。 (30)上記第1及び第20B要素用のメモリが読み出
したビデオ信号をアナログ信号化し得るB要素用ODA
変換器。 (31)上記第1及び第2のB要素用のメモリのうち上
記入力選択回路を介して上記B要素用のAD変換器に接
続されていない方の出力を上記B要素用のDA変換器に
伝達するB要素用の出力選択回路。 (32)C,PUを含むコントロールユニットにより制
御され、上記各R,GSB夫々のAD変換器、入力選択
回路、出力選択回路及びDA変換器を制御するタイミン
グパルスを発振する回路。 5)上記メモリがシフトレジスタである特許請求の範囲
第4項記載のビデオディスプレイ装置をJ[したテレビ
ゲームマシン。 6)上記メモリがRAMである特許請求の範囲第4項記
載のビデオチーイスプレイ装置を具備したテレビゲーム
マシン。
[Claims] 1) Reproducing a video signal recorded on a suitable medium, and displaying an image synthesized from the video signal and the video signal controlled by a control unit including a CPU on the screen of a cathode ray tube. A video game machine equipped with a video display device as described above, characterized in that it is equipped with a trimming circuit consisting of the components described in the following items (1) to (16). Shibi game machine. (1) An AD converter for the R element that samples the color demodulated R element video signal and converts it into a digital signal. (2) Record the data corresponding to the designated portion of each scanning line of the output of the AD converter for the R element, expand and expand this temporally during the scanning time, and read out the data. Memory for the second R element. (3) An input selection circuit for the R element that switches the output of the AD converter for the R element every -scanning line and alternately supplies it to the memories for the first and second R elements. (4) A DA converter for the R element capable of converting the video signals read by the memories for the first and second R elements into analog signals. (5) Output the output of the memory for the first and second R elements that is not connected to the AD converter for the R element via the input selection circuit to the DA converter for the R element. Output selection circuit for the R element to be transmitted. (6) A G-element AD converter that samples the color-demodulated G-element video signal and converts it into a digital signal. (7) Record the data corresponding to the designated portion of each scanning line of the output of the AD converter for the G element, and temporally expand and expand this data during the scanning time. and memory for the second G element. (8) A G-element input selection circuit that switches the output of the G-element AD converter every -scanning line and alternately supplies the output to the first and second G-element memories. (9) A G-element DA converter capable of converting the video signals read by the first and second G-element memories into analog signals. (10) The output of the memory for the first and second G elements that is not connected to the AD converter for the G element via the input selection circuit is sent to the DA converter for the R element. Output selection circuit for the G element to be transmitted. (11) A B-element AD converter that samples the color-demodulated B-element video signal and converts it into a digital signal. (12) Record the data corresponding to the specified portion of each scanning line of the output of the AD converter for the B element, and
A memory for first and second B elements that can be read out by temporally expanding and expanding the scanning time. (13) A B-element input selection circuit that switches the output of the B-element AD converter every -scanning line and alternately supplies the output to the first and second B-element memories. (14) DA for B elements capable of converting the video signals from the first and second memories for B elements into analog signals;
converter. (15) Output the output of the memory for the first and second B elements that is not connected to the AD converter for the B element via the input selection circuit to the DA converter for the B element. Output selection circuit for B element to be transmitted to. (16) A circuit that is controlled by a control unit including a CPU and oscillates timing pulses that control each of the R, G, and B AD converters, input selection circuit, output selection circuit, and DA converter. 2) A video game machine equipped with a video display device according to claim 1, wherein said memory is a shift register. 3) A video game machine equipped with a video display device according to claim 1, wherein said memory is a RAM. 4) A video display that plays back a video signal recorded on a suitable medium and generates an image on the screen of a cathode ray tube, which is synthesized from the video signal and the video signal controlled by a control unit including a CPU. A video game machine equipped with the above video display device, characterized in that the video game machine equipped with the above video display device is provided with a trimming circuit comprising the components described in the following items (17) to (32). (17) An AD converter for the R element that samples the signal of a designated portion in each scanning line of the color demodulated R element video signal and converts it into a digital signal. (18) A memory for the first and second R elements that can record the output data of the Ar converter for the R elements, temporally expand and expand the data during the scanning time, and then output the data. (19) An input selection circuit for the R element that switches the output of the AD converter for the R element every -scanning line and alternately supplies it to the memories for the first and second R elements. (20) DA for R elements that can convert the video signals read by the memories for the first and second R elements into analog signals;
converter. (21) Output the output of the memory for the first and second R elements that is not connected to the AD converter for the R element via the input selection circuit to the DA converter for the R element. Output selection circuit for the R element to be transmitted. (22) A G-element AD converter that samples signals within a designated range in each scanning line of the color-demodulated G-element video signal and converts them into digital signals. (23) A memory for the first and second G elements that can record the output data of the AD converter for the G elements, temporally expand and expand the data during the scanning time, and read it out. (24) A G-element input selection circuit that switches the output of the G-element AD converter every -scanning line and alternately supplies the output to the first and second G-element memories. (25) DA for G element capable of converting the video signals read by the first and second memories for G element into analog signals;
converter. (26) Above! ! A G-element memory for transmitting the output of one of the first and second G-element memories that is not connected to the G-element AD converter to the R-element DA converter via the input selection circuit. output selection circuit. (27) A B-element AD converter that samples signals within a specified range in each scanning line of the color-demodulated B-element video signal and converts them into digital signals. (28) A memory for the first and second B elements that can record the output data of the AD converter for the B elements, temporally expand and expand the data during the scanning time, and read it out. (29) A manual selection circuit for the B element which switches the output of the AD converter for the B element every -scanning line and alternately supplies the output to the first and second B element memories. (30) ODA for B elements that can convert the video signals read by the memories for the first and 20th B elements into analog signals.
converter. (31) The output of the memory for the first and second B elements that is not connected to the AD converter for the B element via the input selection circuit is sent to the DA converter for the B element. Output selection circuit for the B element to be transmitted. (32) A circuit that is controlled by a control unit including C and PU and oscillates timing pulses that control the AD converters, input selection circuits, output selection circuits, and DA converters of each of the R and GSB. 5) A video game machine comprising a video display device according to claim 4, wherein the memory is a shift register. 6) A video game machine equipped with a video game player according to claim 4, wherein said memory is a RAM.
JP58136705A 1983-07-28 1983-07-28 Television game machine equipped with video display apparatus Granted JPS6029171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58136705A JPS6029171A (en) 1983-07-28 1983-07-28 Television game machine equipped with video display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58136705A JPS6029171A (en) 1983-07-28 1983-07-28 Television game machine equipped with video display apparatus

Publications (2)

Publication Number Publication Date
JPS6029171A true JPS6029171A (en) 1985-02-14
JPH0470037B2 JPH0470037B2 (en) 1992-11-09

Family

ID=15181552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58136705A Granted JPS6029171A (en) 1983-07-28 1983-07-28 Television game machine equipped with video display apparatus

Country Status (1)

Country Link
JP (1) JPS6029171A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115121A (en) * 1976-03-19 1977-09-27 Rca Corp Device for altering television picture size

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115121A (en) * 1976-03-19 1977-09-27 Rca Corp Device for altering television picture size

Also Published As

Publication number Publication date
JPH0470037B2 (en) 1992-11-09

Similar Documents

Publication Publication Date Title
US6064355A (en) Method and apparatus for playback with a virtual reality system
US7565063B2 (en) Media formatting and system for interactive game programming
US4890833A (en) Apparatus for generating enhanced interactive video game playfield environments
US5499146A (en) Method and apparatus for recording images for a virtual reality system
JP2531795B2 (en) Image information playback device
GB2216361A (en) Recording a video format signal and graphic codes
US6445876B1 (en) Image reproduction apparatus
JPH0722367B2 (en) Image data recording / playback method
JPH0666940B2 (en) Video disk playback device
JPS6029171A (en) Television game machine equipped with video display apparatus
JPS6012086A (en) Television game machine equipped with video display apparatus
JPH11237872A (en) Frame constituting device for reproducing moving image at low speed
JPH1092161A (en) Recording medium and recoreded information reproducer
JP2698301B2 (en) Image recording and playback device
JP3113213B2 (en) Image information generation device
JP2513844B2 (en) Recording medium playing device
JP2901422B2 (en) Character display device
JPH05103300A (en) Disk reproducing device
JPH0622331A (en) Picture synthesizer
JPH09275524A (en) Image synthesizing method and device therefor
SU1367993A1 (en) Apparatus for conducting tv games
JPH03188885A (en) Game machine
JP2906208B2 (en) CRT image split playback device
JPS6150433B2 (en)
JP2844332B2 (en) Information playback method