JPS6028017B2 - information processing equipment - Google Patents

information processing equipment

Info

Publication number
JPS6028017B2
JPS6028017B2 JP55161515A JP16151580A JPS6028017B2 JP S6028017 B2 JPS6028017 B2 JP S6028017B2 JP 55161515 A JP55161515 A JP 55161515A JP 16151580 A JP16151580 A JP 16151580A JP S6028017 B2 JPS6028017 B2 JP S6028017B2
Authority
JP
Japan
Prior art keywords
command
boat
port
processing unit
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55161515A
Other languages
Japanese (ja)
Other versions
JPS5785125A (en
Inventor
芳夫 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55161515A priority Critical patent/JPS6028017B2/en
Publication of JPS5785125A publication Critical patent/JPS5785125A/en
Publication of JPS6028017B2 publication Critical patent/JPS6028017B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は池装置と接続することないこ入出ボートの試験
・診断ができる情報処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing device capable of testing and diagnosing boats entering and leaving a pond without being connected to a pond device.

従来、異なるメーカが製造した装置を相互に接続する場
合などのように設計・製造中の評価のときに相手装置が
入手できない場合には、相手装置の代役をなすシミュレ
ータが必要である。また、客先での設置時または稼動中
に正しく動作しない場合、その原因切り分けのためおよ
び修理後の確認のためなどに試験器が必要である。本発
明の目的は、上記非対称のインタフェースにおいても前
記シミュレー夕や試験器を必要としないで試験・診断が
できる情報処理装置を提供することにある。
Conventionally, when a partner device cannot be obtained during evaluation during design and manufacturing, such as when devices manufactured by different manufacturers are interconnected, a simulator is required to serve as a substitute for the partner device. In addition, if a device does not operate properly during installation or operation at a customer's site, a tester is required to isolate the cause and to check after repair. An object of the present invention is to provide an information processing apparatus that can perform testing and diagnosis even with the above-mentioned asymmetric interface without requiring the above-mentioned simulator or tester.

本発明の装置は、第1のボートと第2のボートとこれら
のボートの間で信号を伝送する伝送線とを有する情報処
理装置において、前記第1のボートに備えられ中央処理
装置からのコマンド起動命令を解読し信号を前記伝送線
に送出する第1の解読送出手段と、前記第2のボートに
備えられ前記伝送線からの信号を送出し前記中央処理装
置に割込み通知する検出通知手段と、前記第2のボート
に備えられ前記検出通知手段からの割込み通知に応答し
て前記中央処理装置から与えられるコマンド受取命令を
解読しコマンド要求信号を前記送出手段に送出する第2
の解読送出手段と、前記第1のボートに備えられ前記第
2の解読送出手段からのコマンド要求信号の受信の検出
に応答して前記中央処理装置から与えられたコマンドを
前記第2のボートに送出するコマンド送出手段と、前記
第2のボートに備えられ前記コマンド送出手段からのコ
マンドを格納するコマンド格納手段とを備えたことを特
徴とする。
The apparatus of the present invention is an information processing apparatus having a first boat, a second boat, and a transmission line for transmitting signals between these boats, the apparatus being provided in the first boat and receiving commands from a central processing unit. a first decoding and sending means for decoding a start-up command and sending a signal to the transmission line; and a detection notification means provided in the second boat for sending a signal from the transmission line and notifying the central processing unit of an interrupt. , a second board provided in the second boat, which decodes a command receiving command given from the central processing unit in response to an interrupt notification from the detection notification means and sends a command request signal to the sending means.
and a decoding and transmitting means provided in the first boat and transmitting a command given from the central processing unit to the second boat in response to detection of reception of a command request signal from the second decoding and transmitting means. The present invention is characterized by comprising: a command sending means for sending a command; and a command storage means provided in the second boat and storing a command from the command sending means.

次に本発明について図面を参照して説明する。Next, the present invention will be explained with reference to the drawings.

以下説明する本発明の一実施例は、チャネルと入出力機
器制御装置(以下IOC)とを接続する入出力インタフ
ェースに関する。第IA図〜第ID図は、通常の動作時
のチャネルとIOCとの接続形態を表し、第IA図はタ
コアシ接続、第IB図はィモヅル接続の形態を示す。
An embodiment of the present invention described below relates to an input/output interface that connects a channel and an input/output equipment control device (hereinafter referred to as IOC). FIGS. IA to ID show the connection form between the channel and the IOC during normal operation, with FIG. IA showing the takoashi connection and FIG. IB showing the zigzag connection.

第IA図およびダIB図を参照すると参照数字10およ
び30はチャネル、20,40,50および60はIO
Cをそれぞれ示す。参照数字1 1,21,31,41
,51および61は各装置のボート部を示し、参照数字
29,49,59および69は入出力インタフェースを
示しそれに付した矢印は上位装置(チャネル)から下位
装置(IOC)への方向を表わす。
Referring to Figures IA and DA, reference numerals 10 and 30 are channels, 20, 40, 50 and 60 are IOs.
C is shown respectively. Reference number 1 1, 21, 31, 41
, 51 and 61 indicate the ports of each device, reference numerals 29, 49, 59 and 69 indicate input/output interfaces, and the arrows attached thereto indicate the direction from the upper device (channel) to the lower device (IOC).

この入出力インタフェース29,49,59および69
はたとえば、コマンドは常に矢印の向きに転送されるよ
うに非対称なので、矢印の両側の装置を入れ換えること
はできない。また、第IC図および第ID図は、二重化
構成例を示す図であり、参照数字70,80,110お
よび120がチャネルを示し、参照数字90,100,
130,140,150がIOCを示す。従来、設計評
価,診断または動作確認などを行う場合、たとえば第I
A図でチャネル10を対象装置とするとIOC20の代
替としてシミュレータまたぇ試験器をインタフェース2
9を介してポ−ト11に接続しなければならない。
This input/output interface 29, 49, 59 and 69
For example, the commands are asymmetric so that they are always transferred in the direction of the arrow, so you cannot swap devices on either side of the arrow. Further, FIG. IC and FIG. ID are diagrams showing duplex configuration examples, where reference numbers 70, 80, 110 and 120 indicate channels, and reference numbers 90, 100,
130, 140, and 150 indicate IOCs. Conventionally, when performing design evaluation, diagnosis, or operation confirmation, for example,
In figure A, if channel 10 is the target device, interface 2 can be used as a simulator or tester as a substitute for IOC20.
9 must be connected to port 11.

第2図は、本発明にかかる装置の評価,診断または確認
(以下、単に診断という)時の接続形態を示す図である
FIG. 2 is a diagram showing a connection form during evaluation, diagnosis, or confirmation (hereinafter simply referred to as diagnosis) of the device according to the present invention.

第2A図および第2B図はチャネル10および30の自
チャネル内のボート同士の援続形態を示す図、第2C図
,第2D図,第2E図および第2F図はIOC20,4
0,90および130の目10C内のボート同士を接続
する形態を示す図である。第2A図,第2C図および第
2E図はタコアシ接続の形態を示し、第2B図,第2D
図および第2F図はィモヅル接続の形態を示す図である
。第2E図および第2F図を参照すると、IOC90お
よび130は、第IC図のIOC90および第ID図の
IOC130に示すようにIOCの多重化構成システム
に適用するものである。
Figures 2A and 2B are diagrams showing how boats are connected to each other in channels 10 and 30, and Figures 2C, 2D, 2E, and 2F are IOC20, 4
It is a figure which shows the form which connects the boats in 0, 90, and 130 eyes 10C. Figure 2A, Figure 2C and Figure 2E show the form of takoashi connection, Figure 2B, Figure 2D
Figures 1 and 2F are diagrams showing the configuration of the simulator connection. Referring to FIGS. 2E and 2F, IOCs 90 and 130 apply to a multiplexed system of IOCs as shown in IOC 90 in FIG. 1C and IOC 130 in FIG.

ボート11,21,31,41,91,92,131お
よび132は各装置が本来備えている入出力ボートであ
り、ボート13,23,33,34,43,44,93
よび133は診断用に設けた診断用ボートである。第2
8図を参照するとインタフェース97の点線はボート9
1を診断するときとボート92を診断するときで、ケー
ブルがつなぎかえられることを示す。また、装置選択機
能の診断が必要でなければ、第28図および第2D図に
おいてボート34および44を省略できる。第3図は第
2A図のチャネル10の拡大図である。
Boats 11, 21, 31, 41, 91, 92, 131 and 132 are input/output boats originally provided with each device, and boats 13, 23, 33, 34, 43, 44, 93
and 133 are diagnostic boats provided for diagnostic purposes. Second
Referring to Figure 8, the dotted line of the interface 97 is the boat 9.
This shows that the cables can be changed when diagnosing the boat 92 and when diagnosing the boat 92. Also, if diagnosis of the device selection function is not required, the boats 34 and 44 can be omitted in FIGS. 28 and 2D. FIG. 3 is an enlarged view of channel 10 of FIG. 2A.

第3図を参照すると、チャネル10の2つの入出力ボー
ト11と13とが外部ケーブル17で接続された状態が
示されている。主記憶装置(MM)1、中央処理装置(
CPU)2、および他の入出力ボート15はすべてバス
9に接続されている。第4図は第3図の入出力ボート1
1および13の拡大図であり、ボートのそれぞれはバス
接続部201,301、制御部202,302、いくつ
かの駆動回路(ドライバ)の集合203,303および
いくつかの受信回路(レシーバ)の集合204,304
から構成されている。
Referring to FIG. 3, the two input/output ports 11 and 13 of the channel 10 are shown connected by an external cable 17. Main memory (MM) 1, central processing unit (
CPU) 2 and other input/output boats 15 are all connected to bus 9. Figure 4 shows input/output boat 1 in Figure 3.
1 and 13, each of the boats includes a bus connection section 201, 301, a control section 202, 302, a set of several drive circuits (drivers) 203, 303, and a set of several reception circuits (receivers). 204,304
It consists of

ドライバ203の出力のそれぞれはしシーバ304の入
力に、ドライバ303の出力のそれぞれはしシーバ20
4の入力に、ケーブル17を介して与えられる。なお、
制御回路202はチャネルとしての制御回路であり、制
御回路302はIOCとしての制御回路でありそれぞれ
異なった回路である。次に第4図を参照して動作を詳細
に説明する。
Each of the outputs of the driver 203 is connected to the input of the receiver 304, and each output of the driver 303 is connected to the input of the receiver 20.
4 via cable 17. In addition,
The control circuit 202 is a control circuit as a channel, and the control circuit 302 is a control circuit as an IOC, and they are different circuits. Next, the operation will be explained in detail with reference to FIG.

ボート11を診断するときには、ボート11に対してC
PU2から通常の入出力動作のようにしてコマンド起動
命令を出す。制御回路202はこの命令を解釈しコマン
ドを出すべきであることを知り、ドライバ203を介し
て特定の信号を1にする。このことはインタフェース1
7を介してボート13に伝送される。制御回路302が
レシーバ304を介してこの信号の立ち上がりを検出す
ると、制御回路302がバス接続部301およびバス9
を介してCPU2に割込み通知する。CPU2は割込み
により起動されるとボート13の状態を調べ、コマンド
が出された旨を示す信号線(図示せず)が1になってい
ることを検出し、システムが満足に動作していることを
確認できる。次に、CPU2はボート13に対してコマ
ンドの受取りを命じると、制御回路302はドライバ3
03を介してコマンド要求信号を1にする。この要求信
号はしシーバ204を介してボート11の制御回路20
2に検知される。制御回路202は予めCPU2から予
えられたコマンドをインタフェース上の定められた信号
シーケンスによりボート13に送出する。ボート13の
制御回路302はコマンドを受信すると受信したコマン
ドを制御回路302の内部の適当なしジスタ(図示せず
)に格納してCPU2に割込む。CPU2は割込発生時
にボート13の該レジスタの内容を読み出し、コマンド
が正しく受信できたこと、すなわちシステムが正しく動
作していることを知る。また、逆にボート13からボー
ト11にステータスを報告する場合には、CPU2は命
令により適当なステータスをボート13に与え、ステー
タスの送出を命じる。ボート13の制御回路302はイ
ンタフェース上の定められた信号シーケンスを用いてボ
ート11にステータスを送出する。ボート11の制御回
路202はステータスを受け取ると通常の入出力割込み
と同じ動作でCPU2に割り込む。CPU2は割込みを
受け付けボート11のステータスレジスタを読み取るな
どの方式に従いシステムが正しく動作しているかどうか
を確認できる。データ転送についても同様である。本発
明には、相手装置がもつべきボートを目装直に備えるこ
とにより、相手装置ないこ入出力ボートやインタフェー
スの診断等ができるという効果がある。
When diagnosing the boat 11, the C
A command activation instruction is issued from the PU2 as in normal input/output operation. The control circuit 202 interprets this command, knows that a command should be issued, and sets a specific signal to 1 via the driver 203. This means that interface 1
7 to the boat 13. When the control circuit 302 detects the rise of this signal via the receiver 304, the control circuit 302 connects the bus connection section 301 and the bus 9
An interrupt notification is sent to the CPU 2 via. When the CPU 2 is activated by an interrupt, it checks the status of the boat 13 and detects that a signal line (not shown) indicating that a command has been issued is set to 1, indicating that the system is operating satisfactorily. You can check. Next, when the CPU 2 commands the boat 13 to receive the command, the control circuit 302
The command request signal is set to 1 via 03. This request signal is transmitted to the control circuit 20 of the boat 11 via the receiver 204.
2 is detected. The control circuit 202 sends a predetermined command from the CPU 2 to the boat 13 using a predetermined signal sequence on the interface. When the control circuit 302 of the boat 13 receives a command, it stores the received command in an appropriate register (not shown) inside the control circuit 302 and interrupts the CPU 2. When an interrupt occurs, the CPU 2 reads the contents of the register in the boat 13 and learns that the command has been correctly received, that is, the system is operating correctly. Conversely, when reporting the status from the boat 13 to the boat 11, the CPU 2 gives an appropriate status to the boat 13 by command and instructs the boat 13 to send the status. Control circuit 302 of boat 13 sends status to boat 11 using defined signal sequences on the interface. When the control circuit 202 of the boat 11 receives the status, it interrupts the CPU 2 in the same manner as a normal input/output interrupt. The CPU 2 can check whether the system is operating correctly by accepting interrupts and reading the status register of the board 11. The same applies to data transfer. The present invention has the advantage that by providing the ports that the other device should have directly in front of the equipment, it is possible to diagnose the input/output ports and interfaces of the other device.

【図面の簡単な説明】[Brief explanation of the drawing]

第IA図〜第ID図は通常の動作時のチャネルとIOC
との接続状態を示す図、第2A図〜第2F図は本発明に
かかる装置の診断時の接続状態を示す図、第3図は第2
A図のチャネルを示す図、第4図は本発明の一実施例を
示す図である。 第IA図〜第4図において、10,30,70,80,
110,120……チヤネル、20,40,50,60
,90,100,130,140,150……IOC,
1 1,21,31,41,51,51,71,72,
81,82,91,92,101,102,111,1
21,131,132,141,142,151,15
2・・・・・・入出力ボート、13,23,33,34
,43,44,93,133……診断用ボート、29,
49,59,69,98,99,108,109,13
8,139,148,149,158,159……入出
力インタフェース、17,27,36,37,46,4
7,97,136,137・・・…診断時接続ケーブル
、1……MM,2……CPU,9・・・・・・バス、1
5・・・・・・ボート、20 1,301・・・・・
・バス接続部、202,302・・・・・・制御回路、
203,303…・・・ドライバ、204,304……
レシーバ。 菟’A図 多′B図 弟’C図 茨ル図 舞ZA図 豹28図 兼2C図 第2D図 第2E囚 第2F図 第3図 第4図
Figures IA to ID show channels and IOCs during normal operation.
2A to 2F are diagrams showing the connection state during diagnosis of the device according to the present invention, and FIG.
FIG. 4 is a diagram showing an embodiment of the present invention. In Figures IA to 4, 10, 30, 70, 80,
110, 120... Channel, 20, 40, 50, 60
,90,100,130,140,150...IOC,
1 1, 21, 31, 41, 51, 51, 71, 72,
81, 82, 91, 92, 101, 102, 111, 1
21, 131, 132, 141, 142, 151, 15
2... Input/output boat, 13, 23, 33, 34
,43,44,93,133...Diagnostic boat, 29,
49, 59, 69, 98, 99, 108, 109, 13
8,139,148,149,158,159...I/O interface, 17,27,36,37,46,4
7, 97, 136, 137...Diagnosis connection cable, 1...MM, 2...CPU, 9...Bus, 1
5...Boat, 20 1,301...
・Bus connection section, 202, 302...control circuit,
203,303...driver, 204,304...
receiver.菟'A 图多'B 图 小子'C 表る 图觉ZA 图 28 和 2C 2D 2E 2F 2F 3 4

Claims (1)

【特許請求の範囲】[Claims] 1 第1のポートと第2のポートとこれらポートの間で
信号を伝送する伝送線とを有する情報処理装置において
、 前記第1のポートに備えられ中央処理装置からコマ
ンド起動命令を解読し信号を前記伝送線に送出する第1
の解読送出手段と、 前記第2のポートに備えられ前記
伝送線からの信号を検出し前記中央情報処理装置に割込
み通知する検出通知手段と、 前記第2のポートに備え
られ前記検出通知手段からの割込み通知に応答して前記
中央処理装置から与えられるコマンド受取命令を解読し
コマンド要求信号を前記伝送手段に送出する第2の解読
送出手段と、 前記第1のポートに備えられ前記第2の
解読送出手段からのコマンド要求信号の受信の検出に応
答して前記中央処理装置から与えられたコマンドを前記
第2のポートに送出するコマンド伝送手段と、 前記第
2のポートに備えられ前記コマンド送出手段からのコマ
ンドを格納するコマンド格納手段とを備えたことを特徴
とする情報処理装置。
1. In an information processing device having a first port, a second port, and a transmission line for transmitting signals between these ports, the first port is equipped with a central processing unit that decodes a command activation instruction and transmits a signal. the first signal sent to the transmission line;
decoding and sending means provided at the second port; detection notification means provided at the second port to detect a signal from the transmission line and notify the central information processing unit of an interrupt; and detection notification means provided at the second port and from the detection notification means. second decoding and sending means for decoding a command receiving command given from the central processing unit in response to an interrupt notification from the central processing unit and sending a command request signal to the transmission means; command transmitting means for transmitting a command given from the central processing unit to the second port in response to detection of reception of a command request signal from the decoding and transmitting means; An information processing device comprising: command storage means for storing commands from the means.
JP55161515A 1980-11-17 1980-11-17 information processing equipment Expired JPS6028017B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55161515A JPS6028017B2 (en) 1980-11-17 1980-11-17 information processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55161515A JPS6028017B2 (en) 1980-11-17 1980-11-17 information processing equipment

Publications (2)

Publication Number Publication Date
JPS5785125A JPS5785125A (en) 1982-05-27
JPS6028017B2 true JPS6028017B2 (en) 1985-07-02

Family

ID=15736528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55161515A Expired JPS6028017B2 (en) 1980-11-17 1980-11-17 information processing equipment

Country Status (1)

Country Link
JP (1) JPS6028017B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960655A (en) * 1982-09-30 1984-04-06 Fujitsu Ltd System for testing inter-computer communication processing program
JPS63229550A (en) * 1987-03-19 1988-09-26 Fujitsu Ltd Diagnosing system for common interface control circuit

Also Published As

Publication number Publication date
JPS5785125A (en) 1982-05-27

Similar Documents

Publication Publication Date Title
US4270205A (en) Serial line communication system
US7814256B2 (en) Computer, IO expansion device and method for recognizing connection of IO expansion device
US4390947A (en) Serial line communication system
JPS6028017B2 (en) information processing equipment
CN106324420B (en) A kind of display fault detection method
JP4247144B2 (en) Ultrasonic diagnostic equipment
JP2929975B2 (en) Fault Diagnosis Method for Bus Interface Circuit
JP3591383B2 (en) Apparatus and method for diagnosing shared bus failure
JPS6175651A (en) Modulator-demodulator
JP3647670B2 (en) Loop type transmission equipment
JPS5844523A (en) Interface adaptor device
JP2907075B2 (en) Cable wiring connection monitoring method
JPH08278924A (en) Adapter diagnostic system
JPH0759177A (en) Communication equipment for diagnosing fault of electronic controller
JPS5819086B2 (en) Channel interface circuit diagnosis method
JPH03111907A (en) Numerical controller
JPS58131844A (en) Data transmitter
JPH07306709A (en) Monitor and control data transfer device for vehicle
JPH06290070A (en) Cable misconnection detecting system
JP2006269213A (en) Detection system of cable incorrect connection
JP2800328B2 (en) Common bus diagnostic method
JPH04205224A (en) Printing system
JPS58111545A (en) Monitor system for transmission line
JPS63229550A (en) Diagnosing system for common interface control circuit
JPS60245348A (en) Diagnosing method of transmission controlling system