JPS6027929B2 - timing measurement device - Google Patents
timing measurement deviceInfo
- Publication number
- JPS6027929B2 JPS6027929B2 JP9479978A JP9479978A JPS6027929B2 JP S6027929 B2 JPS6027929 B2 JP S6027929B2 JP 9479978 A JP9479978 A JP 9479978A JP 9479978 A JP9479978 A JP 9479978A JP S6027929 B2 JPS6027929 B2 JP S6027929B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- impulse
- count value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Phase Differences (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、二系列のィンパルス列の相対的なタイミング
を測定する装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an apparatus for measuring the relative timing of two impulse trains.
従来、例えばエンジンの点火或は燃料噴射等のタイミン
グを測定するに当っては、クランク軸に角度ェンコーダ
を取付け、このェンコーダから得られるパルス信号を計
数して上死点信号と点火信号の遅れ進みを測定し、以て
点火のタイミングを求める方法が用いられているが、ク
ランク軸にェンコーダを取付けることは実験室等におけ
る測定の際には可能であるが、生産ラインにおいて全製
品に実施することは極めて困難である。又、簡易測定法
として上死点信号に応じて立上り、点火信号に応じて立
下る矩形波信号列を発生せしめ、これを低域通過フィル
夕に通して得られた平均値をアナログ的に指示せしめる
方法が用いられているが、エンジンの低速回転城におい
て原矩形波信号の周期が長くなるため指示が脈動して論
取りが困難となる。Conventionally, when measuring the timing of engine ignition or fuel injection, for example, an angle encoder is attached to the crankshaft, and the pulse signals obtained from this encoder are counted to determine the delay or advance of the top dead center signal and the ignition signal. Although it is possible to install an encoder on the crankshaft for measurements in a laboratory, etc., it is not possible to implement this on all products on the production line. is extremely difficult. In addition, as a simple measurement method, a rectangular wave signal train that rises in response to the top dead center signal and falls in response to the ignition signal is generated, and the average value obtained by passing this through a low-pass filter is indicated in an analog manner. However, when the engine is rotating at low speed, the period of the original square wave signal becomes long, causing the instruction to pulsate, making it difficult to discuss.
本発明は、測定精度が高く、任意の単位を以てディジタ
ル的に表示を行い、したがって講取りが容易なると共に
構成が簡潔なタイミング測定装置を実現することを目的
とする。SUMMARY OF THE INVENTION An object of the present invention is to realize a timing measuring device that has high measurement accuracy, digitally displays data in arbitrary units, is easy to take, and has a simple configuration.
第1図は、本発明の一実施例を示すブロック線図で、G
Iは被測定エンジンの任意のシリンダにおけるピストン
の上死点信号の発生器で、例えばクランク軸に敬付けた
磁性体より成る突起及びこれに対向して設けた固定電磁
ピックアップより成る。FIG. 1 is a block diagram showing one embodiment of the present invention.
I is a generator of a top dead center signal of a piston in an arbitrary cylinder of the engine to be measured, and is composed of, for example, a protrusion made of a magnetic material attached to the crankshaft and a fixed electromagnetic pickup provided opposite to the protrusion.
G2は前記シリンダにおける点火信号の発生器で、例え
ば前記シリンダの着火電気回路に結合せしめたコイルよ
り成る。燃料の噴射信号を発生せしめる場合は、例えば
燃料の噴射ポンプのカムに取付けた磁性体より成る突起
とこれに対向せしめた電磁ピックアップとを以て構成す
る。尚、発生器GI及びG2に必要に応じて前層増幅器
を設けるようにしてもよい。CNTIないしCNT5は
カウンタ、DECはデコーダ、CPIないしCP3はク
ロツクパルス発振器、ANDIないしAND3はアンド
ゲート回路、RMは比率演算器で、例えばいわゆる間引
回路より成る。COMPはディジタル形コンパレータ、
GCはゲート開閉制御回路、DELは遅延回路、LAT
Iはラッチ回路、DISは表示装置である。発生器GI
から得られる上死点信号(第2図g1)をカウンタCN
TIの計数信号入力端子に導入すると共に発生器G2か
ら得られる例えば点火信号(第2図解)をカゥンタCN
TIのリセット信号入力端子に加えると、カウンタCN
TIの計数値は第2図clのように「0」ないし「2」
の範囲に亘つて周期的に変化する。G2 is the generator of the ignition signal in the cylinder, for example consisting of a coil coupled to the ignition circuit of the cylinder. When generating a fuel injection signal, for example, a protrusion made of a magnetic material attached to a cam of a fuel injection pump and an electromagnetic pickup opposed to the protrusion are used. Note that generators GI and G2 may be provided with front-layer amplifiers as necessary. CNTI to CNT5 are counters, DEC is a decoder, CPI to CP3 are clock pulse oscillators, ANDI to AND3 are AND gate circuits, and RM is a ratio calculator, which is, for example, a so-called thinning circuit. COMP is a digital comparator,
GC is gate opening/closing control circuit, DEL is delay circuit, LAT
I is a latch circuit, and DIS is a display device. Generator GI
The top dead center signal (Fig. 2 g1) obtained from the counter CN
For example, the ignition signal (second illustration) obtained from the generator G2 is input to the count signal input terminal of the TI and is input to the counter CN.
When applied to the reset signal input terminal of TI, counter CN
The count value of TI is "0" or "2" as shown in Figure 2 cl.
It changes periodically over a range of .
この計数出力をデコーダDECに導入し、第2図dec
に示すように計数値が「0」の期間は出力端子Aから信
号aを送出せしめ、計数値が「1」の期間は出力端子B
から信号bを送出せしめ、計数値が「2」の期間は出力
端子A及びCから信号cを送出せしめると、アンドゲー
ト回路ANDI及びAND2は第2図andl及びan
d2のように導逸し、又、カウンタCNT4はデコーダ
DECの出力端子Aからの信号a及びcがリセット信号
入力端子に加えられている間琴リセット状態に保たれる
。アンドゲート回路ANDI及びAND2の導通に応じ
てクロックパルス発振器CPIの出力パルスがANDI
及びAND2を介してカウンタCNT2及,びCNT3
に導入計数され、それぞれの計数値は第2図C2及びC
3のように変化する。This counting output is introduced into the decoder DEC, and as shown in FIG.
As shown in the figure, the signal a is sent from the output terminal A during the period when the count value is "0", and the signal a is sent from the output terminal B during the period when the count value is "1".
When the signal b is sent out from the output terminals A and C during the period when the count value is "2", the AND gate circuits ANDI and AND2 become as shown in FIG.
d2, and the counter CNT4 is kept in the harp reset state while the signals a and c from the output terminal A of the decoder DEC are applied to the reset signal input terminal. In response to the conduction of the AND gate circuits ANDI and AND2, the output pulse of the clock pulse oscillator CPI becomes ANDI.
and counters CNT2 and CNT3 via AND2
The respective counts are shown in Figure 2 C2 and C.
It changes like 3.
カウンタCNT2の計数出力は比率演算器RMに制御信
号して導入され、クロックパルス発振器CP2の出力信
号、即ち基準パルス信号の周波数をカウンタCNT2の
計数値に比例した周波数に変化せしめる。カウンタCN
T4はデコーダDECの出力端子Aからの信号C及びa
の消滅期間中比率演算器RMの出力パルス信号を計数し
、その計数値C4がコンパレータCOMPにおいてカウ
ンタCNT3の計数値C3と比較される。第2図から明
らかなようにカウンタCNT4の計数開始と同時にデコ
ーダDECの出力端子Bから信号bがゲート開閉制御回
路GCに送出され、GCからの制御信号によってアンド
ゲート回路AND3が導通し(第2図and3)、クロ
ックパルス発振器PP3の出力信号がAND3を介して
カウンタCNT5に導入計数される。The count output of the counter CNT2 is introduced as a control signal to the ratio calculator RM, which changes the frequency of the output signal of the clock pulse oscillator CP2, that is, the reference pulse signal, to a frequency proportional to the count value of the counter CNT2. Counter CN
T4 is the signal C and a from the output terminal A of the decoder DEC.
During the extinction period of , the output pulse signals of the ratio calculator RM are counted, and the counted value C4 is compared with the counted value C3 of the counter CNT3 in the comparator COMP. As is clear from FIG. 2, at the same time as the counter CNT4 starts counting, the signal b is sent from the output terminal B of the decoder DEC to the gate opening/closing control circuit GC, and the AND gate circuit AND3 is made conductive (second and3), the output signal of the clock pulse oscillator PP3 is introduced into the counter CNT5 via AND3 and counted.
コンパレータCOMPにおいて比較されるカウンタCN
T3及びCNT4の計数値が一致するとCOMPから一
致信号が送出され、ゲート開閉制御回路GCからの制御
信号が消滅してアンドゲート回路AND3が遮断すると
同時にCOMPからの一致信号によってカゥンタCNT
5の計数値がラッチ回路LATIに諸込まれ、表示装置
DISによって表示される。Counter CN compared in comparator COMP
When the count values of T3 and CNT4 match, a match signal is sent from COMP, and the control signal from the gate opening/closing control circuit GC disappears and the AND gate circuit AND3 is shut off.At the same time, the match signal from COMP causes the counter CNT to
A count value of 5 is loaded into the latch circuit LATI and displayed on the display device DIS.
尚、コンパレータCOMPからの一致信号は遅延回路D
ELを介してカウンタCNT5のリセット信号入力端子
に導入され、これを零リセットせしめて次回の測定に備
える。上死点信号g1の周期をx(sec)、上死点信
号が現出してから点火信号g2が現出するまでの時間を
y(sec)、クロックパルス発振器にPIの発振周波
数をflすると、カウンタCNT2が零リセットするま
での計数値c2′‘ま、c2=fl×x
カウンタCNT3が零リセットするまでの計数値c3′
は、c3′=fixy
となる。Incidentally, the match signal from the comparator COMP is sent to the delay circuit D.
The signal is introduced to the reset signal input terminal of the counter CNT5 via the EL, and is reset to zero in preparation for the next measurement. If the period of the top dead center signal g1 is x (sec), the time from the appearance of the top dead center signal until the appearance of the ignition signal g2 is y (sec), and the oscillation frequency of the PI to the clock pulse oscillator is fl, Count value c2'' until counter CNT2 is reset to zero, c2=fl×x Count value c3' until counter CNT3 is reset to zero
becomes c3'=fixy.
又、比率演算器RMをIG隼形比率演算器を以て形成し
た場合は、その桁数を・n(=1,2,3,…・・・)
とし、クロックパルス発振器CP2の発振周波数をf2
、カウンタCNT4が計数を開始してからその計数値が
カゥンタCNT3の計数値に−致するまでの時間を△t
(sec)、両計数値が一致した際のCNT4の計数値
をc4′とすると、c4′=fixx×10‐n×ね×
△t…fixyしたがってfixy
△t=fixf2xlo‐n××
となる。In addition, when the ratio calculator RM is formed using an IG Hayabusa ratio calculator, the number of digits is ・n (=1, 2, 3,...)
and the oscillation frequency of clock pulse oscillator CP2 is f2
, the time from when the counter CNT4 starts counting until its count value matches the count value of the counter CNT3 is △t
(sec), and if the count value of CNT4 when both count values match is c4', then c4'=fixx×10-n×ne×
Δt...fixy Therefore, fixy Δt=fixf2xlo-nxx.
クロックパルス発振器CP3の発振周波数をf3とする
と、カウンタCNT4の計数値がCNT3の計数値に一
致した際のカウンタCNT5の計数値C5は、c5=ね
×△t
であるから
C5:幕×・びX美
となる。If the oscillation frequency of the clock pulse oscillator CP3 is f3, the count value C5 of the counter CNT5 when the count value of the counter CNT4 matches the count value of CNT3 is c5=ne×△t, so C5: curtain×・bi Become X beauty.
上式から明らかなようにカウンタCNT5の計数値c5
からxに対するyの比、即ち点火信号の到来するタイミ
ングを知ることが出来る。As is clear from the above equation, the count value c5 of counter CNT5
From this, it is possible to know the ratio of y to x, that is, the timing of arrival of the ignition signal.
例えば、×=1仇hsec、y=耳hsecの場合fl
=10雌HZに選べば、c2=1000、c3=500
となり、比率演算器RMの桁数nが例えば4の場合、f
2:IMHZ、f3=3舷日2に選べば、惨1び=36
0
C5=36oX誌。For example, if x=1 hsec, y=ear hsec, then fl
If you choose =10 female HZ, c2=1000, c3=500
For example, if the number of digits n of the ratio calculator RM is 4, then f
2: IMHZ, if you choose f3 = 3 ship day 2, misery 1 = 36
0 C5=36oX magazine.
=180(度)となり、x=360度に対する点火信号
の到来タイミングを度を以て指示せしめ得る。= 180 (degrees), and the arrival timing of the ignition signal relative to x = 360 degrees can be indicated in degrees.
又、例えば、x=1瓜hSeC、y=9hSeC、n=
4の場合、f2=IMHZ、f3=1皿日2に選べば、
毒×1び=100C5=・ooX誌=50(%)
となり、x=100%に対する点火信号の到来タイミン
グを%を以て指示せしめ得る。Also, for example, x=1hSeC, y=9hSeC, n=
In the case of 4, if f2=IMHZ and f3=1 plate day 2 are selected,
Poison x 1 = 100C5 = oo
以上は上死点信号の一周期おきに点火信号が到釆する4
サイクルエンジンの場合につき説明したが、2サイクル
エンジンのように上死点信号の各周期毎に点火信号が到
来する場合にはクロックパルス発振器CP2及びCP3
の各発振周波数を適当嫡く漆力)・秋信号を参周器扮し
て力ワンタCNTIのリセツト信号入力端子に加えるこ
とによって点火信号のタイミング測定を行うことが出来
る。In the above case, the ignition signal arrives every other cycle of the top dead center signal.4
Although the case of a cycle engine has been explained, when an ignition signal arrives every cycle of the top dead center signal like a two-cycle engine, the clock pulse oscillators CP2 and CP3 are used.
The timing of the ignition signal can be measured by applying each oscillation frequency of the oscillation frequency to the reset signal input terminal of the power button CNTI using a signal as a frequency sensor.
尚、カウンタCNT3の計数値c3′を固定定数wとす
ることにより上死点信号の周波数、即ち被測定エンジン
の回転速度を指示せしめることが出来る。By setting the count value c3' of the counter CNT3 to a fixed constant w, it is possible to indicate the frequency of the top dead center signal, that is, the rotational speed of the engine to be measured.
被測定エンジンの回転数をNrpmとすれば、上死点信
号g・の周期は皆(Sec)であるから力ウンタCNT
5の計数値c5は、巧=惨似葦。If the rotational speed of the engine to be measured is Nrpm, the period of the top dead center signal g is equal to (Sec), so the force counter CNT
The count value c5 of 5 is Takumi = Misanii Ashi.
したがつて
器溝W=1
となるようにクロックパルス発振器にP2及びCP3の
発振周波数f2及びf入並びに固定定数wを選べば、c
5=NとなるからカウンタCNT5の計数値から被測定
エンジンの回転速度を求めることが出来る。Therefore, if the oscillation frequencies f2 and f of P2 and CP3 and the fixed constant w are selected in the clock pulse oscillator so that the groove W=1, then c
Since 5=N, the rotational speed of the engine to be measured can be determined from the count value of the counter CNT5.
第3図は、本発明の他の実施例を示すブロック線図で、
CNT6はカウン夕、LAT2及びLAT3はラッチ回
路、FFはフリップフロップ回路で、他の符号は第1図
と同様である。FIG. 3 is a block diagram showing another embodiment of the present invention,
CNT6 is a counter, LAT2 and LAT3 are latch circuits, FF is a flip-flop circuit, and other symbols are the same as in FIG.
本実施例においては、カウンタCNT6の計数信号入力
端子にクロツクパルス発振器にPIの発振出力を導入し
、発生器GIからの上死点信号をカウンタCNT6のリ
セツト信号入力端子に加えると共にラツチ回路LAT2
に講込み指令信号として加えるとラッチ回路LAT2に
は上死点信号の周期に対応する計数値、即ち前実施例に
おけるc2が記憶せしめられる。In this embodiment, the oscillation output of the clock pulse oscillator PI is introduced into the count signal input terminal of the counter CNT6, the top dead center signal from the generator GI is applied to the reset signal input terminal of the counter CNT6, and the latch circuit LAT2
When this signal is added as a command signal, the count value corresponding to the period of the top dead center signal, that is, c2 in the previous embodiment, is stored in the latch circuit LAT2.
又、発生器G2からの点火信号を議込み指令信号として
ラッチ回路LAT3に加えると、LAT3には上死点信
号とその直後に到来した点火信号との時間差に対応する
計数値、即ち前実施例におけるc3′が記憶せしめられ
る。更に本実施例においては、発生器G2からの点火信
号によってフリップフロップ回路FFをセットし、発生
器GIからの上死点信号によってFFをリセツトし、F
Fがリセツトすると同時にカウンタCNT4が計数動作
を開始すると共にアンドゲート回路AND3を導通せし
めるように構成することにより、CNT4及びCNT5
の計数開始時期を前実施例と全く同様となし得る。Furthermore, when the ignition signal from the generator G2 is applied as a command signal to the latch circuit LAT3, LAT3 receives a count value corresponding to the time difference between the top dead center signal and the ignition signal that arrives immediately after that, that is, the previous embodiment. c3' is stored. Furthermore, in this embodiment, the flip-flop circuit FF is set by the ignition signal from the generator G2, and the FF is reset by the top dead center signal from the generator GI.
By configuring the counter CNT4 to start counting at the same time as F is reset, and to make the AND gate circuit AND3 conductive, CNT4 and CNT5
The counting start time can be made exactly the same as in the previous embodiment.
したがって比率演算器RMによってクロックバルス発振
器CP2の発振周波数をラツチ回路LAT2の記憶値に
比例して変化せしめ、RMの出力信号をカウンタCNT
4に導入計数せしめると共にその計数値がラッチ回路L
AT3の記憶値に一致するまでの時間をカウンタCNT
5によって測定することにより前実施例と同様点火信号
の到来タイミングを知ることが出来る。Therefore, the oscillation frequency of the clock pulse oscillator CP2 is changed by the ratio calculator RM in proportion to the value stored in the latch circuit LAT2, and the output signal of the RM is changed to the counter CNT.
4 is introduced and counted, and the counted value is sent to the latch circuit L.
Counter CNT takes the time until it matches the stored value of AT3.
5, the arrival timing of the ignition signal can be known as in the previous embodiment.
以上はエンジンの上死点信号と点火又は燃料噴射信号の
相対的にタイミング測定の場合につき説明したが、この
他二系列より成る任意のィンパルス列の相対的タイミン
グ測定に実施し得ること勿論で、クロックパルス発振器
CP2及びCP3の発振周波数f2及びf3を適当に選
ぶことにより任意の表示単位によってタイミング指示を
安定正確に行わせることが出釆る。The above description has been made regarding the case of measuring the relative timing of the engine top dead center signal and the ignition or fuel injection signal, but it is of course possible to measure the relative timing of any impulse train consisting of two other trains. By appropriately selecting the oscillation frequencies f2 and f3 of the clock pulse oscillators CP2 and CP3, it is possible to stably and accurately provide timing instructions in any display unit.
図南の簡単な説明
第1図及び第3図は、それぞれ本発明の一実施例を示す
ブロック線図、第2図は、その作動説明のための波形図
で、GI及びG2:信号発生器、CNTIないしCNT
6:カウンタ、DEC:デコーダ、CPIないしCP3
:クロツクバルス発振器、ANDIないしAND3:ア
ンドゲート回路、RM:比率増幅器、COMP:コンパ
レータ、GC:ゲート開閉制御回路、DEL:遅延回路
、LATIないしLAT3:ラッチ回路、DIS:表示
装置、FF:フリツプフロツプ回路である。Brief explanation on the south side of the figure. Figs. 1 and 3 are block diagrams showing one embodiment of the present invention, and Fig. 2 is a waveform diagram for explaining its operation. GI and G2: signal generators , CNTI or CNT
6: Counter, DEC: Decoder, CPI or CP3
: clock pulse oscillator, ANDI or AND3: AND gate circuit, RM: ratio amplifier, COMP: comparator, GC: gate opening/closing control circuit, DEL: delay circuit, LATI or LAT3: latch circuit, DIS: display device, FF: flip-flop circuit. be.
第l図 第2図 第3図Figure l Figure 2 Figure 3
Claims (1)
タと、第2のインパルス列における任意のインパルスと
その直前に到来した前記第1のインパルス列におけるイ
ンパルスとの時間差を測定する第2のカウンタと、前記
第1のカウンタの計数値に比例する周波数のインパルス
列の送出回路と、前記第2のインパルス列におけるイン
パルスの到来後最初に到来する前記第1のインパルス列
のインパルスの到来に応じて前記送出回路の出力信号の
計数を開始する第3のカウンタと、この第3のカウンタ
の計数開始からその計数値が前記第2のカウンタの計数
値に一致するまでの時間を測定する第4のカウンタとよ
り成ることを特徴とするタイミング測定装置。1 A first counter that measures the period of the first impulse train, and a second counter that measures the time difference between any impulse in the second impulse train and the impulse in the first impulse train that arrived immediately before it. and a circuit for transmitting an impulse train with a frequency proportional to the count value of the first counter, and a circuit for transmitting an impulse train with a frequency proportional to the count value of the first counter, and in response to arrival of an impulse of the first impulse train that arrives first after the arrival of an impulse in the second impulse train. a third counter that starts counting the output signals of the sending circuit; and a fourth counter that measures the time from the start of counting of the third counter until the counted value matches the counted value of the second counter. A timing measurement device characterized by comprising a counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9479978A JPS6027929B2 (en) | 1978-08-03 | 1978-08-03 | timing measurement device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9479978A JPS6027929B2 (en) | 1978-08-03 | 1978-08-03 | timing measurement device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5522131A JPS5522131A (en) | 1980-02-16 |
JPS6027929B2 true JPS6027929B2 (en) | 1985-07-02 |
Family
ID=14120099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9479978A Expired JPS6027929B2 (en) | 1978-08-03 | 1978-08-03 | timing measurement device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6027929B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58118461U (en) * | 1982-02-04 | 1983-08-12 | 茂木 茂八 | Face-to-face inspection record shielding board |
JPS58134543U (en) * | 1982-03-05 | 1983-09-10 | 日東商事株式会社 | small pool |
JPS58134544U (en) * | 1982-03-05 | 1983-09-10 | 日東商事株式会社 | Assembly type pool |
JPS59176619A (en) * | 1983-03-28 | 1984-10-06 | Toyota Motor Corp | Detecting method of rotation position of engine |
JP4534848B2 (en) * | 2005-04-18 | 2010-09-01 | 株式会社デンソー | Spark plug evaluation device |
-
1978
- 1978-08-03 JP JP9479978A patent/JPS6027929B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5522131A (en) | 1980-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6027929B2 (en) | timing measurement device | |
US4136558A (en) | Electronic test instrument for measuring the speed and timing angle of an internal combustion engine | |
US3549997A (en) | Frequency deviation measuring system | |
US3864963A (en) | Methods and devices for measuring instantaneously a mean pressure in a fluid medium | |
JPH0820473B2 (en) | Continuous period-voltage converter | |
US2913664A (en) | Frequency meters | |
US2395127A (en) | Time-measuring instrument | |
SU443334A1 (en) | Method for digital measurement of phase angles between two electrical signals | |
SU1596269A1 (en) | Digital low-frequency phase meter | |
SU645091A1 (en) | Device for measuring non-uniformity of object motion velocity | |
SU915059A1 (en) | Device for measuring pulse duration | |
SU1190293A1 (en) | Phase meter | |
SU930140A1 (en) | Device for measuring pulse train instantaneous frequency | |
SU555342A1 (en) | Device for measuring rotational speed | |
SU788026A1 (en) | Digital phase meter for measuring phase shift mean value | |
SU575563A1 (en) | Device for recording acoustic emission pulses | |
SU901935A1 (en) | Device for measuring anl registration of synchronous machine internal angle | |
SU853436A1 (en) | Device for measuring shaft torque | |
SU1767693A1 (en) | Device for checking allowable advance time of synchronizer | |
SU805199A1 (en) | Vlf digital phase-frequency meter | |
SU1044955A1 (en) | Device for measuring displacements | |
SU932420A1 (en) | Relative square pulse duration digital meter | |
SU598222A1 (en) | Variable length pulse train shaper | |
SU1629943A1 (en) | Device for checking synchronizer lead time | |
SU377795A1 (en) | DEVICE OF ADJUSTABLE LATE |