JPS6027445B2 - パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路 - Google Patents
パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路Info
- Publication number
- JPS6027445B2 JPS6027445B2 JP51159460A JP15946076A JPS6027445B2 JP S6027445 B2 JPS6027445 B2 JP S6027445B2 JP 51159460 A JP51159460 A JP 51159460A JP 15946076 A JP15946076 A JP 15946076A JP S6027445 B2 JPS6027445 B2 JP S6027445B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- monostable multivibrator
- tuning meter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/12—Electrically-operated arrangements for indicating correct tuning
- H03J3/14—Visual indication, e.g. magic eye
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明はパルスカウント方式ＦＭ復調回路におけるチュ
−ニングメーター回路に関し、特にチューニングメータ
の指示の調整を容易に行なえるようにすることを目的と
するものである。
−ニングメーター回路に関し、特にチューニングメータ
の指示の調整を容易に行なえるようにすることを目的と
するものである。
以下図面に基づいて本発明の構成及び動作を説明する。
第１図は本発明の一実施例を示す回路図である。図にお
いて、１は入力端子、２はリミツ夕回路、３はパルス整
形回路、４は単安定マルチパイプレータ、５はローバス
フィルタ、６は出力端子、７は差動増幅器、８はチュー
ニングメーターである。単安定マルチパイプレータ４は
、トランジスタＱＩ及びダイオードＤ１，Ｄ２からなる
ゲ−ト回路と、コンデンサＣＩ及び抵抗ＲＩよりなる時
定数回路と、トランジスタＱ２及びＱ３の差動増幅器よ
りなるィンバータ回路とで構成されている。トランジス
タＱ２のコレタク出力は、ェミツタホロワトランジスタ
Ｑ４を経てトランジスタＱＩに帰還されるとともに抵抗
Ｒ２を介して差動増幅器７のトランジスタＱ５のベース
に印加される。このような構成において、いま入力端子
１にＦＭ変調された入力信号が印加されると、リミツタ
回路２で振幅制限されて第２図Ａに示すようなパルス信
号に変換され、次にパルス整形回路３によって第２図Ｂ
に示すような十分パルス幅の４・さし、トリガパルスに
整形される。
いて、１は入力端子、２はリミツ夕回路、３はパルス整
形回路、４は単安定マルチパイプレータ、５はローバス
フィルタ、６は出力端子、７は差動増幅器、８はチュー
ニングメーターである。単安定マルチパイプレータ４は
、トランジスタＱＩ及びダイオードＤ１，Ｄ２からなる
ゲ−ト回路と、コンデンサＣＩ及び抵抗ＲＩよりなる時
定数回路と、トランジスタＱ２及びＱ３の差動増幅器よ
りなるィンバータ回路とで構成されている。トランジス
タＱ２のコレタク出力は、ェミツタホロワトランジスタ
Ｑ４を経てトランジスタＱＩに帰還されるとともに抵抗
Ｒ２を介して差動増幅器７のトランジスタＱ５のベース
に印加される。このような構成において、いま入力端子
１にＦＭ変調された入力信号が印加されると、リミツタ
回路２で振幅制限されて第２図Ａに示すようなパルス信
号に変換され、次にパルス整形回路３によって第２図Ｂ
に示すような十分パルス幅の４・さし、トリガパルスに
整形される。
このパルス整形回路３よりのトリガパルスが単安定マル
チパイプレータ４をトリガするとその出力に第２図Ｃに
示すような出力パルス信号が得られる。この単安定マル
チパイプレータ４の出力パルス信号はローパスフィルタ
５に印加されその出力に第２図Ｄに示すような復調され
た低周波信号が得られる。一方単安定マルチパイプレー
タ４の出力パルス信号はェミッタホロワトランジスタＱ
４、抵抗Ｒ２を介して差動増幅器７を構成する一方のト
ランジスタＱ５のベースに供給される。
チパイプレータ４をトリガするとその出力に第２図Ｃに
示すような出力パルス信号が得られる。この単安定マル
チパイプレータ４の出力パルス信号はローパスフィルタ
５に印加されその出力に第２図Ｄに示すような復調され
た低周波信号が得られる。一方単安定マルチパイプレー
タ４の出力パルス信号はェミッタホロワトランジスタＱ
４、抵抗Ｒ２を介して差動増幅器７を構成する一方のト
ランジスタＱ５のベースに供給される。
単安定マルチパイプレータ４は入力端子１に完全同調し
ておりかつ無変調時の搬送波信号が印加された時ほぼデ
ューティ５０％の出力パルスを発生するように設計され
る。また、差動増幅器のスレショールドレベルはトラン
ジスタＱ６によって単安定マルチパイプレータ４の出力
パルスの振幅の１／２に設定される。したがって、この
場合チューニングメーター８の指示は零点を示し完全同
調点にあることになるはずである。なお、チューニング
メーター８には交流バイパス用コンデンサＣ２が並列接
続されており、チューニングメーター８は差動増幅器７
の直流出力によって動作する。ところが、チューニング
メーター８の指示は抵抗、コンデンサ、トランジスタ等
のバラッキや電源電圧の設計値との誤差等の影響で無変
調入力信号の印加時零点から正電位側もしくは負電位側
にずれ指示されることがある。
ておりかつ無変調時の搬送波信号が印加された時ほぼデ
ューティ５０％の出力パルスを発生するように設計され
る。また、差動増幅器のスレショールドレベルはトラン
ジスタＱ６によって単安定マルチパイプレータ４の出力
パルスの振幅の１／２に設定される。したがって、この
場合チューニングメーター８の指示は零点を示し完全同
調点にあることになるはずである。なお、チューニング
メーター８には交流バイパス用コンデンサＣ２が並列接
続されており、チューニングメーター８は差動増幅器７
の直流出力によって動作する。ところが、チューニング
メーター８の指示は抵抗、コンデンサ、トランジスタ等
のバラッキや電源電圧の設計値との誤差等の影響で無変
調入力信号の印加時零点から正電位側もしくは負電位側
にずれ指示されることがある。
そこで、単安定マルチパイプレー夕４において時定数回
路の抵抗ＲＩの抵抗値を変えるか、差動増幅器の一方の
トランジスタＱ２のベースバイアス電源ＥＩの電圧を変
えるかもし〈は他方のトランジスタＱ３のベースバイア
ス電源Ｅ２の電圧を変えてスレショールドレベルを変え
るかのいずれかの操作を行なうことによりメーター指示
が正電位側にずれている場合単安定マルチパイプレータ
の出力パルスの幅を狭めるように、また負電位側にずれ
ている場合広げるように調整してチューニングメーター
８の指示誤差を無くして零点に一致させるものである。
以上述べたように本発明によればチューニングメーター
の指示調整を単安定マルチパイプレータの出力パルスの
幅を可変することによって容易に行なうことができる効
果がある。
路の抵抗ＲＩの抵抗値を変えるか、差動増幅器の一方の
トランジスタＱ２のベースバイアス電源ＥＩの電圧を変
えるかもし〈は他方のトランジスタＱ３のベースバイア
ス電源Ｅ２の電圧を変えてスレショールドレベルを変え
るかのいずれかの操作を行なうことによりメーター指示
が正電位側にずれている場合単安定マルチパイプレータ
の出力パルスの幅を狭めるように、また負電位側にずれ
ている場合広げるように調整してチューニングメーター
８の指示誤差を無くして零点に一致させるものである。
以上述べたように本発明によればチューニングメーター
の指示調整を単安定マルチパイプレータの出力パルスの
幅を可変することによって容易に行なうことができる効
果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作説明パルス波形図である。 １・・・・・・入力端子、２・・・・・・リミッタ回路
、３…・・・パルス整形回路、４・・・・・・単安定マ
ルチパイプレータ、５……ローパスフイルタ、６・・・
・・・出力端子、７……差動増幅器、８……チューニン
グメータ−−。 第１図 第２図
図の動作説明パルス波形図である。 １・・・・・・入力端子、２・・・・・・リミッタ回路
、３…・・・パルス整形回路、４・・・・・・単安定マ
ルチパイプレータ、５……ローパスフイルタ、６・・・
・・・出力端子、７……差動増幅器、８……チューニン
グメータ−−。 第１図 第２図
Claims (1)
- １ ＦＭ変調された入力信号を振幅制限するリミツタ回
路と、該リミツタ回路の出力をトリガパルスに整形する
パルス整形回路と、該パルス整形回路よりのトリガパル
スによつてトリガされる単安定マルチバイブレータと、
該単安定マルチバイブレータよりの出力パルスを入力と
するローパスフイルタとを有し、該ローパスフイルタの
出力に復調された低周波信号を得るようにしたパルスカ
ウント方式ＦＭ復調回路において、上記単安定マルチバ
イブレータの出力パルス幅を可変する第１の手段と、上
記単安定マルチバイブレータの出力パルスを入力とする
差動増幅器と、該差動増幅器の平衡出力端間に挿入され
ているチユーニングメータと、上記チユーニングメータ
と並列に挿入されたコンデンサとを備え、上記単安定マ
ルチバイブレータの出力パルス幅を完全同調していて無
変調時の搬送波信号が印加される時デユーテイ比５０％
の出力パルスを発生するよう上記第１の手段によつて可
変することにより上記チユーニングメータの指示の調整
を行なうようにしたことを特徴とするパルスカウント方
式ＦＭ復調回路におけるチユーニングメータ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51159460A JPS6027445B2 (ja) | 1976-12-28 | 1976-12-28 | パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路 |
| US05/859,538 US4180777A (en) | 1976-12-28 | 1977-12-12 | Tuning meter for use with a pulse count FM demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51159460A JPS6027445B2 (ja) | 1976-12-28 | 1976-12-28 | パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383452A JPS5383452A (en) | 1978-07-22 |
| JPS6027445B2 true JPS6027445B2 (ja) | 1985-06-28 |
Family
ID=15694237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51159460A Expired JPS6027445B2 (ja) | 1976-12-28 | 1976-12-28 | パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4180777A (ja) |
| JP (1) | JPS6027445B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145570U (ja) * | 1982-03-26 | 1983-09-30 | 沖電気工業株式会社 | 周波数−電流変換回路 |
| US8106800B2 (en) * | 2008-02-21 | 2012-01-31 | Honeywell International Inc. | Self-calibrating signal reconstruction system |
| US7928870B2 (en) * | 2008-02-21 | 2011-04-19 | Honeywell International Inc. | Signal reading system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3366894A (en) * | 1964-10-09 | 1968-01-30 | Nasa Usa | Variable duration pulse integrator |
| US3471392A (en) * | 1964-12-19 | 1969-10-07 | Evgen Kansky | Hermetically sealed electrode |
| JPS5431651B2 (ja) * | 1972-06-22 | 1979-10-08 | ||
| US3886463A (en) * | 1974-05-09 | 1975-05-27 | Us Air Force | Pulse width detector circuit |
-
1976
- 1976-12-28 JP JP51159460A patent/JPS6027445B2/ja not_active Expired
-
1977
- 1977-12-12 US US05/859,538 patent/US4180777A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4180777A (en) | 1979-12-25 |
| JPS5383452A (en) | 1978-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3092779A (en) | Circuits for converting electric signals logarithmically for detectors and the like | |
| US3231824A (en) | Pulse counter detector | |
| US3737792A (en) | Phase locked frequency modulation demodulator circuit including colpitts transistor and feedback transistor | |
| JPS6027445B2 (ja) | パルスカウント方式ｆｍ復調回路におけるチユ−ニングメ−タ回路 | |
| US4350957A (en) | Pulse counter-type FM detector | |
| CA1067588A (en) | Circuit arrangement for the demodulation of an amplitude-modulated signal | |
| GB1575357A (en) | Quadrature type phase detectors | |
| KR860000186B1 (ko) | Fm 복조회로 | |
| US4054839A (en) | Balanced synchronous detector circuit | |
| US4007426A (en) | F-M Demodulator circuit | |
| US3586980A (en) | Frequency modulation-demodulation circuit | |
| US4236253A (en) | Monostable multivibrator for use in pulse count demodulator or the like | |
| US3851263A (en) | Demodulator for frequency-modulated signal | |
| US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
| GB1359903A (en) | Demodulator circuit | |
| US3794757A (en) | Fm pulse discriminator for duplex fm system | |
| US3441862A (en) | Bi-phase demodulating circuit independent of reference signal amplitude distortion | |
| JPH0650880B2 (ja) | 復調回路 | |
| US3506924A (en) | F.s.k. zero crossing detector | |
| US3345576A (en) | Simplified pulse counter fm demodulator | |
| US3075090A (en) | Transistor means for obtaining the product of two inputs | |
| US2921196A (en) | Transistor regenerative detector circuit | |
| US3324399A (en) | Linear phase demodulator | |
| US4303888A (en) | Demodulation device for frequency modulated electrical signals | |
| US3582828A (en) | Charge storage diode modulators and demodulators |