JPS6027422Y2 - カラ−キヤラクタ−エンハンサ− - Google Patents
カラ−キヤラクタ−エンハンサ−Info
- Publication number
- JPS6027422Y2 JPS6027422Y2 JP7305480U JP7305480U JPS6027422Y2 JP S6027422 Y2 JPS6027422 Y2 JP S6027422Y2 JP 7305480 U JP7305480 U JP 7305480U JP 7305480 U JP7305480 U JP 7305480U JP S6027422 Y2 JPS6027422 Y2 JP S6027422Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- red
- compensation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
本考案は、カラーテレビジョン方式に於いて、細部が色
付けされている着色文字が色彩折線グラフ等を放送する
場合、事前に色補償を行なって、その色褪を防止するカ
ラーキャラクタ−エンハンサ−に関するものである。
付けされている着色文字が色彩折線グラフ等を放送する
場合、事前に色補償を行なって、その色褪を防止するカ
ラーキャラクタ−エンハンサ−に関するものである。
近年、細部を色付けした着色文字や色彩コンピュータ折
線グラフ等を使用する番組が増加しているが、従来のN
TSC方式のカラーテレビジョン放送では、エンコーダ
での色信号帯域の制限、受像機の色復調回路の特性の影
響等により、細部が色付けされた画像に色褪が生じると
言う欠点がある為、その改善が要望されている。
線グラフ等を使用する番組が増加しているが、従来のN
TSC方式のカラーテレビジョン放送では、エンコーダ
での色信号帯域の制限、受像機の色復調回路の特性の影
響等により、細部が色付けされた画像に色褪が生じると
言う欠点がある為、その改善が要望されている。
この欠点を根本的に改善する為には、現在研究が進めら
れている高精細度テレビジョン方式によらなければなら
ないが、何時実用化されるのかそのめどさえ立っていな
いのが現状である。
れている高精細度テレビジョン方式によらなければなら
ないが、何時実用化されるのかそのめどさえ立っていな
いのが現状である。
本考案は前述の如き要望をある程度満足させたものであ
り、その目的は、簡単な構成で且つ経済的に、細部を色
付けした着色文字、色彩折線グラフ等の色褪を防止する
ことにある。
り、その目的は、簡単な構成で且つ経済的に、細部を色
付けした着色文字、色彩折線グラフ等の色褪を防止する
ことにある。
以下実施例について詳細に説明する。
第1図は本考案の実施例のブロック線図であり、同図に
於いて1,5はクロマキー装置、2゜6は細部検出回路
、3,7は可変遅延回路、4゜8は補償信号付加回路、
9〜11はバッファアンプ、12〜14はそれぞれ赤R
1緑G1青Bの映像信号の入力端子、15〜17はそれ
ぞれ赤R1緑G1青Bの映像信号の出力端子である。
於いて1,5はクロマキー装置、2゜6は細部検出回路
、3,7は可変遅延回路、4゜8は補償信号付加回路、
9〜11はバッファアンプ、12〜14はそれぞれ赤R
1緑G1青Bの映像信号の入力端子、15〜17はそれ
ぞれ赤R1緑G1青Bの映像信号の出力端子である。
尚、同図は、クロマキー装置1、細部検出回路2、可変
遅延回路3、補償信号付加回路4から成る系統1とクロ
マキー装置5、細部検出回路6、可変遅延回路7、補償
信号付加回路8から成る系統2とにより2つの色彩につ
いて同時に補償を行なうことができるようにしたもので
あるが、系統数は被補償画像色彩の数によって適宜増減
すれば良いものである。
遅延回路3、補償信号付加回路4から成る系統1とクロ
マキー装置5、細部検出回路6、可変遅延回路7、補償
信号付加回路8から成る系統2とにより2つの色彩につ
いて同時に補償を行なうことができるようにしたもので
あるが、系統数は被補償画像色彩の数によって適宜増減
すれば良いものである。
又、可変遅延回路3,7は、それぞれ、クロマキー装置
1,5、細部検出回路2,6、補償信号付加回路4,8
、及びバッファアンプ9〜11の遅延時間を考慮し、補
償信号付加回路4゜8の出力信号が、バッファアンプ9
〜11の出力信号に比べて、ちょうど−水平走査期間遅
延されるように遅延時間が選定されている。
1,5、細部検出回路2,6、補償信号付加回路4,8
、及びバッファアンプ9〜11の遅延時間を考慮し、補
償信号付加回路4゜8の出力信号が、バッファアンプ9
〜11の出力信号に比べて、ちょうど−水平走査期間遅
延されるように遅延時間が選定されている。
入力端子12〜14からの赤R1緑G1青Bの映像信号
は、バッファアンプ9〜11、クロマキー装置1,5に
加えられる。
は、バッファアンプ9〜11、クロマキー装置1,5に
加えられる。
クロマキー装置1゜5は、それぞれ入力端子12〜14
からの映像信号より補償すべき色彩を検出すると、ハイ
レベルのクロマキー信号をその間出力し、細部検出回路
2.6に加える。
からの映像信号より補償すべき色彩を検出すると、ハイ
レベルのクロマキー信号をその間出力し、細部検出回路
2.6に加える。
尚、クロマキー装置1,5及び補償信号付加回路4,8
以外、系統1、系統2の各部の動作及び構成は同様であ
るので、以下系統1についてのみ説明を行なう。
以外、系統1、系統2の各部の動作及び構成は同様であ
るので、以下系統1についてのみ説明を行なう。
細部検出回路2はクロマキー装置1からのクロマキー信
号の幅が一定値以下である場合、ハイレベルの細部検出
信号を出力するものであり、第2図はその構成を示すブ
ロック線図である。
号の幅が一定値以下である場合、ハイレベルの細部検出
信号を出力するものであり、第2図はその構成を示すブ
ロック線図である。
同図に於いて、21.22は例えば8ビツトのシフトレ
ジスタから構成され、入力信号を5QQn Sec遅延
させるディジタル遅延回路、23,24.26はアンド
ゲート、25はノアゲート、27はクロマキー装置1か
らのクロマキー信号の入力端子、28は細部検出信号の
出力端子、H−’−gは各部の信号を表わしている。
ジスタから構成され、入力信号を5QQn Sec遅延
させるディジタル遅延回路、23,24.26はアンド
ゲート、25はノアゲート、27はクロマキー装置1か
らのクロマキー信号の入力端子、28は細部検出信号の
出力端子、H−’−gは各部の信号を表わしている。
又、第3図A−Dは第2図の動作説明図であり、同図A
は入力端子27から加えられるクロマキー信号aの幅が
1μ sec以上の場合、同図Bはクロマキー信号aの
幅が5001sec〜1μ secの場合、同図Cはク
ロマキー信号aの幅が500n secの場合、同図り
はクロマキー信号のaの幅が500n sec以下の場
合の各部の信号を示したものである。
は入力端子27から加えられるクロマキー信号aの幅が
1μ sec以上の場合、同図Bはクロマキー信号aの
幅が5001sec〜1μ secの場合、同図Cはク
ロマキー信号aの幅が500n secの場合、同図り
はクロマキー信号のaの幅が500n sec以下の場
合の各部の信号を示したものである。
入力端子27からのクロマキー信号aはディジタル遅延
回路21、アンドゲート23に加えられ、ディジタル遅
延回路21はこのクロマキー信号aを5QQn sec
遅延させて信号すとし、この信号すをディジタル遅延回
路22、アンドゲート23.24,26に加える。
回路21、アンドゲート23に加えられ、ディジタル遅
延回路21はこのクロマキー信号aを5QQn sec
遅延させて信号すとし、この信号すをディジタル遅延回
路22、アンドゲート23.24,26に加える。
又、ディジタル遅延回路22は信号すを5QQn Se
c遅延させて信号Cとし、この信号Cをアンドゲート2
4に加える。
c遅延させて信号Cとし、この信号Cをアンドゲート2
4に加える。
従って、アンドゲート23,24の出力信号d。
e1ノアゲート25の出力信号f1アンドゲート26か
ら細部検出信号として出力される信号gは、クロマキー
装置1からのクロマキー信号aの幅によって第3図A−
Dに示すものとなる。
ら細部検出信号として出力される信号gは、クロマキー
装置1からのクロマキー信号aの幅によって第3図A−
Dに示すものとなる。
同図A−Dから明らかなように、入力端子27に加えら
れたクロマキー信号aの幅が1μ sec以上あるよう
な場合、即ち、クロマキー装置1で検出した色彩の映像
信号が広い場合には、ハイレベルの細部検出信号gは出
力されず、一方、クロマキー信号aの幅がlμ sec
以下である場合、即ち、クロマキー装置1で検出した色
彩の映像信号の幅が細い場合には、同図B−Dに示すよ
うにハイレベルの細部検出信号gが出力される。
れたクロマキー信号aの幅が1μ sec以上あるよう
な場合、即ち、クロマキー装置1で検出した色彩の映像
信号が広い場合には、ハイレベルの細部検出信号gは出
力されず、一方、クロマキー信号aの幅がlμ sec
以下である場合、即ち、クロマキー装置1で検出した色
彩の映像信号の幅が細い場合には、同図B−Dに示すよ
うにハイレベルの細部検出信号gが出力される。
細部検出回路2からの細部検出信号は可変遅延回路3を
介して補償信号付加回路4に加えられる。
介して補償信号付加回路4に加えられる。
補償信号付加回路4は、ハイレベルの細部検出信号が加
えられている間、所定レベルの信号を発生する信号発生
手段と、抵抗回路網とによって構成されており、信号発
生手段からの出力を抵抗回路網で適当な割合で3つに分
割し、クロマキー装置1で検出する色彩と同一の色彩を
表わすレベルの赤R1緑G1青Bの補償信号を出力する
ものであり、この赤R1緑G1青Bの補償信号はバッフ
ァアンプ9〜11の出力信号に付加され、出力端子15
〜17を介してエンコーダ(図示せず)に加えられる。
えられている間、所定レベルの信号を発生する信号発生
手段と、抵抗回路網とによって構成されており、信号発
生手段からの出力を抵抗回路網で適当な割合で3つに分
割し、クロマキー装置1で検出する色彩と同一の色彩を
表わすレベルの赤R1緑G1青Bの補償信号を出力する
ものであり、この赤R1緑G1青Bの補償信号はバッフ
ァアンプ9〜11の出力信号に付加され、出力端子15
〜17を介してエンコーダ(図示せず)に加えられる。
尚、この場合、赤R1緑G、青Bの補償信号は、前述の
ように、バッファアンプ9〜11の出力信号に比べて、
ちょうど−水平走査期間遅延されたものとなる。
ように、バッファアンプ9〜11の出力信号に比べて、
ちょうど−水平走査期間遅延されたものとなる。
又、補償信号のレベルは、モニタテレビを見ながら決め
るようにすることが望ましい。
るようにすることが望ましい。
第4図は第1図の可変遅延回路3,7の構成を示したブ
ロック線図であり、30.32はカウンタ回路、31,
33はRAM、 34は出力切替器、35はディジタル
スイッチ、36.37はアドレス制御回路、38はR/
W切替回路、39は細部検出回路2或は細部検出回路6
からの細部検出信号の入力端子、40は出力端子、41
はクロック信号入力端子、42はR/W切替制御信号入
力端子である。
ロック線図であり、30.32はカウンタ回路、31,
33はRAM、 34は出力切替器、35はディジタル
スイッチ、36.37はアドレス制御回路、38はR/
W切替回路、39は細部検出回路2或は細部検出回路6
からの細部検出信号の入力端子、40は出力端子、41
はクロック信号入力端子、42はR/W切替制御信号入
力端子である。
尚、クロック信号入力端子41には副搬送波の4倍の1
4.3MHzのクロック信号が加えられ、R/W切替制
御信号入力端子42には水平同期信号の15.73K
Hzのパルス信号がR/W切替制御信号として加えられ
ている。
4.3MHzのクロック信号が加えられ、R/W切替制
御信号入力端子42には水平同期信号の15.73K
Hzのパルス信号がR/W切替制御信号として加えられ
ている。
又、R/W切替回路38は、その出力信号り、iをR/
W切替制御信号入力端子42からのパルス信号が加えら
れる毎に、交互に1゛とするものである。
W切替制御信号入力端子42からのパルス信号が加えら
れる毎に、交互に1゛とするものである。
即ち、R/W切替回路38は、成る水平走査期間に於い
ては、その出力信号りを1゛、出力信号iを0゛とし、
次の水平走査期間に於いては、出力信号りを“0゛、出
力信号iを“1゛とするものである。
ては、その出力信号りを1゛、出力信号iを0゛とし、
次の水平走査期間に於いては、出力信号りを“0゛、出
力信号iを“1゛とするものである。
又、RAM31.33はそれぞれ、R/W切替回路38
から加えられる信号i、hが“0゛の場合は書込みを行
ない、信号i、hがl゛の場合は読出しを行なうもので
ある。
から加えられる信号i、hが“0゛の場合は書込みを行
ない、信号i、hがl゛の場合は読出しを行なうもので
ある。
又、ディジタルスイッチ35は、信号可変遅延量を2進
数により設定するものであり、信号可変遅延量をR/W
切替制御信号の周期から引いたものが、この可変遅延回
路の遅延量となる。
数により設定するものであり、信号可変遅延量をR/W
切替制御信号の周期から引いたものが、この可変遅延回
路の遅延量となる。
又アドレス制御回路36,37はそれぞれ、R/W切替
回路38の出力信号り、iが“l”の場合は、ディジタ
ルスイッチ35で設定された信号可変遅延量を表わす2
進数をカウンタ30,32にロードし、信号り、iが°
“0゛である場合は零をカウンタ30,32にロードす
るものである。
回路38の出力信号り、iが“l”の場合は、ディジタ
ルスイッチ35で設定された信号可変遅延量を表わす2
進数をカウンタ30,32にロードし、信号り、iが°
“0゛である場合は零をカウンタ30,32にロードす
るものである。
又、出力切替器34は、信号りが“0゛の場合は、RA
M33からの信号を、信号りが1゛の場合はRAM31
からの信号を出力するものである。
M33からの信号を、信号りが1゛の場合はRAM31
からの信号を出力するものである。
今、例えばR/W切替回路38の出力信号り。
iがそれぞれ“40 tt、“1゛であるとすると、ア
ドレス制御回路36は零をカウンタ30に、アドレス制
御回路37はディジタルスイッチ35で設定された信号
可変遅延量を表わす2進数をカウンタ32にロードする
。
ドレス制御回路36は零をカウンタ30に、アドレス制
御回路37はディジタルスイッチ35で設定された信号
可変遅延量を表わす2進数をカウンタ32にロードする
。
カウンタ30,32はそれぞれアドレス制御回路36.
37から送られて来る2進数を初期値とし、クロック信
号入力端子41からのクロック信号に基づいて、カウン
トアツプし、これをRAM31.33にアドレスとして
供給する。
37から送られて来る2進数を初期値とし、クロック信
号入力端子41からのクロック信号に基づいて、カウン
トアツプし、これをRAM31.33にアドレスとして
供給する。
RAM31はR/W切替回路38からの信号りが0“°
であるので、入力端子39から加えられる細部検出信号
をカウンタ30から加えられるとアドレスに従って零番
地から書き込み、又、RAM33は、R/W切替回路3
8からの信号iが“1゛であるので、その記憶内容をカ
ウンタ32からのアドレスに従って読出し、読出した記
憶内容は出力切替器34を介して出力端子40から出力
される。
であるので、入力端子39から加えられる細部検出信号
をカウンタ30から加えられるとアドレスに従って零番
地から書き込み、又、RAM33は、R/W切替回路3
8からの信号iが“1゛であるので、その記憶内容をカ
ウンタ32からのアドレスに従って読出し、読出した記
憶内容は出力切替器34を介して出力端子40から出力
される。
この場合、RAM33のアドレスRAM31のアドレス
よりも、信号可変遅延量を表わす2進数の分だけ進んで
いるものであるから、入力端子39から加えられた細部
検出信号は、−水平走査期間から信号可変遅延量を引い
た分だけ遅延されて出力端子40から出力される。
よりも、信号可変遅延量を表わす2進数の分だけ進んで
いるものであるから、入力端子39から加えられた細部
検出信号は、−水平走査期間から信号可変遅延量を引い
た分だけ遅延されて出力端子40から出力される。
次の水平走査期間に於いては、信号りが
“1゛、信号iが“0゛となるので、RAM31は前の
水平走査期間に書込まれた内容をカウンタ30からのア
ドレスに従って読出し、RAM33は入力端子39から
の細部検出信号をカウンタ32からのアドレスに従って
、書込む。
水平走査期間に書込まれた内容をカウンタ30からのア
ドレスに従って読出し、RAM33は入力端子39から
の細部検出信号をカウンタ32からのアドレスに従って
、書込む。
従って、この水平走査期間に於いては、RAM31に書
込まれている内容が出力端子40から出力されることに
なる。
込まれている内容が出力端子40から出力されることに
なる。
以下前述した動作を繰返し行なうことにより入力端子3
9からの細部検出信号は所定時間遅延され、出力端子4
0から出力される。
9からの細部検出信号は所定時間遅延され、出力端子4
0から出力される。
尚、細部検出信号の遅延時間を一水平走査期間よりも信
号可変遅延量だけ短いものとしたのは、第1図の補償信
号付加回路4,8の遅延量を考慮した為である。
号可変遅延量だけ短いものとしたのは、第1図の補償信
号付加回路4,8の遅延量を考慮した為である。
又、アドレス制御回路36.37の動作を逆にすれば、
細部検出信号の遅延を一水平走査期間に信号可変遅延量
を加えたものとすることができる。
細部検出信号の遅延を一水平走査期間に信号可変遅延量
を加えたものとすることができる。
又、信号可変遅延量は、モニタテレビ、オシロスコープ
等を見ながら設定するようにすることが望ましい。
等を見ながら設定するようにすることが望ましい。
今、例えば、第5図Aに示すように黒のバックに赤の文
字が書かれているものを撮像した場合、入力端子12〜
14に加えられる赤R1緑G1青Bの映像信号はそれぞ
れ同図B〜Dに示すものとなる。
字が書かれているものを撮像した場合、入力端子12〜
14に加えられる赤R1緑G1青Bの映像信号はそれぞ
れ同図B〜Dに示すものとなる。
但し、同図B−Dに示した映像信号は、同図Aに示した
一点鎖線つ上を撮像して得られたものである。
一点鎖線つ上を撮像して得られたものである。
この場合、被補償画像の補償色彩は赤のみであらるから
、クロマキー装置1、細部検出回路2、可変遅延回路3
、補償信号付加回路4から戊る系統1のみ使用すれば良
く、又、クロマキー装置1は赤を検出した時に、クロマ
キー信号を出力するように構成しておけば良い。
、クロマキー装置1、細部検出回路2、可変遅延回路3
、補償信号付加回路4から戊る系統1のみ使用すれば良
く、又、クロマキー装置1は赤を検出した時に、クロマ
キー信号を出力するように構成しておけば良い。
入力端子12〜14からの赤R1緑G1青Bの映像信号
はバッファアンプ9〜11、及びクロマキー装置1に加
えられる。
はバッファアンプ9〜11、及びクロマキー装置1に加
えられる。
クロマキー装置1は、映像信号から赤を検出すると同図
Eに示すクロマキー信号を出力し、これを細部検出回路
2に加える。
Eに示すクロマキー信号を出力し、これを細部検出回路
2に加える。
細部検出回路2は前述したように動作し、幅の細いクロ
マキー信号が加えられた時、同図Fに示すように、ハイ
レベルの細部検出信号を出力し、これを可変遅延回路3
を介して補は信号付加回路4に加える。
マキー信号が加えられた時、同図Fに示すように、ハイ
レベルの細部検出信号を出力し、これを可変遅延回路3
を介して補は信号付加回路4に加える。
補償信号付加回路4は、前述したと同様に動作して同図
Gに示す補償信号を出力し、これをバッファアンプ9の
出力信号に付加する。
Gに示す補償信号を出力し、これをバッファアンプ9の
出力信号に付加する。
尚、この場合、補償信号付加回路4から出力される補償
信号のうち、バッファアンプ10,11の出力に加えら
れる補償信号は、常にローレベルであるので図示を省略
した。
信号のうち、バッファアンプ10,11の出力に加えら
れる補償信号は、常にローレベルであるので図示を省略
した。
補償信号付加回路4からの補償信号は、同図B〜Dに示
した赤R1緑G1青Bの映像信号の次の水平走査期間に
出力され、バッファアンプ9〜11を介して送られて来
る映像信号に付加されるわけであるが、この場合、同図
B〜Dに示した赤R1緑G、青Bの映像信号も、次の水
平走査期間の映像信号も同一と考えられるので、出力端
子15〜17から出力される赤R1緑G、青Bの映像信
号は同図H〜Jに示すものとなり、エンコーダ(図示せ
ず)に加えられる。
した赤R1緑G1青Bの映像信号の次の水平走査期間に
出力され、バッファアンプ9〜11を介して送られて来
る映像信号に付加されるわけであるが、この場合、同図
B〜Dに示した赤R1緑G、青Bの映像信号も、次の水
平走査期間の映像信号も同一と考えられるので、出力端
子15〜17から出力される赤R1緑G、青Bの映像信
号は同図H〜Jに示すものとなり、エンコーダ(図示せ
ず)に加えられる。
同図Hから判かるように、赤細部、即ち同図Aの7の部
分を示す赤Rの映像信号のレベルは、赤広部、即ち、同
図Bのイの部分を示す赤Rの映像信号のレベルに比べて
高いものとなり、従ってエンコーダの出力も同図Kに示
すように、赤細部が赤広部よりクロマ成分は高いものと
なる。
分を示す赤Rの映像信号のレベルは、赤広部、即ち、同
図Bのイの部分を示す赤Rの映像信号のレベルに比べて
高いものとなり、従ってエンコーダの出力も同図Kに示
すように、赤細部が赤広部よりクロマ成分は高いものと
なる。
一方、映像信号に補償信号を付加しなかった場合のエン
コーダの出力は、同図りに示すように、赤細部のクロマ
成分と赤広部のクロマ成分は等しいものとなる。
コーダの出力は、同図りに示すように、赤細部のクロマ
成分と赤広部のクロマ成分は等しいものとなる。
従って、同図にと同図りとを比較して判るように、本考
案のように、補償信号を映像信号に付加することにより
、従来、受像機等の狭帯域色復調特性から赤細部のクロ
マ成分の低下が起り、これにより生じていた赤細部の色
褪を防止することが可能となる。
案のように、補償信号を映像信号に付加することにより
、従来、受像機等の狭帯域色復調特性から赤細部のクロ
マ成分の低下が起り、これにより生じていた赤細部の色
褪を防止することが可能となる。
以上説明したように本考案は、クロマキー装置からのク
ロマキー信号の幅が一定値以下である場合、細部検出信
号を出力する細部検出回路、細部検出信号が加えられた
時、前記クロマキー装置で検出する色彩と対応する赤R
1緑G1青Bの補償信号を出力して前記赤R1緑G1青
Bの映像信号に付加する補償信号付加回路、及び補償信
号と映像信号との位相合せを行なう可変遅延回路3から
成る位相補償手段から構成されるものであり、クロマキ
ー信号の幅が一定値以下である場合、即ち被補償色被部
の幅が細い場合、映像信号に補償信号を付加するもので
あるから、簡単な構成で且つ経済的に細部が色付された
着色文字、折線グラフ等の色褪を防止することができる
利点がある。
ロマキー信号の幅が一定値以下である場合、細部検出信
号を出力する細部検出回路、細部検出信号が加えられた
時、前記クロマキー装置で検出する色彩と対応する赤R
1緑G1青Bの補償信号を出力して前記赤R1緑G1青
Bの映像信号に付加する補償信号付加回路、及び補償信
号と映像信号との位相合せを行なう可変遅延回路3から
成る位相補償手段から構成されるものであり、クロマキ
ー信号の幅が一定値以下である場合、即ち被補償色被部
の幅が細い場合、映像信号に補償信号を付加するもので
あるから、簡単な構成で且つ経済的に細部が色付された
着色文字、折線グラフ等の色褪を防止することができる
利点がある。
また、更に本考案は赤R1緑G1青Bの映像信号と補償
信号との位相合せを、可変位相補償手段で補償信号を遅
延させることにより行なってるものであり、赤R1緑G
、青Bの映像信号には位相合せのための処理を何等行な
っていないものであるから、位相合せにより画質が劣化
することはない。
信号との位相合せを、可変位相補償手段で補償信号を遅
延させることにより行なってるものであり、赤R1緑G
、青Bの映像信号には位相合せのための処理を何等行な
っていないものであるから、位相合せにより画質が劣化
することはない。
第1図は本考案の実施例のブ陥ツク線図、第2図は細部
検出回路のブロック線図、第3図A〜Dは第2図の動作
説明図、第4図は可変遅延回路のブ陥ツク線図、第5図
A−Lは第1図の動作説明図である。 1.5はクロマキー装置、2,6は細部検出回路、3,
7は可変遅延回路、4,8は補償信号付加回路、9〜1
1はバッファアンプ、21.22はディジタル遅延回路
、23,24.26はアンドゲート、25はノアゲート
、30.32はカウンタ回路、31.33はRAM、3
4は出力切替器、35はディジタルスイッチ、36.3
7はアドレス制御回路、38はR/W切替回路、39は
入力端子、40は出力端子、41はクロック信号入力端
子、42はR/W切替制御信号入力端子である。
検出回路のブロック線図、第3図A〜Dは第2図の動作
説明図、第4図は可変遅延回路のブ陥ツク線図、第5図
A−Lは第1図の動作説明図である。 1.5はクロマキー装置、2,6は細部検出回路、3,
7は可変遅延回路、4,8は補償信号付加回路、9〜1
1はバッファアンプ、21.22はディジタル遅延回路
、23,24.26はアンドゲート、25はノアゲート
、30.32はカウンタ回路、31.33はRAM、3
4は出力切替器、35はディジタルスイッチ、36.3
7はアドレス制御回路、38はR/W切替回路、39は
入力端子、40は出力端子、41はクロック信号入力端
子、42はR/W切替制御信号入力端子である。
Claims (1)
- 【実用新案登録請求の範囲】 カラーテレビジョン方式に於ける赤R,緑G。 青Bの映像信号から被補償色彩部の映像信号を検出して
クロマキー信号を出力するクロマキー装置、該クロマキ
ー装置からのクロマキー信号の幅が所定値以下の場合、
細部検出信号を出力する細部検出回路、該細部検出回路
からの細部検出回路が加えられた時、前記被補償色彩部
の色彩に対応する赤R1緑G、青Bの補償信号を出力し
て前記赤R1緑G1青Bの映像信号に付加する補償信号
付加回路、及び該補償信号付加回路から出力される補償
信号を遅延させることにより前記赤R1緑G1青Bの映
像信号との位相合せを行なう可変位相補償手段とを具備
したことを特徴とするカラーキャラクタ−エンハンサ−
0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7305480U JPS6027422Y2 (ja) | 1980-05-27 | 1980-05-27 | カラ−キヤラクタ−エンハンサ− |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7305480U JPS6027422Y2 (ja) | 1980-05-27 | 1980-05-27 | カラ−キヤラクタ−エンハンサ− |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56174271U JPS56174271U (ja) | 1981-12-23 |
JPS6027422Y2 true JPS6027422Y2 (ja) | 1985-08-19 |
Family
ID=29436006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7305480U Expired JPS6027422Y2 (ja) | 1980-05-27 | 1980-05-27 | カラ−キヤラクタ−エンハンサ− |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6027422Y2 (ja) |
-
1980
- 1980-05-27 JP JP7305480U patent/JPS6027422Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56174271U (ja) | 1981-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2631838B2 (ja) | ビデオ編集方法および装置 | |
US4386363A (en) | Chroma key switching signal generator | |
CA2125334A1 (en) | Digital high definition television receiver with features that facilitate trick-play modes on a digital vcr | |
KR970000848B1 (ko) | 신호 전이 향상 장치 | |
US4358788A (en) | Legibility for alpha-mosaic characters | |
US4220971A (en) | Reciprocating dropout compensator | |
ES441045A1 (es) | Perfeccionamientos en aparatos para procesar senalperfeccionamientos en economizadores de gasolina pes de vi- deo de television. ara moto- res de explosion. | |
JPS6027422Y2 (ja) | カラ−キヤラクタ−エンハンサ− | |
US5995164A (en) | Reduction of color transition distortions in NTSC/PAL encoder | |
US3786178A (en) | Circuit for producing a three line sectional color television signal | |
JPH0430791B2 (ja) | ||
GB1535376A (en) | Video information reproduction circuitry | |
JPS5853826B2 (ja) | 画像信号処理装置 | |
US6226042B1 (en) | Color encoder | |
US5243429A (en) | Combined image producing apparatus | |
JP2920987B2 (ja) | タイトル画挿入装置 | |
JPS6265570A (ja) | ビデオ特殊効果装置 | |
JP2634948B2 (ja) | 複合映像信号発生回路 | |
KR940002303Y1 (ko) | 캠코더의 슈퍼 임포즈용 칼라필터회로 | |
JPH0141260Y2 (ja) | ||
JPH0123792B2 (ja) | ||
JPH06141335A (ja) | 動き検出回路 | |
JP2773848B2 (ja) | テレビジョン信号方式 | |
JPH0364193A (ja) | 静止画表示方式 | |
JPH0617375Y2 (ja) | 静止画表示装置 |