JPS60262466A - Junction type transistor - Google Patents
Junction type transistorInfo
- Publication number
- JPS60262466A JPS60262466A JP11842884A JP11842884A JPS60262466A JP S60262466 A JPS60262466 A JP S60262466A JP 11842884 A JP11842884 A JP 11842884A JP 11842884 A JP11842884 A JP 11842884A JP S60262466 A JPS60262466 A JP S60262466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- injected
- gaas
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 13
- 229910000831 Steel Inorganic materials 0.000 description 5
- 239000010959 steel Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電気信号増巾に用いられる接合型トランジス
タに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a junction transistor used for amplifying electrical signals.
従来例の構成とその問題点
従来のトランジスタには、接合型トランジスタと電界効
果型トランジスタがある。電界効果型トランジスタは、
多数キャリヤを電界で制御するユニポーラ型であるのに
対し、接合型トランジスタはｐｎ接合からの少数キャリ
ヤの注入と制御を行うバイポーラ型である。電界効果型
トランジスタに比して、接合型トランジスタは高集積性
では劣るが高速性では優り、その利点の故に、接合型ト
ランジスタは広範囲に利用されてきた。Structures of conventional examples and their problems Conventional transistors include junction type transistors and field effect transistors. The field effect transistor is
While it is a unipolar type in which majority carriers are controlled by an electric field, a junction transistor is a bipolar type in which minority carriers are injected and controlled from a pn junction. Compared to field effect transistors, junction transistors are inferior in high integration but superior in high speed, and because of this advantage, junction transistors have been widely used.
以下、図面を参照し々から、上述した従来の接合型トラ
ンジスタについて説明を行う。第１図は従来のＳｉ を
用いた接合型トランジスタの断面図を示すものである。Hereinafter, the above-mentioned conventional junction transistor will be explained with reference to the drawings. FIG. 1 shows a cross-sectional view of a conventional junction transistor using Si.
第１図において１はｎ −Ｓｉによるエミッタ、２はｐ
−８ｉ によるベース、３はｎ−８ｔ によるコレクタ
である。エミッタはベースに対して負に、コレクタはベ
ースに対して正にバイアスされる。In Fig. 1, 1 is an emitter made of n-Si, and 2 is a p-Si emitter.
-8i base, 3 is n-8t collector. The emitter is biased negatively with respect to the base and the collector is biased positively with respect to the base.
以上のように構成された接合型トランジスタについて、
以下その動作について説明する。まずエミッタからベー
スに電子が注入され、その電子はコレクタに収集される
。この注入と収集の適当な制御がトランジスタ動作の基
本である。トランジスタの高速性は、電子がベースを通
過する時間Ｔ１コレクタ容量Ｃ１べ〜抵抗Ｒの積ＲＣＴ
をできるだけ小さくすることによって得られる。一方ト
ランジスタの高効率性は、ベースとコレクタ間の接合を
流れる電流の値とエミッタとベース間の接合を流れる電
流の値の比α（〈１）が１に近い程大きい。Regarding the junction transistor configured as above,
The operation will be explained below. First, electrons are injected from the emitter to the base, and then collected by the collector. Proper control of this injection and collection is fundamental to transistor operation. The high speed of a transistor is determined by the time it takes for electrons to pass through the base: T1 Collector capacitance C1 Be - Resistance R Product RCT
is obtained by making it as small as possible. On the other hand, the efficiency of a transistor is higher as the ratio α (<1) of the value of the current flowing through the junction between the base and the collector to the value of the current flowing through the junction between the emitter and the base is closer to 1.
しかしながら、上記のような構成では、到達し得るＲＣ
Ｔ 積とαの値には、自ら限度があるという欠点を有し
ていた。即ち、Ｒを低下させるためには、ベースの不純
物添加を大きくするが、このことは、キャリヤの不純物
散乱を増加させ、その結果キャリヤの速度が低下し、Ｔ
を大きくする。However, in the above configuration, the reachable RC
The T product and the value of α had the disadvantage that they had their own limits. That is, in order to lower R, the base impurity doping is increased, but this increases the impurity scattering of carriers, resulting in a decrease in the carrier velocity, and T
Make it bigger.
Ｔを小さくする方法はベース層中を小さくすることであ
る。しかし、高濃度の不純物添加は結晶性を悪くするの
で、実用的な層の１１］には下限がある。The way to reduce T is to make the base layer smaller. However, since high-concentration impurity addition deteriorates crystallinity, there is a lower limit to the practical layer 11].
Ｃはトランジスタの使用条件によってはソ定することも
考慮すれば、到達し得るＲＣＴ 積の値には下限がある
。一方、αの上限を決めるものは、エミッタからベース
に注入されるキャリヤとは反対の極性を有し、ベースか
らエミッタへ注入されるキャリヤの存在である。このキ
ャリヤの存在はエミッタとベース間を流れる電流の中で
トランジスタ動作にとっての無効電流を与える。このこ
とはバイポーラトランジスタにおいて不可避である。Considering that C varies depending on the conditions of use of the transistor, there is a lower limit to the value of the RCT product that can be achieved. On the other hand, what determines the upper limit of α is the presence of carriers that are injected from the base to the emitter and have a polarity opposite to those of the carriers that are injected from the emitter to the base. The presence of these carriers provides a reactive current for transistor operation in the current flowing between the emitter and the base. This is inevitable in bipolar transistors.
発明の目的
本発明は上記欠点に鑑み、ベース抵抗を小さな一定の値
に保ちつ＼ベース通過時間Ｔを無限に小さクシ、かつ、
ベースからエミッタへのキャリヤ注入をなくしてα値を
限りなく１に近づけることを可能にすることによって、
高効率、高周波動作を行わせる接合型トランジスタを提
供するものである。Purpose of the Invention In view of the above-mentioned drawbacks, the present invention aims to keep the base resistance at a small constant value, infinitely reduce the base passage time T, and
By eliminating carrier injection from the base to the emitter and making it possible to bring the α value as close to 1 as possible,
The present invention provides a junction transistor that operates with high efficiency and high frequency.
発明の構成
この目的を達成するために本発明の接合型トランジスタ
は、薄い無添加の１−ＧａＡｓをｎ−Ｇａ１．ＡｌｘＡ
ｓの２層ではさんだ３層のエミッタ、ベース、コレクタ
から構成されている。この構成によって、Ｇａ １．Ａ
ｌ１ ｘＡｓ層からｉ −ＧａＡｓ層に電子を供給する
ことによってＧａＡｓの厚さに関係のなく小さいベース
抵抗、ベース層に注入されたホットな電子の高速通過、
無添加層であるために良質の結晶性を保ちながら限りな
く薄くできる薄膜化技術、更に、キャリヤが単−即ち電
子のみであるためベースからエミッタへのキャリヤの注
入が全く起きないこと、等の利点に基き、従来のバイポ
ーラトランジスタよりも高効率、高速のトランジスタ動
作をなさしめることができる。DESCRIPTION OF THE INVENTION To achieve this object, the junction transistor of the present invention consists of thin doped-free 1-GaAs and n-Ga1. AlxA
It consists of three layers of emitter, base, and collector sandwiched between two layers of s. With this configuration, Ga 1. A
By supplying electrons from the l1xAs layer to the i-GaAs layer, the base resistance is small regardless of the thickness of GaAs, the fast passage of hot electrons injected into the base layer,
Since it is an additive-free layer, it can be made as thin as possible while maintaining good crystallinity.Furthermore, since the carriers are only single electrons, there is no injection of carriers from the base to the emitter. Based on the advantages, it is possible to achieve higher efficiency and faster transistor operation than conventional bipolar transistors.
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。第２図ａは本発明の一実施例における接合型ト
ランジスタの断面図を、第２図すはその断面図の厚さ方
向に沿ったゼロバイアス時での電導帯鋼エネルギを、第
２図Ｃは電圧印加時での前記エネルギを示すものである
。第２図ａにおいて、４はｎ −Ｇａｏ、６Ａｌｏ、４
Ａｓ 、、 ５はｉ −ＧａＡｓ ’。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Figure 2a shows a cross-sectional view of a junction transistor according to an embodiment of the present invention, and Figure 2C shows the energy of the conductive strip steel at zero bias along the thickness direction of the cross-sectional view. represents the energy when voltage is applied. In Figure 2a, 4 is n-Gao, 6Alo, 4
As,, 5 is i-GaAs'.
６はｎ −Ｇａｏ、６Ａ６，４Ａｓ 、 ７はｎ −Ｇ
ａＡｓ基板である。第２図すとＣにおいて、８は電導帯
鋼エネルギ、１０は蓄積電子である。第２図すにおいて
、９はフェルミ準位である。層４の厚さは４μｍでドナ
濃度１０へ層５の厚さは００５７１ｍで不純物無添加、
層６の厚さは２１１ｍでドナ濃度６×１０１７林基板７
の不純物濃度は１０１８ｃｒｌである。6 is n-Gao, 6A6,4As, 7 is n-G
It is an aAs substrate. In Figure 2 and C, 8 is the conductive band steel energy and 10 is the stored electron. In Figure 2, 9 is the Fermi level. The thickness of layer 4 is 4 μm and the donor concentration is 10. The thickness of layer 5 is 0.0571 m and no impurities are added.
The thickness of layer 6 is 211 m, and the donor concentration is 6 x 1017 Hayashi substrate 7.
The impurity concentration is 1018 crl.
Ｇａ １−ｘＡＺ ＸＡ ８の禁制帯幅はＸと共に増大
し、ＧａＡｓの禁制帯幅より太きい。主としてこの故に
、Ｇａ １−ｘＡｌｘＡ ｓのドナ準位はＧａＡｓのド
ナ準位よシ高く位置し、その差はＸと共に増大する。ゼ
ロバイアスでの両者の接触では、Ｇａ １ｘＡｌ ｘＡ
ｓ層の表面附近の電子はＧａＡｓ表面の極く近傍に流入
して、熱平衡に到達する。その結果として、第２図すで
示したエネルギ図が得られる。即ち、ショットキ接触類
似の障壁と空乏層がＧａ１．□ｘＡｅｘＡｓの表面に形
成され、一方、電子の高濃度蓄積がＧａＡｓの表面に生
ずる。今、第２図ａに示すようにバイアスすると、電導
帯鋼エネルギは第２図Ｃに示すようになり、エミツタ層
４からベース層５へ多数キャリヤの注入がなされる。注
入されたベースがコレクタに到達しそこで収集されるこ
とによりトランジスタ動作がなされる。The forbidden band width of Ga 1-xAZ XA 8 increases with X and is thicker than that of GaAs. Primarily for this reason, the donor level of Ga 1-xAlxAs is located higher than that of GaAs, and the difference increases with X. In contact between the two at zero bias, Ga 1xAl xA
Electrons near the surface of the s-layer flow into the vicinity of the GaAs surface and reach thermal equilibrium. As a result, the energy diagram already shown in FIG. 2 is obtained. That is, a barrier and a depletion layer similar to a Schottky contact are present in Ga1. □xAex is formed on the surface of As, while a high concentration of electrons accumulates on the surface of GaAs. Now, when biasing is applied as shown in FIG. 2A, the energy of the conductive strip becomes as shown in FIG. 2C, and majority carriers are injected from the emitter layer 4 into the base layer 5. The implanted base reaches the collector and is collected there, resulting in transistor operation.
本発明の接合トランジスタの第一の特徴は、ベースへ注
入された電子がホットな状態にあることである。即ち、
注入された電子はＧａＡｓの電導帯鋼より０．４ｅＶ
程度高いエネルギ状態にある。The first feature of the junction transistor of the present invention is that electrons injected into the base are in a hot state. That is,
The injected electrons are 0.4 eV from GaAs conductive band steel.
He is in a high energy state.
本発明の接合トランジスタの第二の特徴は、ベース層へ
の不純物添加の必要がなく、ベース層内の電子は両側の
層から供給されることである。本発明の接合トランジス
タの第三の特徴は、多数キャリヤの注入を用いることで
ある。即ち、従来のバイポーラトランジスタと違ってユ
ニポーラトランジスタであり、従ってバイポーラトラン
ジスタのようにベースからエミッタへの反対極性のキャ
リヤの注入がない。A second feature of the junction transistor of the present invention is that there is no need to add impurities to the base layer, and electrons in the base layer are supplied from layers on both sides. A third feature of the junction transistor of the present invention is the use of majority carrier injection. That is, unlike a conventional bipolar transistor, it is a unipolar transistor, and therefore unlike a bipolar transistor, carriers of opposite polarity are not injected from the base to the emitter.
以上の三つの特徴が、本発明の接合トランジスタを従来
のバイポーラトランジスタより遥かに優れたものにする
理由を以下で述べる。第一に、注入された電子がホット
であることは、電子の速度が通常の熱電子より大きく、
その」−１不純物、ベース層の電子やベース層外の不純
物や電子の散乱を余り受けないことを意味する。従って
、電子は通常のＧａＡｓのバイポーラトランジスタの場
合と比較して２倍以上、又通常のＳｔ バイポーラトラ
ンジスタに比較して１ｏ倍以上の速度でベースを通過す
る。第二に、ベース層の電子が不純物添加に由らないこ
とは、電子の移動度が、従来のバイポーラトランジスタ
のベースの場合のように、低（なら彦い。その上、ベー
ス層の電子の個数は、エミッタとコレクタ層の濃度と障
壁の高さとではゾ決まる定数であるために、ベース抵抗
Ｒは、ベース層中に依存せず一定である。即ち、電子の
個数と移動度の画点から、従来のバイポーラトランジス
タと同程度又はそれ以下の値のＲを得ることができると
同時に、ベース層を薄くしても、Ｒは一定である。ベー
スが無添加であるため十分に良好々結晶性の薄層が得ら
れることは、レーザダイオード製作におけるエピタキシ
ャル成長技術で確立されている。ベース層の厚さを十分
に薄くすることは、電子がエネルギを失わずにホットな
壕＼７゛−′層を通１し１°ｖｐｐｖｔｃｉ“］達す、
Ｌ＊ｉＫ 。The reason why the above three features make the junction transistor of the present invention far superior to conventional bipolar transistors will be explained below. First, the injected electrons are hot, which means that their speed is greater than that of normal thermoelectrons.
The "-1 impurity" means that electrons in the base layer, impurities outside the base layer, and electrons are not scattered much. Therefore, electrons pass through the base more than twice as fast as in a normal GaAs bipolar transistor, and more than 10 times as fast as in a normal St bipolar transistor. Second, the fact that the electrons in the base layer are not dependent on impurity addition means that the electron mobility in the base layer is low (as in the case of the base of a conventional bipolar transistor). Since the number of electrons is a constant determined by the concentration of the emitter and collector layers and the height of the barrier, the base resistance R is constant and does not depend on the base layer.In other words, the number of electrons and the point of mobility Therefore, it is possible to obtain a value of R equal to or lower than that of conventional bipolar transistors, and at the same time, even if the base layer is thinned, R remains constant.Since the base is additive-free, it has a sufficiently good crystallinity. It is well established that epitaxial growth techniques used in laser diode fabrication are capable of producing thin layers with high properties.Making the base layer sufficiently thin means that electrons do not lose energy and grow in hot trenches. 1°vppvtci"] through the layer,
L*iK.
要求されることである。一方、ベース層を薄くすること
は、ベース通過時間Ｔを小さくする。以上の第一と第二
の所論に基づき、ホットな電子が十分に薄い層を通過す
ることにより本発明の接合型トランジスタは従来のＧａ
Ａｓバイポーラトランジスタに比して２以下のＴと同程
度のＲを与え、従って、最大の動作周波数は、従来のＧ
ａＡｓバイポーラトランジスタの２倍以上になる。Ｇａ
Ａｓバイポーラトランジスタよりも速度の遅いＳｔ バ
イポーラトランジスタに比べれは、本発明の接合型トラ
ンジスタの最大周波数は１０倍以上になる。実施例のト
ランジスタの通常動作は２００ ＧＨｚと推定される。This is what is required. On the other hand, making the base layer thinner reduces the base transit time T. Based on the first and second points above, the junction type transistor of the present invention can be improved by allowing hot electrons to pass through a sufficiently thin layer.
It provides T of less than 2 and R of the same order as As bipolar transistors, and therefore the maximum operating frequency is lower than that of conventional G
This is more than twice that of an aAs bipolar transistor. Ga
Compared to the St bipolar transistor, which is slower than the As bipolar transistor, the maximum frequency of the junction transistor of the present invention is more than ten times higher. Typical operation of the example transistor is estimated to be 200 GHz.
最後に、ユニポーラトランジスタであるという第三の特
徴は、ベースからエミッタへのキャリヤの注入がないだ
めにエミッタ電流に含まれる、トランジスタ動作におけ
る無効電流が全くないことを意味する。このだめに、本
発明の接合トランジスタの動作効率は従来のバイポーラ
トランジスタの場合よりはるかに高い。Finally, the third characteristic of being a unipolar transistor means that there is no reactive current in the transistor operation, which is included in the emitter current unless carriers are injected from the base to the emitter. As a result, the operating efficiency of the junction transistor of the present invention is much higher than that of conventional bipolar transistors.
かくして本発明のトランジスタは従来のトランジスタに
比して遥かに高効率で高周波の動作を行うＯ
発明の効果
０
以上のように本発明は、中央に禁制帯幅の小さな半導体
をその両側に禁制帯幅の大きい半導体を配してペテロ接
合を作ったトランジスタ構成によって、従来のトランジ
スタより遥かに高効率で高周波動作のトランジスタを得
ることができ、その実用的効果は犬なるものがある。構
成に用いられる半導体はｐ型でもｎ型でもよく、ベース
層は無添加でも添加されたものでもよい。各層の材料は
、ＧａＡｓ とＧａ１−ｘＡｌｘＡＢに限られることな
く任意の半導体でよく、かつ、エミッタとコレクタの材
料や禁制帯幅も同一でなくてもよい。Thus, the transistor of the present invention operates at a much higher frequency with much higher efficiency than conventional transistors. A transistor configuration in which a petrojunction is created by arranging a wide semiconductor makes it possible to obtain a transistor with much higher efficiency and higher frequency operation than conventional transistors, and its practical effects are significant. The semiconductor used in the structure may be p-type or n-type, and the base layer may be undoped or doped. The material of each layer is not limited to GaAs and Ga1-xAlxAB, but may be any semiconductor, and the materials and forbidden band widths of the emitter and collector do not need to be the same.
本発明のトランジスタは、例えば実施例の材料構成につ
いていえば、絶縁性基板を用いるか、又は伝導性基板を
用いてもＧａ １ｘＡｌ ｘＡｓとの接触界面が欠乏層
化することにより、高集積化も容易で ゛ある。Regarding the material structure of the embodiment, the transistor of the present invention can be highly integrated by using an insulating substrate, or even if a conductive substrate is used, the contact interface with Ga 1xAl xAs becomes a depleted layer. It's easy.
第１図は従来のＳｔ バイポーラトランジスタの断面図
、第２図ａは本発明の接合トランジスタの断面図、第２
図すはゼロバイアス状態での電導帯端のエネルギを示す
図、第２図Ｃはバイアス状態での電導帯鋼のエネルギを
示す図である。
１−ｎ−８ｔ、２・・−・・・ｐ−Ｓｔ、３・・・・・
ｎ−３ｔ。
４−・−ｎ −Ｇａｏ、６Ａｌｏ、４Ａｓ 、 ｔｓ
＝−−ｉ −ＧａＡｓ ’。
ｓ ・−・・ｎ −Ｇａ０．６ＡＩｏ、４Ａｓ ｌ、
７ ・・・・−・ｎ −ＧａＡｓ基板、８・・・電導帯
鋼エネルギ、９・・・フェルミ準位、１ｏ・・・・・蓄
積電子。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
／２ ａFIG. 1 is a sectional view of a conventional St bipolar transistor, FIG. 2a is a sectional view of a junction transistor of the present invention, and FIG.
The figure shows the energy at the edge of the conductive band in a zero bias state, and FIG. 2C shows the energy of the conductive band steel in a bias state. 1-n-8t, 2...p-St, 3...
n-3t. 4-・-n-Gao, 6Alo, 4As, ts
=--i-GaAs'. s...n-Ga0.6AIo, 4As l,
7...-n-GaAs substrate, 8... Conductive band steel energy, 9... Fermi level, 1o... Accumulated electrons. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure/2 a
Claims (2)
、両側の半導体層の禁制帯幅よシ小さいことを特徴とす
る接合型トランジスタ。(1) A junction transistor consisting of a three-layer structure, characterized in that the forbidden band width of the central semiconductor layer is smaller than the forbidden band width of the semiconductor layers on both sides.
濃度５ Ｘ １０１７ｏｎ’以下のＧａＡｓからなり、
両側の半導体層がｎ −Ｇａ１−ｘｊＶｘＡｓからなる
ことを特徴とする特許請求の範囲第１項記載の接合型ト
ランジスタ。(2) The central semiconductor layer is made of GaAs with a thickness of 0.1 μm or less and an impurity concentration of 5 x 1017 on' or less,
2. The junction transistor according to claim 1, wherein the semiconductor layers on both sides are made of n-Ga1-xjVxAs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11842884A JPS60262466A (en) | 1984-06-08 | 1984-06-08 | Junction type transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11842884A JPS60262466A (en) | 1984-06-08 | 1984-06-08 | Junction type transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262466A true JPS60262466A (en) | 1985-12-25 |
Family
ID=14736397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11842884A Pending JPS60262466A (en) | 1984-06-08 | 1984-06-08 | Junction type transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262466A (en) |
-
1984
- 1984-06-08 JP JP11842884A patent/JPS60262466A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5962893A (en) | Schottky tunneling device | |
| US5753938A (en) | Static-induction transistors having heterojunction gates and methods of forming same | |
| US4286275A (en) | Semiconductor device | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| JP2005303027A (en) | Semiconductor device | |
| EP0642171B1 (en) | Lateral bipolar transistor | |
| JP4680330B2 (en) | Silicon Carbide Field Controlled Bipolar Switch | |
| JP2929899B2 (en) | Field-effect transistor with nonlinear transfer characteristics | |
| JPS6410102B2 (en) | ||
| US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| JP3058345B2 (en) | Semiconductor element | |
| JPH0665216B2 (en) | Semiconductor device | |
| US5391897A (en) | Status induction semiconductor device | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| JP3329642B2 (en) | Semiconductor device | |
| US5382815A (en) | Carrier conduction conductor-insulator semiconductor (CIS) transistor | |
| EP0331482A2 (en) | Transistor structure | |
| JPS60262466A (en) | Junction type transistor | |
| JPH0459786B2 (en) | ||
| WO1987000692A1 (en) | Semiconductor device | |
| US4922314A (en) | Hot charge-carrier transistors | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPH01171269A (en) | Semiconductor device | |
| EP0251352B1 (en) | Hot charge-carrier transistors |