JPS60261076A - Data format generating method - Google Patents

Data format generating method

Info

Publication number
JPS60261076A
JPS60261076A JP59116026A JP11602684A JPS60261076A JP S60261076 A JPS60261076 A JP S60261076A JP 59116026 A JP59116026 A JP 59116026A JP 11602684 A JP11602684 A JP 11602684A JP S60261076 A JPS60261076 A JP S60261076A
Authority
JP
Japan
Prior art keywords
data
ecc
error
error correction
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59116026A
Other languages
Japanese (ja)
Inventor
Hiroshi Ichii
一井 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59116026A priority Critical patent/JPS60261076A/en
Publication of JPS60261076A publication Critical patent/JPS60261076A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To improve the data error correcting capability by making the number of sections made by dividing equally a data block an integer multiple of a code length within the error correction range of the 1st order error correcting code. CONSTITUTION:A data format written in a recording medium is split equally into n-set of sections 1-n for one data block. The sections 1-n consist each of a data part, 1st order error correcting code ECC and 2nd order ECC. The 1st order ECC, in this case, uses pointer information and has double missing correcting capability. The number of sections (n) is an integer multiple of the code length within the error correction code range of the 1st order ECC. The read data is fed to a demodulation circuit 6, an ECC two-decoding circuit 8 outputs the corrected data and error position to a read data buffer 7 and the pointer information is fed to the ECC 1-decoding circuit 9. Thus, the correcting capability of data error generated in each section is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データブロックが複数のセクションに等分割
され、前記各セクション内には1次誤り訂正符号と、2
次誤り訂正符号とが構成要素となっているデータフォー
マットに関し、特に前記セフシラン数を前記1次誤り訂
正符号長の整数倍とするデータフォーマット作成方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention provides a data block in which a data block is equally divided into a plurality of sections, and each section includes a primary error correction code and a second error correction code.
The present invention relates to a data format in which a secondary error correction code is a constituent element, and particularly relates to a data format creation method in which the number of cefsilanes is an integral multiple of the primary error correction code length.

ディジタルデータを扱う情報処理装置には、ディジタル
データの符号誤りを検出し訂正する各種の対策が実用化
されている。この主なものは娯り訂正符号(以下ECC
と称する)を用いた手法である。
Various measures for detecting and correcting code errors in digital data have been put into practical use in information processing devices that handle digital data. The main one is Entertainment Correction Code (ECC)
This is a method using

ECCには単一消失訂正、単−誤り訂正・二重誤り検出
・二重消失訂正等ディジタル符号誤りの検出数、訂正数
をECCの訂正能力として、使用目的に応じて各種訂正
能力を持つECCが実用化されているが、更に情報処理
装置、特に記憶装置に遺したECC能力を有し、高品質
のデータを再生することが可能なデータフォーマットを
作成する方法の実用化が要望されていた。
ECC includes single erasure correction, single error correction, double error detection, double erasure correction, etc. ECC has various correction capabilities depending on the purpose of use, with the number of detected and corrected digital code errors as the correction capability of ECC. has been put into practical use, but there has been a desire to put into practical use a method for creating a data format that has the ECC capability left behind in information processing devices, especially storage devices, and is capable of reproducing high-quality data. .

〔従来の技術〕[Conventional technology]

従来のECC機能を持つデータフォーマント(磁気ディ
スク、光ディスク等)について1図面を参照して説明す
る。
A conventional data format (magnetic disk, optical disk, etc.) having an ECC function will be explained with reference to one drawing.

第2図(A)は従来方法で構成されるデータブロングの
媒体上でのデータフォーマット、第2図(B)は第2図
(A)のデータフォーマットのデータ構成詳細図をそれ
ぞれ示す。
FIG. 2(A) shows a data format on a datablong medium configured by a conventional method, and FIG. 2(B) shows a detailed view of the data structure of the data format of FIG. 2(A).

第2図で示すデータフォーマットで構成されるデータブ
ロックに記録されているデータを読取る時のエラー訂正
は、エラーチェック符号(以下CRCC)で検出したエ
ラーをECClで訂正する場合と。
Error correction when reading data recorded in a data block configured in the data format shown in FIG. 2 involves correcting an error detected by an error check code (hereinafter referred to as CRCC) using ECCl.

ECClのみでエラーを訂正する場合とがあり、 CR
(:CとECClとでエラーを訂正する場合は、1つの
データブロック中、最大2つまでのセクション、つまり
セクション(1)〜(n)中の2つまでのセクションに
発生したデータエラーを各コードワード■〜O単位で訂
正(二重消失訂正)する。
There are cases where errors are corrected using only ECCl, and CR
(: When correcting errors using C and ECCl, data errors occurring in up to two sections in one data block, that is, up to two sections (1) to Correct in units of codewords ■ to O (double erasure correction).

一方、 ECClのみでエラーを訂正する場合は、各コ
ードワード■〜Oにつき、1つのセクタぢンに発生した
データエラーを訂正(単−誤り訂正)することが可能で
ある。
On the other hand, when errors are corrected using only ECCl, it is possible to correct a data error occurring in one sector (single error correction) for each codeword (1) to (0).

(発明が解決しようとする問題点) しかし、 CRCCとECClとでエラー を訂正する
場合。
(Problem to be solved by the invention) However, when errors are corrected using CRCC and ECCl.

1つのデータブロック中に3つ以上のセクションにデー
タエラーが発生すれば9例えそのデータエラーが各コー
ドワードΦ〜[株]については2つのデータエラーづつ
に分散されてもエラーの訂正は不可能となる。
If a data error occurs in three or more sections in one data block, it is impossible to correct the error even if the data error is distributed into two data errors for each codeword Φ~[stock]. becomes.

又一方、 ECClのみでデータエラーを訂正する場合
、1つのコードワード中に2つ以上のデータエラーが発
生していれば、1つ以外のデータエラーは訂正不可能か
、或いは誤訂正となる問題点があった。
On the other hand, when correcting data errors using only ECCl, if two or more data errors occur in one code word, there is a problem that data errors other than one cannot be corrected or may be incorrectly corrected. There was a point.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記問題点を解消した新規なデータフォーマン
ト作成方法を実現することを目的とするもので、該問題
点は、データブロックが複数のセクションに等分割され
、前記各セクション内にはデータの一部より生成した1
次誤り訂正符号と。
An object of the present invention is to realize a new data format creation method that solves the above-mentioned problems. 1 generated from a part of
With the following error correction code.

データの一部と前記1次誤り訂正符号より生成した2次
誤り訂正符号とが構成要素となっているデータフォーマ
ントにおいて、前記セクション数を前記1次誤り訂正符
号のエラー訂正範囲である符号長の整数倍とする本発明
によるデータフォーマット作成方法により解決される。
In a data formant whose constituent elements are a part of data and a secondary error correction code generated from the primary error correction code, the number of sections is determined by the code length that is the error correction range of the primary error correction code. This problem is solved by the data format creation method according to the present invention in which the data format is an integer multiple of .

〔作用〕[Effect]

即ち、データブロックを構成するセクション数を1次E
CCのエラー訂正範囲である符号長の整数倍とし、各セ
クションにはデータ部と、データの一部より生成する1
次ECCと、データの一部と1次ECCより生成する2
次ECGとで構成し、1次FCCのエラー訂正範囲をセ
クション列に対して斜めの列、2次ECCのエラー訂正
範囲をセクション列として、1次ECCと2次ECCと
で組合せてデータエラーを訂正することにより、従来の
能力より一段と向上したエラー訂正能力を有するデータ
フォーマントの作成が可能となる。
In other words, the number of sections constituting a data block is expressed as linear E
It is an integer multiple of the code length that is the error correction range of CC, and each section has a data part and a part generated from a part of the data.
2 generated from the next ECC, part of the data, and the first ECC
The error correction range of the primary FCC is set as a column diagonal to the section column, and the error correction range of the secondary ECC is set as a section column.The primary ECC and secondary ECC are combined to correct data errors. By performing the correction, it is possible to create a data formant that has error correction capabilities that are much improved over conventional capabilities.

〔実施例〕〔Example〕

以下本発明の要旨を第1図に示す実施例により具体的に
説明する。
The gist of the present invention will be specifically explained below with reference to an embodiment shown in FIG.

第1図(A)は本発明に係る書込み回路の一実施例を示
すブロックダイヤグラム、第り図(B)は本発明に係る
読取り回路の一実施例を示すブロックダイヤグラム、第
1図(C)は第1図(A)の書込み回路により媒体に記
録したデータフォーマント、第1図(D)は本発明に係
るエラー訂正状況説明図をそれぞれ示す。
FIG. 1(A) is a block diagram showing one embodiment of the writing circuit according to the present invention, FIG. 1(B) is a block diagram showing one embodiment of the reading circuit according to the present invention, FIG. 1(C) 1(A) shows a data formant recorded on a medium by the write circuit of FIG. 1(A), and FIG. 1(D) shows an explanatory diagram of an error correction situation according to the present invention.

尚全図を通じて同一記号は同一対象物又は内容を示す。The same symbols indicate the same objects or contents throughout the figures.

第1図(A)の書込み回路は。The write circuit in FIG. 1(A) is as follows.

上位袋f&(図示してない)からの転送データを一時的
に格納するデータバンファ1゜ 転送データから1次ECGを作成するECCl符号回路
2゜ ECCl符号回路2の出力と転送データから2次ECC
を作成するECC2符号回路3゜ 転送データ、1次ECC,2次ECGを書込みデータと
して一時的に格納するライトデータバッファ4゜ライト
データバッファ4の出力を媒体(図示してない)への書
込み用データに変調(シリアルデータへの変調も含む)
し図示してないライトアンプに出力する変調回路5゜ から構成されている。
Data buffer 1 that temporarily stores the transferred data from the upper bag f& (not shown) ECCl code circuit 2 that creates the primary ECG from the transferred data 2 E.C.C.
ECC2 code circuit 3 for creating the data; write data buffer 4 for temporarily storing the transfer data, primary ECC, and secondary ECG as write data; for writing the output of the write data buffer 4 to a medium (not shown) Modulation to data (including modulation to serial data)
It consists of a modulation circuit 5° which outputs to a light amplifier (not shown).

又第1図(B)の読取り回路は。Also, the reading circuit in FIG. 1(B) is as follows.

図示してないリードアンプよりの読取りデータを復11
(パラレルデータへの復調も含む)する復1周回路6゜ 復調回路6で復調された読取りデータを一時的に格納す
るリードデータバッファ7゜ 復調回路6の出力から2次ECGの復号演算を行い訂正
データをリードデータバッファ7に出力するECC2復
号回路8゜ ECC2復号回路8からのポインタ情報、消失訂正を行
う時に必要とするエラー位置情報とリードデータバッフ
ァ7の出力とにより1次ECCの復号演算を行い訂正デ
ータをデータバッファIOに出力するECCl復号回路
9゜ 1次EC(:、2次ECGによりデータ訂正した読取り
データを一時的に格納し図示してない上位装置に出力す
るデータバッファ10゜ から構成されている。
Recovering the read data from the read amplifier (not shown)
(including demodulation to parallel data) 1-round demodulation circuit 6° Read data buffer 7° that temporarily stores the read data demodulated by the demodulation circuit 6 Performs secondary ECG decoding calculations from the output of the demodulation circuit 6 ECC2 decoding circuit 8 that outputs the corrected data to the read data buffer 7゜The primary ECC decoding operation is performed using the pointer information from the ECC2 decoding circuit 8, the error position information required when performing erasure correction, and the output of the read data buffer 7. ECCl decoding circuit 9° which performs correction and outputs the corrected data to the data buffer IO; data buffer 10° which temporarily stores read data corrected by the secondary ECG and outputs it to a host device (not shown); It consists of

第1図(A)の書込み回路を経て1例えば磁気ディスク
、光ディスク等の媒体(ri!J示してない)に書込ん
だデータフォーマ・ノドは第1図(C) k示す通りで
、1つのデータエラー゛りを等分にn個のセクション(
1)〜(n)に分割している。
The data former node that has written to a medium (ri!J not shown), such as a magnetic disk or an optical disk, via the write circuit shown in FIG. 1(A) is as shown in FIG. 1(C). Divide data errors equally into n sections (
It is divided into 1) to (n).

又各セクション(1)〜(n)はデータ部と1次ECC
,2次ECCからなっている。尚1次ECG 。
Also, each section (1) to (n) is the data part and primary ECC.
, secondary ECC. Also, primary ECG.

2次ECC共にエラー訂正能力は1つのデータエラー(
1バイト)とする。(単−誤り訂正)但し、1次ECC
はポインタ情報を使用して、二重消失訂正(2つのデー
タエラーの訂正)の能力があるものとする。尚1次EC
C,2次ECCは各々のコードワード系列として独立し
たデータ列を構成しているので、訂正の範囲は各々のコ
ードワード系列内でなる。
The error correction ability of both secondary ECC is one data error (
1 byte). (single error correction) However, primary ECC
is assumed to be capable of double erasure correction (correction of two data errors) using pointer information. Furthermore, 1st EC
Since the C, secondary ECC constitutes an independent data string as each codeword series, the range of correction is within each codeword series.

本実施例では、1つのデータブロックを分割するセクシ
ョン数nを。
In this embodiment, the number of sections into which one data block is divided is n.

n=kXm、(但しに:整数) で決定する。尚mは1次ECCのエラー訂正範囲である
符号長(バイト)、つまり1次ECCのコードワード長
を示す。
Determine as n=kXm (where: an integer). Note that m indicates the code length (bytes) that is the error correction range of the primary ECC, that is, the code word length of the primary ECC.

次に上記要領で作成記録されたデータフォーマットの読
取り時のエラー訂正方法を説明する。
Next, an error correction method when reading the data format created and recorded in the above manner will be explained.

尚本実施例では、に=l、m=6バイトとし。In this embodiment, ni=l and m=6 bytes.

1つのデータブロックの構成例を第1図(D)に示す。An example of the configuration of one data block is shown in FIG. 1(D).

図中の1田丸はバイト単位のデータ、2重丸は1次FC
C(各コードワードにつき2ハイド)。
In the figure, the first circle is data in byte units, and the double circle is primary FC.
C (2 hides for each codeword).

3重丸は2次ECCをそれぞれ示し、斜線をした1田丸
はエラーが発生しているデータを示す。
Triple circles indicate secondary ECC, and diagonally shaded single circles indicate data in which an error has occurred.

1次ECGのエラー訂正範囲は点線で接続したデータ列
であり、2次F、ccのエラー訂正範囲は実線で接続し
たデータ列である。
The error correction range of the primary ECG is a data string connected with a dotted line, and the error correction range of the secondary F and cc is a data string connected with a solid line.

今、セクション(1)に1f固、セクション(2)〜(
4)に2個づつのデータエラーが発生している状況で、
まずセクション(1)のデータから順番に読取り、読取
ったデータが復調回路6に人力され、復調したデータが
リードデータバッファ7とECC2復号回路8に出力さ
れる。
Now, section (1) is fixed at 1f, section (2) ~ (
In the situation where two data errors occur in 4),
First, the data in section (1) is read in order, the read data is manually input to the demodulation circuit 6, and the demodulated data is output to the read data buffer 7 and the ECC2 decoding circuit 8.

ECC2復号回路8は後間したデータを復号演算し。The ECC2 decoding circuit 8 performs a decoding operation on the subsequent data.

コードワード■〜■のデータにエラーが発生しているこ
とを検出する。尚リードデータバッファ7に1つのデー
タブロックの全データを出力したら。
Detects that an error has occurred in the data of codewords ■ to ■. Incidentally, if all data of one data block is output to the read data buffer 7.

ECC2復号回路8は訂正動作を開始する。The ECC2 decoding circuit 8 starts a correction operation.

ECC2復号回路8はコードツー10列のエラーデータ
位置を計算し、訂正データとエラー位置はり−ドデーク
バッファ7に出力し、更にコードワード0〜0列のデー
タにエラーが発生している旨の情報(ポインタ情報)を
ECCl復号回路9に出力する。
The ECC2 decoding circuit 8 calculates the error data position of the code word 10 column, outputs the corrected data and the error position to the decode buffer 7, and also outputs a message indicating that an error has occurred in the data of the code word 0 to 0 columns. The information (pointer information) is output to the ECCl decoding circuit 9.

ECCZ復号回路8の訂正動作が終了すると、リードデ
ータバッファ7のデータをデータバッファ10とEC,
C1復号回路9に出力する。この時、ECCl復号回路
9はコードワード(イ)、(ロ)、(ハ)。
When the correction operation of the ECCZ decoding circuit 8 is completed, the data in the read data buffer 7 is transferred to the data buffer 10 and the EC,
It is output to the C1 decoding circuit 9. At this time, the ECCl decoding circuit 9 outputs code words (a), (b), and (c).

(へ)のデータにエラーが発生していることを検出する
Detects that an error has occurred in the data of (to).

尚全データを出力したらECCl復号回路9は訂正動作
を開始する。又BCCI復号回路9はコードワード(ハ
)、(へ)列について順にエラーデータ位置を計算し、
訂正データとエラー位置はデータバッファ10に出力す
る。
Furthermore, after outputting all the data, the ECCl decoding circuit 9 starts the correction operation. In addition, the BCCI decoding circuit 9 sequentially calculates the error data position for the code word (c) and (f) columns,
The corrected data and error position are output to the data buffer 10.

次に、 ECC1復号回路9は前記ポインタ情報により
コードワード(イ)、(ロ)列のデータを順に二重消失
訂正動作により訂正データを計算し、訂正データとエラ
ー位置はデータバッファ10へ出力する。
Next, the ECC1 decoding circuit 9 uses the pointer information to sequentially calculate corrected data for the data in the code word (a) and (b) columns by double erasure correction operation, and outputs the corrected data and error position to the data buffer 10. .

以上により、セクション(2)〜(4)に2個づつ発生
したデータエラーとセクション(1)に1(Ii1発生
したデータエラーは1次ECC,2次ECCにて全て訂
正することが出来る。
As described above, two data errors occurring in each of sections (2) to (4) and one (Ii1) data error occurring in section (1) can all be corrected by the primary ECC and secondary ECC.

〔発明の効果〕〔Effect of the invention〕

以上のような本発明によれば、データエラー訂正能力が
一段と向上し、高品質のデータを再生することが出来る
と言う効果がある。
According to the present invention as described above, the data error correction ability is further improved and high quality data can be reproduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)は本発明に係る書込み回路の一実施例を示
すブロックダイヤグラム。 第1図(B)は本発明に係る読取り回路の一実施例を示
すブロックダイヤグラム。 第1図(C)は第1図(A)の書込み回路により媒体に
記録したデータフォーマント。 第1図(D)は本発明に係るエラー訂正状況説明図。 第2図(A)は従来方法で構成されるデータブロックの
媒体上でのデータフォーマント。 第2図(B)は第2図(A)のデータフォーマットのデ
ータ構成詳細図。 をそれぞれ示す。 図において。 1.10はデータバッファ、 2はECCl符号回路。 3はECC2符号回路。 4はライトデータバッファ。 5は変側回路、 6は復開回路。 7はリードデータバッファ。 8はECC2復号回路、 9はECCl復号回路。 をそれぞれ示す。 、90 ■ ■ ○ ■ シ S コ 。 、 8
FIG. 1(A) is a block diagram showing one embodiment of a write circuit according to the present invention. FIG. 1(B) is a block diagram showing one embodiment of a reading circuit according to the present invention. FIG. 1(C) shows a data formant recorded on a medium by the writing circuit of FIG. 1(A). FIG. 1(D) is an explanatory diagram of an error correction situation according to the present invention. FIG. 2(A) shows a data format on a medium of a data block constructed using a conventional method. FIG. 2(B) is a detailed diagram of the data structure of the data format of FIG. 2(A). are shown respectively. In fig. 1.10 is a data buffer, 2 is an ECCl code circuit. 3 is an ECC2 code circuit. 4 is a write data buffer. 5 is the change side circuit, 6 is the return circuit. 7 is a read data buffer. 8 is an ECC2 decoding circuit, 9 is an ECCl decoding circuit. are shown respectively. , 90 ■ ■ ○ ■ し す こ . , 8

Claims (1)

【特許請求の範囲】[Claims] 1つのものとして取扱うことが出来るデータの列からな
るデータブロックが複数のセクタ9ンに等分割され、前
記各セクション内にはデータの一部より生成した1次誤
り訂正符号と、データの一部と前記1次誤り訂正符号よ
り生成した2次誤り訂正符号とが構成要素となっている
データフォーマントにおいて、前記セクション数を前記
1次誤り訂正符号のエラー訂正範囲である符号長の整数
倍とすることを特徴とするデータフォーマット作成方法
A data block consisting of a string of data that can be handled as one is divided equally into a plurality of sectors, and each section contains a primary error correction code generated from a part of the data, and a part of the data. and a secondary error correction code generated from the primary error correction code, the number of sections is an integral multiple of the code length that is the error correction range of the primary error correction code. A data format creation method characterized by:
JP59116026A 1984-06-06 1984-06-06 Data format generating method Pending JPS60261076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59116026A JPS60261076A (en) 1984-06-06 1984-06-06 Data format generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59116026A JPS60261076A (en) 1984-06-06 1984-06-06 Data format generating method

Publications (1)

Publication Number Publication Date
JPS60261076A true JPS60261076A (en) 1985-12-24

Family

ID=14676932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59116026A Pending JPS60261076A (en) 1984-06-06 1984-06-06 Data format generating method

Country Status (1)

Country Link
JP (1) JPS60261076A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258059A2 (en) * 1986-08-27 1988-03-02 Sony Corporation Optical recording methods for sampled servo formats

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258059A2 (en) * 1986-08-27 1988-03-02 Sony Corporation Optical recording methods for sampled servo formats

Similar Documents

Publication Publication Date Title
KR0163566B1 (en) Error correction method
KR910000349B1 (en) Interleaving circuit
JP2605271B2 (en) Error correction and checking device
US6363511B1 (en) Device and method for decoding data streams from storage media
JP2920065B2 (en) Data recording method, recording apparatus, reproducing apparatus and reproducing method
JPS59165541A (en) Majority byte error correcting system
US4404676A (en) Partitioning method and apparatus using data-dependent boundary-marking code words
JPS62217468A (en) Method and device for recording and reproducing digital information
JP2005322394A (en) Device for encoding digital data, device for recording it to dvd, and its method
JPS6260174A (en) Data recording method
JP2007528566A (en) Error correction encoding method and apparatus, and error correction decoding method and apparatus
TW200419339A (en) Method for generating error detection codes
US4912695A (en) Method for recording information including error information on a disk
US7174496B2 (en) Error correction code block generating method and apparatus and optical storage medium containing error correction code block
JPS60261076A (en) Data format generating method
JP2605270B2 (en) Error correction and checking device
JPH02131625A (en) Error correction device
JPS62171324A (en) Data transmitting method
US7023784B2 (en) Encoding method for recording data on compack disk
JPH0344394B2 (en)
JPS63298777A (en) Correction system for error detection
Malhotra et al. A double error-correction scheme for peripheral systems
JP2517222B2 (en) Information disk recording / playback method
JPS6359220A (en) Error correcting method
JPS63298776A (en) Error correction processing system