JPS60258928A - Device and method for heating semiconductor wafer - Google Patents

Device and method for heating semiconductor wafer

Info

Publication number
JPS60258928A
JPS60258928A JP4024685A JP4024685A JPS60258928A JP S60258928 A JPS60258928 A JP S60258928A JP 4024685 A JP4024685 A JP 4024685A JP 4024685 A JP4024685 A JP 4024685A JP S60258928 A JPS60258928 A JP S60258928A
Authority
JP
Japan
Prior art keywords
wafer
heating
semiconductor wafer
kaleidoscope
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4024685A
Other languages
Japanese (ja)
Inventor
ロナルド・イー・シーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAMARATSUKU SAIENTEIFUITSUKU C
TAMARATSUKU SAIENTEIFUITSUKU CO Inc
Original Assignee
TAMARATSUKU SAIENTEIFUITSUKU C
TAMARATSUKU SAIENTEIFUITSUKU CO Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAMARATSUKU SAIENTEIFUITSUKU C, TAMARATSUKU SAIENTEIFUITSUKU CO Inc filed Critical TAMARATSUKU SAIENTEIFUITSUKU C
Publication of JPS60258928A publication Critical patent/JPS60258928A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体ウェーハの加熱装置および方法に関する
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor wafer heating apparatus and method.

本発明の装置と方法は、半導体ウェーハの様々な形態の
製造に関係して重要な役割を担っている。
The apparatus and method of the present invention play an important role in connection with the manufacturing of various forms of semiconductor wafers.

例えば、本発明の装置と方法は、ガラス不活性層(gl
ass passivation 1ayens )を
再び流動させて、シリサイド(5ilicid、es 
)を形成することができる。しかし、この用途に利用す
る本発明の方法は、主にイオン−インブラン+4導体ウ
ェーハを焼なまして、イオンインブラント処理によって
生じたストレスを取り除き、インブラントドウパント(
implant dopants )を完全に活性化し
、同相エピタキシャルを再成長させて損傷した結晶格子
構造を補修することができる。
For example, the apparatus and method of the present invention may include a glass inert layer (gl
Ass passivation 1ayens) is made to flow again and silicide (5ilicid, es
) can be formed. However, the method of the present invention utilized for this application primarily involves annealing the ion-in-blank+4 conductor wafer to remove the stress caused by the ion-implant process and to remove the stress caused by the ion-implant process.
The implant dopants) can be fully activated and in-phase epitaxial growth can be regrown to repair the damaged crystal lattice structure.

(従来の技術) 半導体材料(例えば、シリコン、ガリウムヒ素等)は、
高電圧を利用し半導体表面に向けてインブラントイオン
を加速する機械を使って、従来からドウパントインブラ
ント処理が行われてきた。
(Prior art) Semiconductor materials (e.g. silicon, gallium arsenide, etc.)
Dopant implant processing has traditionally been performed using a machine that uses high voltage to accelerate implant ions toward the semiconductor surface.

ドウバントの貫入量は、ドウバントイオンの加速電圧の
大きさにより決定され、例えば0.2ミクロンである。
The amount of doubant penetration is determined by the magnitude of the accelerating voltage of the doubant ions, and is, for example, 0.2 microns.

イオンインブラント処理の後に必要な焼きなましは、今
まで加熱溶融炉により行われてきた。こうした炉は、例
えば4インチ(10,16センチ)からフインチ(17
,78センチ)の直径と、例えば4フイート(122メ
ートル)から6フイー)(1,83メートル)の長さと
を備えた長い石英チューブである。加熱コイルがチュー
ブの廻りに巻き付けられており、−また炉盤は炉を通り
抜けている。各炉盤は、例えば30から40のウェーハ
を収容している。炉内温度は、所望のレベル、例えば1
0.00℃までゆっくりと上昇され、その後一定時間に
わたって温度を維持される。その後、ゆっくりとした冷
却時間が設けられている。
The annealing required after ion implant treatment has hitherto been performed in a heated melting furnace. Such furnaces range from 4 inches (10,16 cm) to 17 inches (17 cm), for example.
, 78 centimeters) and a length of, for example, 4 feet (122 meters) to 6 feet (1,83 meters). A heating coil is wrapped around the tube - and the hearth plate passes through the furnace. Each furnace plate accommodates, for example, 30 to 40 wafers. The temperature inside the furnace is adjusted to a desired level, e.g.
The temperature is slowly raised to 0.00°C and then maintained for a certain period of time. Thereafter, a slow cooling period is provided.

そうした炉内で焼きなまされる半導体ウェーハに必要な
時間は、一般的には30から60分である。
The time required for semiconductor wafers to be annealed in such a furnace is typically 30 to 60 minutes.

従来から、直径の大きな半導体ウェーハを急速に焼きな
ます(短時間の焼きなまし)ことについての強い要望が
あった。急速焼きなましについての様々な文献や多くの
特許明細書が発表され、また種々の試みもなされてきた
。急速焼きなまし作業においては、一般に、短時間のう
ちにウェーハを高温に加熱し、約1ないし2秒間にわた
ってウェーハを高温に維持している。できるだけ工程を
短縮することにより、インブラントイオンがバルク半導
体材料を拡散してしまうことがなく、また回路速度も最
大になる。第7図を参照する。図には、ある種の従来技
術の急速焼きなまし工程によって生じた拡散量が点線の
曲線によって図示されている。この曲線は、6インプラ
ント処理された場合°”の曲線に非常に近似しているこ
とがわかる。
Traditionally, there has been a strong desire to rapidly anneal large diameter semiconductor wafers (short time annealing). Various documents and many patent specifications have been published regarding rapid annealing, and various attempts have also been made. Rapid annealing operations typically involve heating the wafer to a high temperature for a short period of time and maintaining the wafer at high temperature for about 1 to 2 seconds. By shortening the process as much as possible, implant ions do not diffuse into the bulk semiconductor material and circuit speed is maximized. Please refer to FIG. In the figure, the amount of diffusion caused by certain prior art rapid annealing processes is illustrated by the dotted curve. It can be seen that this curve closely approximates the curve for the case of 6 implants.

直径の大きな半導体ウェーハの急速焼きなましを確実に
しかも経済性を満たして行なうことは非常に難しい。こ
の難しさは、ウェーハ自体の特性に主な原因がある。こ
うした特性の幾つかについて説明する。
It is extremely difficult to perform rapid annealing of large diameter semiconductor wafers reliably and economically. This difficulty is primarily due to the characteristics of the wafer itself. Some of these characteristics will be explained.

ウェーハの直径は、4インチ(10,160)、5イン
チ(12,7m )または6インチ(15,24cm 
) hす、一般的には0.5ミリメートル程度の厚みが
ある。直径に比べて厚みが非常に簿いため、ウェーハの
一部の領域に伝わった熱が速やかに他の領域に熱伝導さ
れない。そして、以下に述べるようにこうしたウェーハ
の一部の領域から他の領域へ熱伝導されないで、ウェー
ハからほとんど輻射して逃げてしまう。
The diameter of the wafer is 4 inches (10,160), 5 inches (12,7 m) or 6 inches (15,24 cm).
) Generally, the thickness is about 0.5 mm. Because the thickness is very small compared to the diameter, heat transferred to some areas of the wafer is not quickly transferred to other areas. As described below, heat is not conducted from some regions of the wafer to other regions, and most of the heat radiates away from the wafer.

ウェーハのサイズにより、またシリコンの平均的な比熱
がダラム当たり1.0ジユールであるため、シリコンウ
ェーハな数秒間にわたって1000−1200℃に加熱
するにはかなシなエネルギが必要である。0.5ミリメ
ートル厚の標準的なウェーハの場合、1200℃の温度
に昇温するには1平方センチメートル当たり145ジユ
ールを必要とする。1200℃の温度では、ウェーハの
全面から(輻射率を07とする場合)18ワツ) / 
crl ’i輻射(損失)する。従って、例えば4イン
チ(1016crn)の直径のウェーッ飄は、1200
℃の時には全体的に2.8キロワツトの熱を輻射してし
まう。ウェーハを1200℃に維持するには、ウェーハ
の一方の側が36ワツ) / CJ tit連続的に吸
収する必要があり、また両側を加熱する場合には187
ツ) / Caの熱を連続的に吸収する必要がある。
Due to the size of the wafer and because the average specific heat of silicon is 1.0 joules per duram, fleeting energy is required to heat a silicon wafer to 1000-1200° C. for a few seconds. For a standard 0.5 mm thick wafer, heating to a temperature of 1200° C. requires 145 joules per square centimeter. At a temperature of 1200℃, from the entire surface of the wafer (assuming the emissivity is 07) 18W) /
crl 'i radiation (loss). Thus, for example, a 4 inch (1016 crn) diameter wedge is 1200 crn.
When the temperature is ℃, 2.8 kilowatts of heat is radiated as a whole. To maintain the wafer at 1200°C, one side of the wafer must absorb 36 W/CJ tit continuously, and 187 W/CJ tit if heated on both sides.
TS) / It is necessary to continuously absorb the heat of Ca.

次に、半導体材料の光学特性について説明する。Next, optical properties of semiconductor materials will be explained.

はとんどの半導体材料は、0.3から40ミクロンの波
長域で非常に高い反射率(3,0ないし4.0)を備え
ている。この事は、半導体材料が入射した放射線の30
から40パーセントを反射することを意味している。こ
の反射率は、例えばガラスの場合よりも数倍太きい。反
射量も多いが、比較的、 冷えている場合でも、ウェー
ッ・から多量の熱が輻射放熱される。1.1から8ミク
ロンの範囲の入射放射線のうち、40から50パーセン
トのものが500−600℃より低い温度の下でウェー
ハを通じて伝達される。従って、高温ウェーハは多量の
熱を輻射し、反射しそして伝達している。
Most semiconductor materials have a very high reflectivity (3.0 to 4.0) in the wavelength range of 0.3 to 40 microns. This means that 30% of the radiation incident on the semiconductor material
This means that 40% of the light is reflected. This reflectance is several times higher than that of glass, for example. Although there is a large amount of reflection, a large amount of heat is radiated from the water even when it is relatively cold. Of the incident radiation in the range of 1.1 to 8 microns, 40 to 50 percent is transmitted through the wafer at temperatures below 500-600°C. Therefore, hot wafers radiate, reflect, and transmit large amounts of heat.

また、ウェーハには激しい熱と物理的な応力に晒される
と、必要な平坦さを保てないで簡単に曲がってしまう特
性がある。さらに、ウェーハの各所が熱衝撃によって波
状変形してしまうことがある。
Additionally, wafers have the property that when exposed to intense heat and physical stress, they cannot maintain the necessary flatness and can easily bend. Furthermore, various parts of the wafer may be deformed into waves due to thermal shock.

他の重要な特徴に、比較的長時間の°゛急速焼きなまし
”1によれば、不均一加熱、すなわちウェーハの各所に
伝達される放射エネルギの量が一定しないことに原因し
た、都合の悪い影響を少なくできることがある。しかし
、そうした比較的長時間の”急速焼きなまし″は好まし
くない。1回の製造時間が長くなり、ドウパントの下向
きの拡散量が増え、従って、回路速度が低下してしまう
Another important feature is that relatively long periods of rapid annealing can have adverse effects due to non-uniform heating, i.e. the uneven amount of radiant energy transferred to different parts of the wafer. However, such relatively long "rapid annealing" periods are undesirable; they lengthen the fabrication time, increase the amount of downward diffusion of the dopant, and thus reduce circuit speed.

急速焼きなましの問題点に対し、従来技術はそうした問
題点を解消する試みを行なってきた。このことについて
は、2つの文献に詳しく説明されている。最近のものに
、PieterS 、Burggraaf(Semic
onductor International、 1
983年12月号、69−74頁)による″1983年
版、急速ウェーハ加熱技術の現状”がある。それより少
し前の文献に、T、0. Sedgwiclc (Jo
urnalof the Electrochemic
al 5ociety : 5o11d−8tate 
5cience and Techonology、 
1983年2月号、484−493頁)による”短時間
焼きなまし”がある。これら両方の文献を本明細書では
引用例として用いている。
In response to the problems of rapid annealing, attempts have been made in the prior art to solve these problems. This is explained in detail in two documents. Recent ones include PieterS, Burggraaf (Semic
onductor International, 1
December 1983 issue, pp. 69-74), ``1983 Edition, Current Status of Rapid Wafer Heating Technology.'' In a slightly earlier document, T, 0. Sedgwiclc (Jo
urnalof the Electrochemical
al 5ociety: 5o11d-8tate
5science and technology,
There is a "short-time annealing" according to (February 1983 issue, pp. 484-493). Both of these documents are used herein as examples of citation.

Burggraaf氏の文献では、均一加熱がいかに重
要かを強調している。(70頁で)主張していることは
次の通やである。Fウェーハ温度を均一にすることは、
販売業者が製造システムを設計する際に検討する必要の
ある最も重要な課題である。
Burggraaf's article emphasizes the importance of uniform heating. The argument (on page 70) is as follows. To make the F wafer temperature uniform,
This is the most important issue that distributors need to consider when designing their manufacturing systems.

急速ウェーハ加熱におけるウェーハ温度の均一性は、高
温時に生じるスリップ(結晶転位)とウェーハの歪みを
最小限度に抑える上で重要である。
Wafer temperature uniformity during rapid wafer heating is important to minimize slip (crystalline dislocation) and wafer distortion that occur at high temperatures.

また、ウェーハ温度の均一性は、ドウパント活性処理(
dopant −activation )とジャンク
ション深さく Junction −depth )の
均一性に影響している。均一加熱は、実用面から見て、
急速ウェーハ加熱用の製造工具を製作する上で重要な課
題である。・・・・・・ウェーッ・温度を均一にするに
は、放射線の領域を非常に均一にする必要がある。」引
用した文献の解説の中にはジャンクション深さの均一性
に関連して、次の事が強調されている。
Additionally, wafer temperature uniformity can be improved by dopant activation treatment (
This affects the uniformity of dopant activation) and junction depth. From a practical point of view, uniform heating is
This is an important issue in creating manufacturing tools for rapid wafer heating. .....To make the temperature uniform, it is necessary to make the radiation area very uniform. In the commentary of the cited literature, the following points are emphasized in relation to the uniformity of junction depth:

ウェーハを数百のエレメントに切り離すため、これらエ
レメントのすべてを均質にすることが重要である。温度
の不均一さに原因したジャンクション深さの違いは、実
施可能な生産ラインに急速焼きなまし工程を加える上で
不利な要因の1つである。
Since the wafer is cut into hundreds of elements, it is important that all of these elements are homogeneous. Differences in junction depth due to temperature non-uniformity are one of the disadvantages of adding a rapid annealing step to a viable production line.

前に引用したSedgwick氏の文献ではインブラン
トイオンを活性化し各種の点欠陥(pointdefe
at日)を取り除くには、できるだけ高温で操作する必
要のあることを示摘している。出願人の見解は、多くの
高温作業は温度に関しては適切であるが、わずかの局部
しか加熱できないスキャニングレーザビームを使用して
おり、歪み、スリップ、波状変形および他の欠陥を起こ
している。
In the literature by Mr. Sedgwick cited earlier, imbunt ions are activated and various point defects are detected.
It is shown that in order to remove the at-day), it is necessary to operate at as high a temperature as possible. Applicants' view is that many high-temperature operations use scanning laser beams that, while adequate in terms of temperature, can heat only a few localized areas, causing distortion, slip, waviness, and other defects.

実施可能な急速焼な捷しに関連した他の主要な要件に、
(例えば) Bu、rggraaf氏の文献(70頁)
で言及されているウェーハの汚染がある。この汚染を防
ぐために、ウェーハに接触して汚染することなく、当該
ウェーハを800−1100℃(捷たけそれ以上)に急
速に加熱することが重要である。従って、例えば高温に
予熱したプレートを使用することは明らかに好ましくな
い。プレートの材料がウェーハを前記温度範囲に昇温さ
せてしまうためである。
Other key requirements related to a viable rapid-burning process include:
(For example) Bu, rggraaf's literature (70 pages)
There is wafer contamination mentioned in . To prevent this contamination, it is important to rapidly heat the wafer to 800-1100° C. (above breaking point) without contacting and contaminating the wafer. It is therefore clearly undesirable, for example, to use plates preheated to high temperatures. This is because the material of the plate raises the temperature of the wafer to the above temperature range.

急速焼きなまし装置を普及型の生産ラインに使 □用で
きるか否かについては、装置の価格、操作およびメイン
テナンスに要する経費とその難易度が非常に重要な要件
である。効率のよいこと、単純であること、比較的コン
パクトであること、丈夫であること、メインテナンスが
簡単なこと等が生産ラインの運転のためには特に重要で
ある。
The price of the equipment, the cost of operation and maintenance, and the degree of difficulty are very important factors in determining whether rapid annealing equipment can be used in a widespread production line. Efficiency, simplicity, relative compactness, robustness, ease of maintenance, etc. are particularly important for production line operation.

ウェーハ加熱に関連して使用する用語についての定義 基本的には、ウェーハを加熱する3つの方法がある。Definitions of terms used in connection with wafer heating There are basically three ways to heat the wafer.

(a) 断熱加熱(Adiabatic)−・・エネル
ギは、1O−100XIO秒の非常に短かい時間にわた
ってパルス発光エネルギ源(レーザ、イオンビーム、エ
レクトロンビーム)から供給される。この高密度で短時
間のエネルギは、半導体の表面を1ないし2ミクロンの
深さまで溶融する。
(a) Adiabatic heating (Adiabatic) - Energy is supplied from a pulsed emitting energy source (laser, ion beam, electron beam) over a very short time period of 10-100XIO seconds. This high-density, short-duration energy melts the surface of the semiconductor to a depth of 1 to 2 microns.

(b) 熱線束加熱(Thermal flux ) 
・xネルギは、5X10’ないし2 X 10−”秒に
わたって供給される。熱線束加熱により、ウェーハの表
面から下側に2ミクロン以上にわたって実質的な温度勾
配を作り出すが、ウェーハの厚み全体にわたって均一加
熱することはない。
(b) Thermal flux heating
x energy is delivered for 5 x 10' to 2 x 10-'' seconds. The thermal flux heating creates a substantial temperature gradient over 2 microns from the surface of the wafer down, but uniformly throughout the thickness of the wafer. It never heats up.

(C)等温加熱(工5othθrmal )・・・エネ
ルギが1−100秒にわたって加えられて、ウェーハの
所望の区域で当該ウェーハの厚み全体にわたってほぼ均
一に温度を上昇させる。
(C) Isothermal heating (5othθrmal) - Energy is applied over a period of 1-100 seconds to raise the temperature substantially uniformly throughout the thickness of the wafer in the desired area of the wafer.

等温加熱、熱線束加熱および断熱加熱の想定図について
、本件出願の第6図に説明がなされている。これら曲線
は正確なスケールを持って図示されたものではない。断
熱加熱曲線の上端の平らな区域はシリコンの溶融点14
10℃の位置にある。
A hypothetical diagram of isothermal heating, heat beam heating, and adiabatic heating is explained in FIG. 6 of the present application. These curves are not drawn to scale. The flat area at the top of the adiabatic heating curve is the melting point of silicon, 14
It is located at 10°C.

ウェーハの上層の2ミクロンまでを溶かすのには溶融潜
熱が必要なためである。
This is because latent heat of fusion is required to melt up to 2 microns of the upper layer of the wafer.

(発明の要約) 本発明は、スペクトルの可視および赤外域の熱放射線に
よシ、半導体ウェーハの急速加熱を行うことのできる実
用的で、経済的でしかも効率のよい装置と方法を提供す
ることにある。特に重要な点は、処理するウェーハに向
けた放射源(タングステンハロゲンランプ、キセノンア
ーク、クリプトンアープ、水銀アーク、無電極無線周波
発振源等)を光学的に組み合わせたことにある。この光
学的な組み合わせは、ウェーハ表面の配置される標的面
の放射線密度がほぼ均一になり、その結果ウェーハを横
切ってはつきシとした温度勾配が生じないようにしてい
る。
SUMMARY OF THE INVENTION The present invention provides a practical, economical, and efficient apparatus and method for rapidly heating semiconductor wafers using thermal radiation in the visible and infrared regions of the spectrum. It is in. Of particular importance is the optical combination of radiation sources (tungsten halogen lamps, xenon arcs, krypton arcs, mercury arcs, electrodeless radio frequency sources, etc.) directed toward the wafer being processed. This optical combination ensures that the radiation density at the target surface on the wafer surface is approximately uniform, resulting in no steep temperature gradients across the wafer.

本発明の一形態によれば、集光端体を当該罐体内に配置
した放射源に組み合せて使用し、放射源と半導体ウェー
ハとを対の関係に配置するようになっている。非常に好
ましい形態では、集光端体が放射源を収容した反射集光
力レイドスコープから成っている。これらの組み合わせ
により、高速で、効率よく、経済的でしかも商業的な手
法で、放射線束を標的面の位置でほぼ均一にすることが
できる。
According to one form of the present invention, a light collecting end is used in combination with a radiation source disposed within the housing, and the radiation source and the semiconductor wafer are arranged in a paired relationship. In a highly preferred embodiment, the collection endpiece consists of a reflective collection power raidoscope containing a radiation source. These combinations provide a fast, efficient, economical, and commercial method for substantially uniformizing the radiation flux at the target surface.

本発明の他の形態によれば、集光端体の延長部が、放射
源から遠ざけてウェーハの側部に設けられ、ウェーハを
通シ抜けるかまたはウェーハの廻りを通シ抜け、そして
ウェーハから輻射した放射エネルギのかなシ量が均一に
反射してウェーハに戻る機能を果たしている。
According to another aspect of the invention, an extension of the condensing end is provided on the side of the wafer away from the radiation source and extends through or around the wafer and away from the wafer. The function is that a small amount of the radiant energy is reflected uniformly and returned to the wafer.

別の重要な実施例では、同一または異った放射源がカレ
イドスコープの延長部に設けられている。
In another important embodiment, the same or different radiation sources are provided in the extension of the kaleidoscope.

何れの場合でも、半導体ウェーハの両側に実質的に均一
な(直接向けられ且つ反射される)熱源が設けられてい
る。
In either case, a substantially uniform (directly directed and reflected) heat source is provided on both sides of the semiconductor wafer.

スキャニングレーザを必要とはしないが、1つの放射源
としてのレーザの使用を除外するものではない。ここで
いう熱源は、ウェーハ表面全面にレーザビームを均一に
配分する集光装置に組み合わされる大型レーザである。
A scanning laser is not required, but does not preclude the use of a laser as a radiation source. The heat source here is a large laser combined with a concentrator that evenly distributes the laser beam over the entire wafer surface.

さらに、焼きなましまたはその他の目的のために、制御
された環境のもとてウェーハ乞はぼ自動的に加熱するシ
ステムについて説明する。
Additionally, a system is described for automatically heating wafers in a controlled environment for annealing or other purposes.

本発明は、均一な等温加熱と熱線加熱との組み合わせに
も関係している。例えば、等温加熱は、光学系空所内に
配置した連続波(CW)放射源によって行われる。ラン
プの出力を制御して、温度上昇速度を毎秒当たり約20
0ないし約500℃(あるいはそれ以上)にしている。
The invention also relates to the combination of uniform isothermal heating and hot wire heating. For example, isothermal heating is performed by a continuous wave (CW) radiation source placed within the optical cavity. By controlling the lamp output, the temperature rise rate is approximately 20° per second.
The temperature is from 0 to about 500°C (or higher).

シリコンのウェーハが約800−1100℃の範囲の所
定温度に達すると、第2の放射源、すなわち、高出力パ
ルス発光ランプが点燈され、シリコンウェーハの表面温
度を1200−1400℃(またはそれ以上)に速やか
に昇温する。従って、ウェーハの表面は焼きなまされ欠
陥が取り除かれる。
Once the silicon wafer reaches a predetermined temperature in the range of approximately 800-1100°C, a second radiation source, a high power pulsed emitting lamp, is turned on to increase the surface temperature of the silicon wafer to 1200-1400°C (or higher). ). The surface of the wafer is therefore annealed and freed of defects.

前段で述べた方法により、ウェーッ・に接触せず) 1
えつ、−7、ケラ染すうゎユ性、よ、つ、−7、を急速
に加熱し焼きな捷しすることができる。
By using the method described in the previous step, without contacting the wet surface) 1
It is possible to quickly heat and heat up the dyeing process.

急速な加熱と均一な光学的な組み合わせは、同一の集光
光学系空所に複数のハロゲンランプと高出力(パルス発
光)ランプとを設置し、半導体材料を等温加熱と熱線加
熱とで組み合わせ加熱することによって得られる。熱線
加熱が加えられて表面温度を1200−1400℃に昇
温させる以前に、先づ、ウェーハ温度を800−140
0℃に昇温する組み合わせ加熱法により、非常に急速な
焼きなましに原因した内部応力の発生を充分に抑えられ
る。前述の方法によって行われる非常に急速な焼きなま
しのため、ドウバントの拡散をできるだけ少なくした状
態で固相はエピタキシャル再成長する。
Rapid heating and uniform optical combination can be achieved by installing multiple halogen lamps and high-power (pulsed emission) lamps in the same condensing optical system cavity, and heating the semiconductor material using a combination of isothermal heating and hot wire heating. obtained by doing. Before applying hot wire heating to raise the surface temperature to 1200-1400°C, the wafer temperature was first raised to 800-140°C.
The combined heating method, which raises the temperature to 0° C., significantly suppresses the development of internal stresses caused by very rapid annealing. Due to the very rapid annealing performed by the method described above, the solid phase is epitaxially regrown with as little diffusion of doubants as possible.

本発明の他の重要な形態は、ランプの構成、冷却並びに
温度制御についてである。
Other important aspects of the invention concern lamp construction, cooling and temperature control.

この10年来周知の従来技術では、集光鏝体の入口に光
または他の放射熱源を不均一に向げてワーク・ピースの
加熱を行っていた。集光鏝体の作用により、光は出口端
に到達する捷でに比較的均一にされる。そうした光罐体
のある形式のものは、゛当該光罐体の内面に全体的また
は部分的に乱反射する表面を用いている。
Prior art, known for the past decade, heats the workpiece by non-uniformly directing light or other radiant heat sources at the entrance of a concentrator trowel. Due to the action of the condenser, the light is made relatively uniform before it reaches the exit end. Some types of such light enclosures employ diffusely reflecting surfaces, either wholly or partially, on the interior surface of the light enclosure.

前述した従来技術で用いられている第2の形式の集光鏝
体は、゛°カレイドスコープ″と呼ばれている。この第
2の形式の集光鏝体は、均一な温度が得られまた効率の
よいことから特に好ましい。
The second type of condenser used in the prior art described above is called a "kaleidoscope".This second type of condenser can provide a uniform temperature and This is particularly preferred because of its high efficiency.

この集光鏝体は、所定の断面形状にされた反射率の高い
(少なくとも主要な)非乱反射内壁を備えている。これ
ら集光鏝体の形状には、正方形、正六角形、正三角形お
よび矩形が含まれている。
This condensing rod has a non-diffuse reflective inner wall (at least the main one) having a high reflectance and having a predetermined cross-sectional shape. The shapes of these condensing rods include squares, regular hexagons, regular triangles, and rectangles.

本明細書と特許請求の範囲で使用した用語°′カレイド
スコープ″は、比較的均一な放射線束を標的面に集める
ようになった反射集光罐体を意味している。この作用は
、集光鏝体の平らな非乱反射内壁によシ、入射放射エネ
ルギの多重反射が生じ標的面をエネルギで覆うことによ
る。多くの例では、カレイドスコープには漸進的にテー
パをつけることができる(例えば正方形断面を備えた截
頭ピラミッド形がある。) 本発明によれば、出願人は、新規な方法で集光鏝体、特
に好ましくはカレイドスコープを使用し1ている。この
新規な方法は、直径の大きな半導体ウェーハの処理にお
いて重要な役割を果している。
As used herein and in the claims, the term 'kaleidoscope' refers to a reflective collection enclosure adapted to focus a relatively uniform radiation flux onto a target surface. The flat, non-diffuse reflective interior walls of the optical cone cause multiple reflections of the incident radiation energy to cover the target surface with energy. In many instances, the kaleidoscope can be progressively tapered (e.g. According to the invention, the applicant uses a condensing mortar, particularly preferably a kaleidoscope, in a novel way.The novel method comprises: It plays an important role in processing large diameter semiconductor wafers.

本発明の1つの形態によれば、放射線束を外部から集光
罐体内に送り込んではいないが、集光罐体自体の内部、
特に好ましくは集光鏝体の一方の端部に近接して乱′放
射源を設置している。そうした集光鏝体の端部は閉じて
あり、また高い反射率を持つように内面コーティングさ
れている。内部に乱放射源を設置することにより放射線
はすべての方向に流れ、放射源から距離をおいて配置さ
れている標的面に向けて反射される。前述した本発明の
構成によれば、標的面の位置で温度を所定のレベルに維
持できる非常にコンパクトで効率のよい装置が得られる
According to one form of the invention, the radiation flux is not sent into the condensing housing from the outside, but inside the concentrating housing itself.
Particularly preferably, a scattering radiation source is installed close to one end of the condensing rod. The ends of such focusing trowels are closed and the interior surface is coated to have a high reflectivity. By installing an internal diffuse radiation source, radiation flows in all directions and is reflected towards a target surface located at a distance from the radiation source. The configuration of the invention described above provides a very compact and efficient device capable of maintaining the temperature at a predetermined level at the target surface.

本発明の他の形態によれば、半導体ウェーハは、集光鏝
体の長さに沿って放射源からかなり離れた位置にある所
望の地点に配置され、標的面を横切って、すなわちウェ
ーッ・の全面にわたって放射線束がほぼ均一になるよう
にしている。例えば、工ツジ効果をなくし高い効率を達
成するといった大きな利点を得ることができる。この場
合、ウェーハは出口端に配置されておらず、壁すべてが
反射するほぼ完全に取り囲まれた光学系空所内に配置さ
れている。すなわち、両側の端壁はカレイドスコープの
側壁と組み合わさって、完全に囲まれた光学系空所を形
成している。この光学系空所は、半導体ウェー・・を均
一に加熱する重要な役割を果している。
According to another form of the invention, the semiconductor wafer is placed at a desired point along the length of the condensing iron at a considerable distance from the radiation source, and across the target plane, i.e. across the wafer. The radiation flux is made to be almost uniform over the entire surface. For example, significant advantages can be obtained, such as eliminating the artefact effect and achieving high efficiency. In this case, the wafer is not placed at the exit end, but in an almost completely enclosed optical cavity where all walls are reflective. That is, both end walls combine with the side walls of the kaleidoscope to form a completely enclosed optical cavity. This optical system cavity plays an important role in uniformly heating the semiconductor wafer.

集光端体の直径、すなわち細長い光学系空所の直径は、
半導体ウェーハの直径に応じて必要な大きさにすること
ができる。従って、例えば4インチ(10,16cm 
)の直径を持つウェーッ・は、4.5インチ(11,4
3crn)の内径を持つカレイドスコープ内で処理する
ことができる。他方、6インチ(15,24crn)の
直径を持つウェーッ1は、好ましくは約7インチ(17
,78cm )の内径を持つカレイドスコープ内で処理
することができろ。
The diameter of the condensing end body, that is, the diameter of the elongated optical system cavity, is
The size can be adjusted as required depending on the diameter of the semiconductor wafer. Therefore, for example, 4 inches (10,16 cm)
) diameter is 4.5 inches (11,4 inches).
It can be processed in a kaleidoscope with an internal diameter of 3 crn). On the other hand, the wafer 1 with a diameter of 6 inches (15,24 crn) preferably has a diameter of about 7 inches (17
, 78 cm ) within a kaleidoscope.

(実施例) 以下、本発明の実施例について図面を参照して詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1の実施例が、第1図から第3図および第8図に示さ
れている。この実施例は、少なくとも低密度インブラン
ト、すなわち5×10 イオン/ct&までのインブラ
ント密度を持つ半導体ウェーッ・用に適している。−第
4図と第9図に関連して以下に説明する第2の実施例は
、少なくとも現時点において、高密度インブラントすな
わちlXl0”イオン/dより大きいインブラント密度
を持つ半導体ウェーハ用に適している。
A first embodiment is shown in FIGS. 1-3 and 8. This embodiment is suitable for semiconductor wafers with at least low density implants, i.e. with implant densities up to 5x10 ions/ct&. - The second embodiment described below in connection with FIGS. 4 and 9 is suitable, at least at present, for semiconductor wafers with high density implants, i.e. with an implant density greater than lXl0" ions/d. There is.

第1図から第3図を参照する。カレイドスコープ(Ka
lθ1doscope )形式の集光端体が参照番号1
0で示されている。図示した形式では、この集光端体は
4枚の金属壁11から構成されている。
Please refer to FIGS. 1 to 3. Kaleidoscope (Ka
lθ1doscope) type light collecting end is reference number 1.
It is indicated by 0. In the illustrated form, this condensing end body consists of four metal walls 11.

これら壁11は(例えば、アルミニウムからできており
)、互いに固定されて正方形(第3図)を形作っている
。内部に放射源を備えたパイプの端部、すなわち第1図
と第2図で見て上端は、(例えばアルミニウムでできた
)金属製の端壁12によって閉じられている。この端壁
12は、集光端体の縦軸に直交した平面内に横たわって
いる。
These walls 11 (for example made of aluminum) are fixed together to form a square (FIG. 3). The end of the pipe with the radiation source inside, ie the upper end as seen in FIGS. 1 and 2, is closed by a metal end wall 12 (for example made of aluminum). This end wall 12 lies in a plane perpendicular to the longitudinal axis of the collector end.

壁11と12の内側表面は、使用された放射源から生ず
る放射物質に対し高い反射率を備えている。少なくとも
以下に詳しく説明する好ましい放射源のために、内側壁
の表面には金の非拡散コーティング13が付着されてい
る。このコーティング13は、磨かれた壁の表面に蒸着
されたものである。
The inner surfaces of walls 11 and 12 have a high reflectivity for the radiation originating from the radiation source used. A non-diffusive coating 13 of gold is deposited on the surface of the inner wall, at least for the preferred radiation source described in detail below. This coating 13 is deposited on the polished wall surface.

第1図と第2図に示すように、放射源14は、壁11と
12で形成された光学系空所16内に配置され、しかも
効率な最大限高めまた小型化するために、壁12に近接
して設けられている。連続波(CW )運転用の好まし
い放射源は、比較的接近して並べられたランプ17の列
またはバンクであり、空所16の端部をほぼ全体的に覆
い、すべての方向に光を放射している。好ましい放射源
の実施例では、平行なチューブ状ランプの複数の層を備
えている。前記ランプは各列ごとにづらされ、上部層か
ら下向きにカレイドスコープに向けて光が最大限届くよ
うになっている。好ましいランプは、石英ハロゲンラン
プである。ただし、アルゴン、キセノン、水銀等の他の
形式のCWクランプ使用できる。ランプは、カレイドス
コープの縦方向軸線に直交した平面内に配置されている
As shown in FIGS. 1 and 2, the radiation source 14 is arranged in an optical cavity 16 formed by walls 11 and 12, and in order to maximize efficiency and miniaturization, is located close to. The preferred radiation source for continuous wave (CW) operation is a row or bank of lamps 17 arranged relatively closely together, covering almost entirely the ends of the cavity 16 and emitting light in all directions. are doing. A preferred radiation source embodiment comprises multiple layers of parallel tubular lamps. The lamps are stacked in rows to maximize light from the upper layer downwards toward the kaleidoscope. A preferred lamp is a quartz halogen lamp. However, other types of CW clamps such as argon, xenon, mercury, etc. can be used. The lamp is arranged in a plane perpendicular to the longitudinal axis of the kaleidoscope.

処理される半導体ウェーッ・は参照番号18で示されて
いる。この半導体ウェーッ・は、カレイドスコープの縦
方向軸線に直交した標的面に配置されている。図示され
た半導体ウェーッ・は、カレイドスコープの壁11の下
部縁19の真下に位置している。
The semiconductor wafer being processed is designated by the reference numeral 18. This semiconductor wafer is placed in a target plane perpendicular to the longitudinal axis of the kaleidoscope. The illustrated semiconductor wafer is located directly below the lower edge 19 of the kaleidoscope wall 11.

図示した実施例では、半導体ウェーハ18の標的面は、
端壁12から当該ウェーッ・の直径の2倍以下の距離に
わたって離して配置されている。従って、カレイドスコ
ープの内側寸法がフインチ(17,78センチ)の場合
、半導体ウェーッ118は、例えば壁12から12イン
チ(30,48センチ)離すことができる。このように
、横縦比を2対1にすることができる。
In the illustrated embodiment, the target surface of semiconductor wafer 18 is
The wafer is spaced apart from the end wall 12 by a distance not more than twice the diameter of the wafer. Thus, if the inside dimensions of the kaleidoscope are finches (17.78 cm), the semiconductor wafer 118 may be spaced, for example, 12 inches (30.48 cm) from the wall 12. In this way, the aspect ratio can be set to 2:1.

比較的小さい横縦比であっても、半導体ウェーハ18の
前面にかかる光束は、数パーセントな越えない範囲、例
えば±2パーセントあるいはそれ以下の範囲で均一であ
る。
Even with a relatively small aspect ratio, the light flux applied to the front surface of the semiconductor wafer 18 is uniform within a range of not more than a few percent, for example, within a range of ±2 percent or less.

前述したように、本発明の装置の非常に重要でユニーク
な特徴は、(実用的で、効率的で、経済的である等の条
件を満たして)ウェーハ表面にほぼ均一な放射束強度を
作り出せることにある。こうした特徴は、ラングから照
射される(可視および赤外域の)放射線の多重反射によ
って得られる。
As mentioned above, a very important and unique feature of the apparatus of the present invention is that it can produce a nearly uniform radiant flux intensity on the wafer surface (while being practical, efficient, and economical). There is a particular thing. These characteristics are obtained by multiple reflections of radiation (in the visible and infrared range) emitted by the rung.

放射線はランプからすべての方向に発散している。Radiation emanates from the lamp in all directions.

垂直下向きに発散する放射線は、反射されないで、ウェ
ーハ表面に直接衝突する。他の放射線は壁10の間を前
後に反射し、そしてウェーハ表面に衝突する。残りの放
射線は端壁12から反射し、直接かまたは1つもしくは
1つ以上の壁11の間を反射した後にウェーハ表面に到
達する。
Radiation diverging vertically downward is not reflected and impinges directly on the wafer surface. Other radiation reflects back and forth between walls 10 and impinges on the wafer surface. The remaining radiation reflects from the end wall 12 and reaches the wafer surface either directly or after reflection between one or more walls 11.

一部の放射線、すなわちランプフィラメントの面に沿っ
て発散する放射線は、ウェーッ・に届くこ、) とは&
1.n、 1−70・そうL−7放射線tr):、7!
51yトの加熱を助ける有益なエネルギ保存作用を果た
している。
Some of the radiation, i.e. radiation that diverges along the plane of the lamp filament, reaches the surface of the lamp filament.
1. n, 1-70・So L-7 radiation tr):, 7!
It serves as a beneficial energy conserver to help heat the 51y.

半導体ウェーハ18は、図示したようにリング21によ
り保持されている。前記リング21は石英から作られて
おり、また半導体ウェーッ・の直径より実質的に大きい
直径を備えている。ウェーッ・よりも直径を大きくする
ことで、エツジ効果、すなわちウェーハの縁の温度が当
該ウェー71の他の部分の温度と異なるのを阻止してい
る。また、石英でできたハンドル22がリング21に連
結され、外部まで通り抜けている。石英でできた湾曲支
持エレメント24がリング21に取り付けられ、ウェー
ハ18の下側から上向きに湾曲して当該ウェーハを点接
触支持している。言い換えれば、リング21かも延びる
エレメント24の端部は、先が尖っていて上向きになっ
ているため、半導体ウェーハと石英との間の接触面を最
小限にすることができる。
The semiconductor wafer 18 is held by a ring 21 as shown. Said ring 21 is made of quartz and has a diameter substantially larger than the diameter of the semiconductor wafer. By making the diameter larger than the wafer 71, edge effects, ie, the temperature at the edge of the wafer differing from the temperature at the rest of the wafer 71, are prevented. Further, a handle 22 made of quartz is connected to the ring 21 and passes through to the outside. A curved support element 24 made of quartz is attached to the ring 21 and curves upward from the underside of the wafer 18 to provide point contact support for the wafer. In other words, the end of the element 24, which also extends from the ring 21, is pointed and directed upward, so that the contact surface between the semiconductor wafer and the quartz can be minimized.

半導体ウェーハ18の下側に何らかの空所域を置かない
ようにもできるが、そのようにする代わりに、カレイド
スコープの側壁11の下部縁19と同じ面内にウェーッ
・を置き、当該下部縁から下方の壁を省略することもで
きる。そうした構成をとる場合、バッフル、反射体等が
、ウェーハに接触させないで当該ウェーハに比較的接近
した状態でこのウェーハの廻りに設置される。このよう
な構造は、ある種の用途においてかなり有効に機能する
が、後述する構造のものが特に好ましい。
Although it is possible to avoid any void area on the underside of the semiconductor wafer 18, an alternative is to place the wafer in the same plane as the lower edge 19 of the side wall 11 of the kaleidoscope and to extend the wafer from that lower edge. The lower wall can also be omitted. In such a configuration, baffles, reflectors, etc. are placed around the wafer relatively close to, but not in contact with, the wafer. Although such structures function quite effectively in certain applications, the structures described below are particularly preferred.

符号29で示した第2の集光鏝体が、第1のカレイドス
コープ10と軸方向に接して取り付けられている。集光
鏝体29は、特に好ましくは、カレイドスコープ10と
断面寸法および形状が同一で、当該カレイドスコープ1
0と周囲も軸方向も整合したカレイドスコープである。
A second condensing piece designated by numeral 29 is attached in axial contact with the first kaleidoscope 10 . Particularly preferably, the condensing iron body 29 has the same cross-sectional size and shape as the kaleidoscope 10, and has the same cross-sectional size and shape as the kaleidoscope 10.
It is a kaleidoscope that is aligned both circumferentially and axially with 0.

従って、第2のカレイドスコープ29は、第1のカレイ
ドスコープ10と一緒になって長い一体のカレイドスコ
ープを形成するようになっている。このカレイドスコー
プ29は、中間の区域に半導体ウェーハ18を備えてい
る。カレイドスコープ29は、側壁12にそれぞれ対称
的に対応する、側壁31と端壁32を備えている。しか
し、端壁32は端壁12よりも半導体ウェーハ18に近
接しており非常に満足のいく結果が得られる。前述した
実施例ではカレイドスコープの直径がフインチ(17,
78センチ)あり、半導体ウェーッ・18は上部の端壁
12から12インチ(30,48センチ)離されている
。ウェーハ18から底の端壁32までの距離は、(例え
ば)約7インチ(約17.78センチ)である。従って
、半導体ウェーッ・18から下側の光学系空所領域の横
縦比は1である。
The second kaleidoscope 29 is therefore adapted to form a long, integral kaleidoscope together with the first kaleidoscope 10. This kaleidoscope 29 has a semiconductor wafer 18 in the middle area. The kaleidoscope 29 includes a side wall 31 and an end wall 32, each symmetrically corresponding to the side wall 12. However, end wall 32 is closer to semiconductor wafer 18 than end wall 12, and very satisfactory results are obtained. In the embodiment described above, the diameter of the kaleidoscope is a finch (17,
78 cm), and the semiconductor wafer 18 is spaced 12 inches (30.48 cm) from the top end wall 12. The distance from wafer 18 to bottom end wall 32 is (for example) about 7 inches. Therefore, the aspect ratio of the optical system void area below the semiconductor wafer 18 is 1.

半導体ウェーハ18から下側の光学系空所の部分の距離
は、前述したように短かくすることができる。光学系空
所内にあるすべての反射光が2つの経路、すなわち端壁
32に向かうものとこの端壁からはね返る2つの経路を
形成するからである。
The distance from the semiconductor wafer 18 to the lower optical system cavity can be shortened as described above. This is because any reflected light within the optical cavity forms two paths: one toward the end wall 32 and one back from this end wall.

端壁32に拡散反射用のコーティングを付着することで
、前記距離をさらに短かくすることもできる。
The distance can be further reduced by applying a diffusely reflective coating to the end wall 32.

放射源14を発光させた直後であるため、半導体ウェー
ハ18が比較的冷えている時には、放射エネルギのほと
んどが前述したようにウェーッ・を通り抜けて伝達され
る。しかも、エネルギの多くは、半導体ウェーハの縁の
廻り、特に第3図に示すコーナーの領域を通り抜ける。
When the semiconductor wafer 18 is relatively cool, having just been energized by the radiation source 14, most of the radiant energy is transmitted through the wafer as described above. Moreover, much of the energy passes around the edges of the semiconductor wafer, particularly in the corner regions shown in FIG.

半導体ウェーハが暖かくなると、この半導体ウェーハは
輻射黒体となり、半導体ウェーハ18より下側の光学系
空所の部分に向けてエネルギを下向きに輻射する。
As the semiconductor wafer becomes warmer, it becomes a radiant black body and radiates energy downward to the portion of the optical system cavity below the semiconductor wafer 18.

半導体ウェーハを通り一!たその廻Vを通り抜け、また
ウェーハが暖かくなった後に当該ウェーハから輻射する
多量のエネルギは、壁31と32のコーティング33に
よって反射される。このため、何回かの反射の後、エネ
ルギは標的面に向かって上向きに進み、半導体ウェーハ
18の底面にほぼ均一な状態に衝突するようになる。従
って、半導体ウェーハ18は、図示の実施例では単一の
放射源14を使用しているけれども、両側から急速に加
熱される。
All through semiconductor wafers! Much of the energy passing through the wafer V and radiating from the wafer after it has warmed up is reflected by the coating 33 on the walls 31 and 32. Therefore, after several reflections, the energy travels upward toward the target surface and impinges on the bottom surface of the semiconductor wafer 18 in a substantially uniform manner. The semiconductor wafer 18 is therefore rapidly heated from both sides, although in the illustrated embodiment a single radiation source 14 is used.

エツジ効果、すなわちウェーハの縁部分と当該ウェーハ
の中央部分との間に実質的な温度差が生じないことが、
本発明の主な特徴である。加熱はウェーハ全面にわたっ
てほぼ均一に行なわれる。
The edge effect, that is, the absence of a substantial temperature difference between the edge of a wafer and the center of the wafer,
These are the main features of the invention. Heating is performed substantially uniformly over the entire surface of the wafer.

また、ウェーッ・と実際に接触する部分が、石英ででき
た支持エレメントの尖った先端であるため汚染されるこ
とがない。以下に説明するように、調質空気、また必要
に応じて真空状態がウェーッ・の廻りに施されているた
め、ウェーッ・の酸化が防止され、またそれ以外にも好
ましい結果が得られる。
Furthermore, since the part that actually comes into contact with the wafer is the sharp tip of the support element made of quartz, it is not contaminated. As will be explained below, the conditioned air and, if necessary, the vacuum applied around the wafer prevents oxidation of the wafer and provides other favorable results.

底壁32に隣接して、第1の列14の場合と同じように
半導体ウェーッ・18から同じ距離を置いて、第2のラ
ンプ170列または他の放射熱源14を設置しても同じ
効果が得られる。そうした構成では、半導体ウェー/−
18は両側から均一に照射を受ける。何れの例において
も、1つの放射。
Adjacent to the bottom wall 32 and at the same distance from the semiconductor wafer 18 as the first row 14, a second row of lamps 170 or other radiant heat source 14 can be placed with the same effect. can get. In such a configuration, the semiconductor wafer/−
18 is uniformly irradiated from both sides. In each example, one radiation.

源から発散する熱線束は、反射コーティングの間で充分
な回数にわたって跳飛し、熱線束を標的面の位置で均一
になるようにしている。さらに、ウェーハを通りまたウ
ェーッ・の周囲を通り抜けるエネルギは、充分な回数に
わたって跳飛し、反射して標的面に戻って来るまでには
均一になっている。
The heat flux emanating from the source bounces between the reflective coatings a sufficient number of times to make the heat flux uniform at the target surface. Additionally, the energy passing through and around the wafer is uniform by the time it bounces off and reflects back to the target surface a sufficient number of times.

図) 第4図と第9図は異なったタイプの放射熱源を使用した
実施例を示している。一方の放射熱源はCWであり、他
方の放射熱源はパルスまたはフラッシュ熱源である。従
って、本発明は製法にも使用できるようになっている。
Figures 4 and 9 show embodiments using different types of radiant heat sources. One radiant heat source is CW and the other radiant heat source is a pulse or flash heat source. Therefore, the present invention can also be used in manufacturing methods.

この製法では等温加熱と熱線束加熱作用が、前述したよ
うに捷た以下に詳細に説明するように組み合わされてい
る。第4図では、第1図に図示した上部の代わりに、放
射源14は底の位置に示されている。放射源14は、第
4図で概略的に縦断面にして示されている。第4図の底
にある放射源140ランプの配列は、前述した第1図お
よび第2図のものと同一である。
In this method, isothermal heating and thermal flux heating are combined as described above and as will be explained in detail below. In FIG. 4, the radiation source 14 is shown in a bottom position instead of the top shown in FIG. The radiation source 14 is shown schematically in longitudinal section in FIG. The arrangement of source 140 lamps at the bottom of FIG. 4 is the same as that of FIGS. 1 and 2 described above.

上部集光端体は、非常に好ましくは既に述べたようなカ
レイドスコープである。この上部集光端体は参照番号1
0aで示されており、その壁を11aで、非拡散反射コ
ーティングを13aで、そして端壁を12aで示しであ
る。下部集光端体(カレイドスコープ)は、前述した実
施例に記載7のものと同一であるが逆向きになっている
。従って、同一の参照番号10等を使用する。
The upper collecting end is very preferably a kaleidoscope as already mentioned. This upper condensing end is reference number 1
0a, its walls at 11a, the non-diffuse reflective coating at 13a, and the end walls at 12a. The lower condensing end (kaleidoscope) is the same as that described in Example 7 described above, but is oriented in the opposite direction. Therefore, the same reference number 10 etc. will be used.

カレイドスコープ10aの上端にある放射源は、参照番
号46で示されている。この放射源はパルスまたはフラ
ッシュ放射源であり、3つのフラッシュチューブ47が
図示されている。これらフラッシュチューブ47は、カ
レイドスコープの軸線に直交する平面内で互いに平行に
間隔をあけて配置されている。−例として3つのフラシ
ュチューブ47の各々は空冷式のリニアフラッシュラン
プであり、50ないし100マイクロ秒当たjj)70
0ジユール放熱するようになっている。フラッシュチュ
ーブの特性のために、石英ノ・ロゲ/awランプでは金
を使用することが好ましいが、このフラッシュチューブ
の場合にはアルミニウムの非拡散反射コーティング13
aが好ましい。
The radiation source at the top of the kaleidoscope 10a is designated by the reference numeral 46. The radiation source is a pulsed or flash radiation source, and three flash tubes 47 are shown. These flash tubes 47 are arranged parallel to each other and spaced apart in a plane perpendicular to the axis of the kaleidoscope. - By way of example, each of the three flashtubes 47 is an air-cooled linear flashlamp, with a power output of 50 to 100 microseconds (jj) 70
It is designed to dissipate 0 joules of heat. Because of the characteristics of the flash tube, it is preferable to use gold in quartz loge/aw lamps, but in the case of this flash tube a non-diffuse reflective coating of aluminum is used.
a is preferred.

フラッシュチューブ47は、例えばキセノンフラッシュ
チューブでも良く、ストロボ発光すると高出力を出し瞬
間的なフラッシュ光を発する。カレイドスコープ10a
内での内部反射のために、パルス源46からのエネルギ
によって広面積のウェーハ18を均一に加熱する。フラ
ッシュチューブ47は互いに同時に発光されるようにな
っている。
The flash tube 47 may be, for example, a xenon flash tube, which emits high output and instantaneous flash light when strobe light is emitted. Kaleidoscope 10a
Due to internal reflection within the wafer 18, the energy from the pulsed source 46 uniformly heats a large area of the wafer 18. The flash tubes 47 are designed to emit light simultaneously.

本発明に係る装置の、ある実施例(図示せず)では、フ
ラッシュチューブ47を省略し、複眼集光レンズ(fl
ye−eye integrating 1ens) 
’1カレイドスコープ10aと同軸的に上部壁12aの
中央に取り付けている。ネオジムYAGレーザ捷たはネ
オジムガラスレーザがカレイドスコープ10aの上方に
配置され、レーザビームは壁12aの複眼集光レンズに
向けられている。そして、レーザがパルス発光されると
同時に、スキャニングすることなく、半導体ウェーハ1
8の上部前面にわたって放射エネルギが届く。こうした
レーザによるパルス加熱操作は、CW源14がらも均一
な加熱作用が加えられるため効果的である。
In one embodiment (not shown) of the device according to the invention, the flash tube 47 is omitted and the compound eye condenser lens (fl
eye-eye integrating 1ens)
It is attached to the center of the upper wall 12a coaxially with the '1 kaleidoscope 10a. A neodymium YAG laser beam or a neodymium glass laser is placed above the kaleidoscope 10a, and the laser beam is directed to a compound eye condenser lens on the wall 12a. Then, at the same time as the laser pulses are emitted, the semiconductor wafer 1 is
The radiant energy reaches the upper front surface of 8. Such pulse heating operation using a laser is effective because a uniform heating action is applied to the CW source 14 as well.

′!@1の方法によれば、CW放射源は集光錐体に組み
合わせて使用され、所望の効果を得るのに必要な温度ま
で半導体ウェーハをある時間にわたって急速且つ均一に
加熱することができる。加熱速度は、プログラム化した
方法により所望の状態に制御することができる。加熱操
作は、明細書の冒頭で示摘しまた第6図に示したような
等温加熱である。集光錐体は、非常に好ましい形態では
既に述べたようなカレイドスコープである。
′! According to the method of @1, a CW radiation source is used in combination with a focusing cone to rapidly and uniformly heat a semiconductor wafer over a period of time to the temperature required to obtain the desired effect. The heating rate can be controlled to desired conditions in a programmed manner. The heating operation is isothermal heating as indicated at the beginning of the specification and shown in FIG. The focusing cone is in a highly preferred form a kaleidoscope as already described.

イオンインブラント半導体ウェーハを急速に焼きなます
所望の効果を得ようとする場合、この製法は、CW源に
大容量の電力を供給し、次いで急激に電力を減少させて
できるだけ速やかに゛保留″温度にし、そして電力を充
分に低下させるかまたは電力を切って半導体ウェーハを
冷却する工程を備えている。(プログラム化した方法で
電力を減少して、冷却工程を完全に制御することができ
る。
When attempting to achieve the desired effect of rapidly annealing ion-implanted semiconductor wafers, this method involves supplying a large amount of power to the CW source and then rapidly reducing the power to "hold" the CW source as soon as possible. temperature and then sufficiently reduce or remove the power to cool the semiconductor wafer (power can be reduced in a programmed manner to provide complete control over the cooling process).

光学系空所内における冷却速度は、開放空間に置いた場
合よりもはるかにゆっくりとした速度である。)好まし
くは、(シリコン用の)温度上昇速度は毎秒当たり20
0−500℃である。シリコン用の保留温度は、好まし
くは1000−1200℃であり、数秒間にわたってこ
の温度が保持される。約10または15秒の冷却時間が
後続して設けられている。代表的な時間と温度の関係が
第8図に図示されている。第8図は、左側の比較的急激
な温度勾配と、勾配頂上における平らが保留時期と、右
側における冷却時期とを示している。この曲線はシリコ
ンに関してのものである。前記シリコンは、概ね141
0℃の溶融点を持っている。
The rate of cooling within the optical cavity is much slower than in open space. ) Preferably the rate of temperature rise (for silicon) is 20 per second.
0-500°C. The holding temperature for silicon is preferably 1000-1200°C and is held at this temperature for several seconds. A cooling period of about 10 or 15 seconds follows. A typical time versus temperature relationship is illustrated in FIG. FIG. 8 shows a relatively steep temperature gradient on the left, a flat period at the top of the gradient, and a cooling period on the right. This curve is for silicon. The silicon has approximately 141
It has a melting point of 0°C.

既に示摘したように、前述の第1の製法は、低密度ドウ
バントインブラント(lower densitydo
pant implants )用としては少なくとも
現段階では好ましい。次に、高密度ドウノくントインプ
ラント用として現段階では好ましい第2の方法について
説明する。
As already indicated, the first manufacturing method described above is based on a lower density doubant implant.
At least at this stage, it is preferable for use in pant implants. Next, a second method, which is currently preferred for high-density implants, will be described.

ドウパントインブラント半導体ウェーッ・を急速に焼き
なます第2の方法は、ウェーッ・の溶融点よりかたり低
い所定温度までそうしたウェーッ\を均一に等温加熱し
、その後でウェーッ・の(ドウノくントインプラント処
理を加える)上部表面区域を連帯かに熱線束加熱し、次
いでウェー・・を冷却する工程を備えている。熱線束加
熱(この用語は、本明細書の冒頭で特定されている)は
、半導体材料の溶融点付近で行なうことが望ましいが、
第9図の中央領域にある立ち上がり部分で示されている
ように、シリコンの1410℃の溶融点に対しこれと同
じ温度まで到達することはない。
A second method for rapidly annealing dopant-imposed semiconductor wafers is to uniformly and isothermally heat such wafers to a predetermined temperature well below the wafer's melting point, and then to The method includes continuous beam heating of the upper surface area (adding implant treatment) and then cooling of the wafer. Thermal flux heating (this term is specified at the beginning of this specification) is preferably carried out near the melting point of the semiconductor material;
As shown by the rise in the central region of FIG. 9, temperatures comparable to the 1410 DEG C. melting point of silicon are never reached.

さらに詳しく説明すると、第2の製法は、CW放射源に
よシドウパントインプラント半導体つェーへを等温加熱
する工程を備えている。前記aW放射源は、好ましくは
、集光錐体(カレイドスコープが好ましい)で構成され
た光学系空所内に配置された石英ハロゲンランプの列で
ある。CWクランプ供給される電力は、毎秒当たり20
0−500℃(またはそれ以上)の温度上昇速度が得ら
れるように制御される。シリコンウェーハが、800−
1100℃のプログラム温度に到達すると、次にパルス
ランプの列へ大電力が供給され、ウェーハのドウパント
インブラント表面の温度を1200−1400℃まで急
速に高める。従って、ウェーハの表面域を焼きなまし、
欠陥を取り除くことができる。
More specifically, the second manufacturing method includes the step of isothermally heating the Sydopant implant semiconductor wire using a CW radiation source. The aW radiation source is preferably an array of quartz halogen lamps arranged in an optical cavity formed by a collection cone (preferably a kaleidoscope). The power supplied by the CW clamp is 20 per second.
It is controlled to obtain a temperature rise rate of 0-500°C (or more). Silicon wafer is 800-
Once the programmed temperature of 1100°C is reached, high power is then applied to the bank of pulsed lamps to rapidly increase the temperature of the dopant implant surface of the wafer to 1200-1400°C. Therefore, annealing the surface area of the wafer,
Defects can be removed.

組み合わせ方式による加熱法により、半導体ウェーハに
接触してこれを汚染することなく、急速に、効率よく、
しかも効果的に半導体ウェーハを加熱することができ、
例えば予熱板を使用する必要がない。複式石英ハロゲン
ランプと複式高出力(パルス発光)ランプとを同じ空所
内に設置することで、半導体材料を両方のランプにより
等温熱線束加熱することができる。
The combined heating method allows rapid and efficient heating without contacting and contaminating semiconductor wafers.
Furthermore, semiconductor wafers can be heated effectively.
For example, there is no need to use a preheating plate. By installing a dual quartz halogen lamp and a dual high power (pulsed emission) lamp in the same cavity, the semiconductor material can be heated isothermally by both lamps.

パルスランプ列のパルス発光時間は、5マイクロ秒から
1000マイクロ秒にすることができる。
The pulse emission time of the pulse lamp train can be from 5 microseconds to 1000 microseconds.

半導体材料のドウパントインブラント表面で吸収される
熱線束エネルギは、5マイクロ秒パルス当fc り 0
.5 J /ct&から1000マイクロ秒パルス当た
りIOJ/cJまでの範囲にできる。
The thermal flux energy absorbed at the dopant implant surface of the semiconductor material is fc 0 per 5 microsecond pulse.
.. It can range from 5 J/ct& to IOJ/cJ per 1000 microsecond pulse.

強調したいことは、前述しそして第9図に示した第2の
製法において、この等温加熱は、当該等温加熱(パルス
なし)を第8図に示すように用いた場合と比べて、低温
にできるため好ましい。半導体材料の表面温度を溶融点
付近まで急激に上昇できることから、焼きなまし速度を
(温度と焼きなまし速度との関係が直線となる場合での
焼きなまし速度よりかなり)速められる。その結果、低
い等温加熱温度を利用することができる。
What I would like to emphasize is that in the second manufacturing method described above and shown in Figure 9, this isothermal heating can be done at a lower temperature than when the isothermal heating (without pulses) is used as shown in Figure 8. Therefore, it is preferable. Since the surface temperature of the semiconductor material can be rapidly raised to near the melting point, the annealing rate can be increased (considerably faster than the annealing rate when the relationship between temperature and annealing rate is linear). As a result, lower isothermal heating temperatures can be utilized.

例えば、等温加熱を用いて、ウェーハ全体の温度を約1
100℃まで均一に高められる。数秒後、パルス源にエ
ネルギが加えられて立ち上がり(第9図)を形成し、ウ
ェーハの上部表面域だけをピーク温度まで高めている。
For example, using isothermal heating to reduce the temperature of the entire wafer to approximately 1
The temperature can be uniformly raised to 100℃. After a few seconds, the pulse source is energized to form a rise (FIG. 9), raising only the upper surface area of the wafer to peak temperature.

しかし、箇々の半導体材料(第9図に示す例ではシリコ
ン)の溶融温度まで上昇することはない。パルスは、少
なくともドウパントインブラント層とほぼ同じ深さく底
)までの区域を加熱し焼なますのに必要な短いものであ
る。パルスの持続時間は、(特に、等温加熱)後)シリ
コンパネルのスリップを極力少なくし、さらにウェーハ
の導体全体ン加熱することのほとんどない充分に短いも
のである。ウェーハ全体を加熱することがないため、ウ
ェーハ全体の温度は、前記実施例で説明した1100℃
から数度上昇するにすぎない。熱線束加熱を行うパルス
が短かいためである。
However, the temperature does not rise to the melting temperature of the particular semiconductor material (silicon in the example shown in FIG. 9). The pulses are short enough to heat and anneal an area at least as deep as the dopant implant layer. The duration of the pulse is short enough to minimize slippage of the silicon panel (particularly after isothermal heating) and also to cause little heating of the entire conductor of the wafer. Since the entire wafer is not heated, the temperature of the entire wafer is 1100°C as explained in the previous example.
It's only a few degrees higher than that. This is because the pulse that performs heat flux heating is short.

強調したいことは、ガリウムヒ素等の他の半導体材料の
ために、温度および/″1.たけ時間を変えられること
である。ゆっくりした(炉)焼なましに際して蒸発が起
こるため、ガリウムヒ素には大きな問題点が残されてい
る。ガリウムヒ素では、既に述べてきた第2の製法を用
いて、はぼ蒸発の生じない比較的低い温度までウェーハ
を等温加熱することができる。次いで、パルスランプ列
用いて熱線束加熱し、(等温加熱と共に)所望の焼なま
しを行う。さらに詳しく説明すると、ガリウムヒ素半導
体ウェーハは、第2の製法にょシ、当該ウェーハを約5
00−6001:の範囲の温度まで等温加熱することに
より急速に焼なまされ、次いで、約950−1000℃
まで温度を高める。
It is important to emphasize that for other semiconductor materials such as gallium arsenide, the temperature and /''1. A major problem remains. With gallium arsenide, the second method described above can be used to isothermally heat the wafer to a relatively low temperature without evaporation. Then, a pulsed lamp train is used. In more detail, gallium arsenide semiconductor wafers are produced using the second manufacturing method, and the wafers are heated to about 5
00-6001: rapidly annealed by isothermal heating to a temperature in the range of about 950-1000°C.
Increase the temperature to .

等温加熱と熱線束加熱とを組み合わせた加熱操作は、溶
融が生じるように、すなわち、第9図に示した立ち上が
り温度が1410℃(シリコンの場合)より上昇し、そ
して溶融時潜熱のために平らになるように行うことがで
きる。しがしながら実施する工程が焼なましである場合
、溶融は好ましくない。
The heating operation, which combines isothermal heating and thermal flux heating, is carried out in such a way that melting occurs, that is, the rising temperature shown in Figure 9 rises above 1410°C (in the case of silicon), and then flattens due to the latent heat during melting. It can be done as follows. However, if the step to be performed is annealing, melting is not preferred.

本明細書で既に説明してきたカレイドスコープと他の装
置は、CWランプまたは等温加熱体がない場合、パルス
源に組み合わせてこれらを使用することもできる。放射
エネルギのパルス(フラッシュ)源は、第6図に説明さ
れているように、熱線束加熱または断熱加熱側れか一方
の加熱を行うことができるようになっている。製造速度
を速めるために、ウェーハの冷却速度を速める手段を用
いることができる。例えば、冷却期間中に、集光鏝体を
分割したり、および/またはガスの流敏を増やしたりす
ることもできる。
The kaleidoscopes and other devices previously described herein can also be used in combination with pulsed sources in the absence of CW lamps or isothermal heating elements. A pulsed (flash) source of radiant energy is capable of providing either flux heating or adiabatic heating, as illustrated in FIG. To speed up production, means can be used to speed up the cooling of the wafer. For example, during the cooling period, the condensing rod can be segmented and/or the gas flux can be increased.

説明 第1図と第2図の上部および第4図の下部は、具体的な
装置に使用すると都合のよいランプ17の数と形式を図
示している。この例では、半導体ウェーハ18は6イン
チ(15,24センチ)の直径を備え、また光学系空所
の内径は概ねフインチ(17,78センチ)の内径があ
る。27本のランプ17を使用しており、各々のランプ
17は、1.5キロワツトの定格消費電力のものである
。従って、ランプ17の総定格消費電力はランプ列当i
す40.5キロワツトである。
DESCRIPTION The upper portions of FIGS. 1 and 2 and the lower portion of FIG. 4 illustrate the number and type of lamps 17 that may be convenient for use in a particular device. In this example, the semiconductor wafer 18 has a diameter of 6 inches (15.24 cm), and the inside diameter of the optical cavity is approximately a finch (17.78 cm) inside diameter. Twenty-seven lamps 17 are used, each lamp 17 having a rated power consumption of 1.5 kilowatts. Therefore, the total rated power consumption of the lamps 17 is i per lamp row.
It is 40.5 kilowatts.

次に、ランプ17に電力を供給しまたこれらランプを効
果的に冷却し、製造に際し長時間にわたって使用しても
光学系空所16が加熱することのない、装置について説
明する。
Next, a device will be described which provides power to the lamps 17 and cools them effectively so that the optical cavity 16 does not heat up during long periods of use during manufacturing.

第1図と第2図に示すように、各々のランプ17(石英
ハロゲンランプが好ましい)は、光学系空所の外形より
も実質的に長い。このため、ランプの外側端部にある端
子48は、そうした光学系空所の壁から離れて間隔乞あ
けられている。端子48は母@49−52に接続されて
いる。これら母線も光学系空所の壁から離して間隔をあ
げられている。母線の内参照査号49−51で示す3つ
の母線は、光学系空所の一方の側部に配置され、これら
母線の各々は9本のランプ17の端子48、、 K1f
f1g、tl、?−・#11F、#r* 52 T i
f3!Q り(DfJ線は、光学系空所の反対側に設け
られ、27本すべてのランプに接続されている。
As shown in FIGS. 1 and 2, each lamp 17 (preferably a quartz halogen lamp) is substantially longer than the outline of the optical cavity. For this reason, the terminals 48 at the outer ends of the lamps are spaced apart from the walls of such optical cavities. Terminal 48 is connected to mother @49-52. These generatrices are also spaced apart from the walls of the optical cavity. Three of the busbars, referenced 49-51, are located on one side of the optical cavity, each of which connects the terminals 48, K1f of the nine lamps 17.
f1g, tl,? -・#11F, #r* 52 T i
f3! The Q (DfJ) line is located on the opposite side of the optical cavity and is connected to all 27 lamps.

第2図で示した電力供給源53は、三角形またはY形の
関係に3つの母線49−51に接続され、また残りの母
線52にも接続されている。従って、そうしたランプに
は三相電力が供給される。電力供給源53はSORタイ
プのものからなり、ランプに供給される電力を可変電圧
で調節する形式のものが好ましい。(そうした電力供給
源の1つが、ウェスチングハウス社のヴエクトロールデ
イヴイジョン(Vectrol DiViEliOn 
)から販売されている。)制御信号は、コンピュータ5
4(第2図)から電力供給源53に送られろ。また、コ
ンピュータ54は光高温計56に接続されている。光高
温計56は、傾斜開口57と側壁11を通して半導体ウ
ェーハ18の中央区域に向けられている。
The power supply 53 shown in FIG. 2 is connected to three busbars 49-51 in a triangular or Y-shaped relationship and also to the remaining busbar 52. Such lamps are therefore supplied with three-phase power. The power supply source 53 is preferably of the SOR type, and is preferably of the type that adjusts the power supplied to the lamp with a variable voltage. (One such power source is Westinghouse's Vectrol DiViEliOn).
) is sold from. ) The control signal is the computer 5
4 (FIG. 2) to a power supply 53. The computer 54 is also connected to an optical pyrometer 56. Optical pyrometer 56 is directed through angled aperture 57 and sidewall 11 to the central area of semiconductor wafer 18 .

ニレメン)53−55は、第8図と第9図に関連して既
に説明したように、CW加熱によってウェーハの温度乞
(随意にまたはプロ・ダラム化した手法で)速やかに所
望の温度レベルまで上昇させることができるようになっ
ている。その後、所望の時間にわたって必要な温度を保
持し、次いでランプへの電力供給を(随意に−またけプ
ログラム化した手法で)止めることができるようになっ
ている。
53-55, the temperature of the wafer is quickly raised (optional or in a pro-dalamized manner) to the desired temperature level by CW heating, as previously described in connection with FIGS. 8 and 9. It is now possible to raise it. It is then possible to maintain the required temperature for a desired period of time and then turn off power to the lamp (optionally - in a programmed manner).

続いて、CWランプの冷却について説明する。ランプの
フィラメントは、光学系空所内に収められていることを
示摘しておきたい。従って、例えば、各ランプ17は約
6,2インチ(15,75センチ)の長さのフィラメン
トを備え、全体が光学系空所16内に配置されている。
Next, cooling of the CW lamp will be explained. It should be pointed out that the lamp filament is contained within the optical cavity. Thus, for example, each lamp 17 has a filament approximately 6.2 inches (15.75 centimeters) long and is disposed entirely within the optical cavity 16.

端子48の位置で、ランプから多くの熱が発生する。こ
れら端子48は、既に述べたように、光学系空所の壁か
ら外向きに間隔をあけられている。本発明の冷却装置と
これを用いた方法により、母線の両側に空気を流すこと
で、端子48と母線49−52を充分に冷却することが
できる。また、冷却装置とその方法により、光学系空所
16内にあるランプ17の部分を充分に冷却して装置の
加熱を防ぐことができる。
At terminal 48, much heat is generated from the lamp. These terminals 48 are spaced outwardly from the walls of the optical cavity, as previously mentioned. With the cooling device of the present invention and the method using the same, the terminals 48 and the bus bars 49-52 can be sufficiently cooled by causing air to flow on both sides of the bus bar. The cooling device and method also allow sufficient cooling of the portion of the lamp 17 within the optical cavity 16 to prevent overheating of the device.

同時に、ランプチューブを冷却しすぎて、ランプチュー
ブにハロゲン蒸気が蒸着しランプの効率が低下すること
はない。
At the same time, the lamp tube will not be cooled too much, causing halogen vapor to deposit on the lamp tube and reducing lamp efficiency.

冷却ハウジング59が、光学系空所の端部の廻りで、当
該光学系空所と母線49−52から間隔を開けた関係に
設けられている。空気また他の適当な冷媒が導管60を
通じてハウジング59に供給され、導管61を通じてハ
ウジングから排出される。垂直バッフル62のような適
当なバッフル手段が、冷却ハウジング49を入口室63
と出口室64とに分別している。冷媒は、予め定められ
た2つの経路に沿ってでなければこれら室の間を流れる
ことはできない。
A cooling housing 59 is provided about the end of the optical cavity in spaced relationship from the optical cavity and the generatrix 49-52. Air or other suitable refrigerant is supplied to housing 59 through conduit 60 and exhausted from the housing through conduit 61. Suitable baffle means, such as vertical baffles 62, connect cooling housing 49 to inlet chamber 63.
and an exit chamber 64. Refrigerant can only flow between these chambers along two predetermined paths.

第1の経路は大きな断面の径路であり、当該径路は光学
空所の端壁12を通り抜けている。第2の経路は、光学
系空所16の端部の内部に大きめの通路66を通じてつ
ながっている。前記通路66は、各々のランプ17ごと
に設けられている。
The first path is a large cross-section path, which passes through the end wall 12 of the optical cavity. The second path leads into the interior of the end of the optical cavity 16 through a larger passageway 66 . The passage 66 is provided for each lamp 17.

通路66は、好ましくは円筒状でありしかもランプと同
軸的である。従って、ランプの壁は光学系空所の11に
接触しない。ランプは光学系空所の壁で支持されてはお
らず、母線49−52によって支持されている。前記母
線は、光学系空所の壁に連結された絶縁ブラケット67
で支持されている。
Passage 66 is preferably cylindrical and coaxial with the lamp. Therefore, the wall of the lamp does not touch the optical cavity 11. The lamps are not supported by the walls of the optical cavity, but by generatrix 49-52. The busbar is connected to an insulating bracket 67 connected to the wall of the optical system cavity.
It is supported by

従って、入口室63から流れてくる空気は、各々のラン
プ17に添って且つこれらランプの周囲を通じて光学系
空所16の上端に進入する。次いで、空気は光学系空所
の上部7通って流れ、そして室64内に流出し、導管6
1ケ通じて流出する。
Air flowing from the inlet chamber 63 thus enters the upper end of the optical cavity 16 along and around each lamp 17. The air then flows through the top 7 of the optical cavity and exits into the chamber 64 and into the conduit 6.
It flows out through one tube.

光学系空所の端部は石英窓68(第4図では68a)に
より、半導体ウェー・・18に接した空所部分から仕切
られている。従って、空気が半導体ウェーハ18に届く
ことはなく、捷た調質空気を後述するように半導体ウェ
ーハ18の両側に供給することもできる。
The end of the optical system cavity is separated from the cavity portion in contact with the semiconductor wafer 18 by a quartz window 68 (68a in FIG. 4). Therefore, the air does not reach the semiconductor wafer 18, and the strained tempered air can be supplied to both sides of the semiconductor wafer 18, as will be described later.

冷却手段、母線と端子の手段、および窓68を組み合せ
ることにより、効果的で効率のよい冷却作用が得られる
。このため、壁11と12が過熱することはなく、冷却
ハウジング59の底の領域を窓68よりも半導体ウェー
ハ18に近接して設けられている。従って、光学系空所
の端部がら壁11を通じた熱の伝導により、半導体ウェ
ーハ18に近接した空所領域を加熱してしまうことはな
い。カレイドスコープの内面の反射特性のため、第8図
に示した時間にわたって半導体ウェーハな例えば120
0℃まで加熱しても、装置10の外面はほぼ150下(
65,6℃)以下まで僅かに加熱されるにすぎない。
The combination of cooling means, bus bar and terminal means, and window 68 provides effective and efficient cooling. Therefore, the walls 11 and 12 do not overheat and the bottom area of the cooling housing 59 is provided closer to the semiconductor wafer 18 than the window 68. Therefore, conduction of heat through the end wall 11 of the optical system cavity does not heat the cavity region adjacent to the semiconductor wafer 18. Due to the reflective properties of the inner surface of the kaleidoscope, the semiconductor wafer, e.g.
Even when heated to 0°C, the outer surface of the device 10 is approximately 150°C below (
65.6° C.).

第4図の上部に示したフラッシュランプ47の冷却手段
は、CWランプ17の冷却手段とほぼ同じである。従っ
て、詳細には説明しない。また、フラッシュランプ47
用の電力供給源は、従来技術で周知の様々な形成のもの
を使用することができる。従って、ここでは説明を省略
する。
The cooling means for the flash lamp 47 shown in the upper part of FIG. 4 is almost the same as the cooling means for the CW lamp 17. Therefore, it will not be described in detail. Also, flash lamp 47
The power supply for the power supply can be of various configurations well known in the art. Therefore, the explanation is omitted here.

第5図に外路的に示した装置は、第4図と第9図の実施
例についてのものである。ただし、この装置は第1図か
ら第3図および第8図の実施例にも利用することができ
る。後者の例では、フラッシュランプとこれに付属した
冷却手段は省略されている。
The apparatus shown externally in FIG. 5 corresponds to the embodiments of FIGS. 4 and 9. However, this device can also be used in the embodiments of FIGS. 1-3 and 8. In the latter example, the flash lamp and associated cooling means are omitted.

参照番号10a(第4図と第5図)で示した上部力レイ
ドスコープは、ハウジングに連結された適当な支持手段
70により、静止状態に保持されている。前記ハウジン
グは、第5図において想像線71により示されている。
The upper force raidoscope, designated by reference numeral 10a (FIGS. 4 and 5), is held stationary by suitable support means 70 connected to the housing. The housing is indicated by phantom lines 71 in FIG.

フラッシュランプとカレイドスコープ10aのための冷
却空気は、ハウジング71につながった導管72と73
(第5図)を通じて供給されまた排出される。
Cooling air for the flash lamp and kaleidoscope 10a is supplied through conduits 72 and 73 connected to the housing 71.
(Figure 5).

下部カレイドスコープ10(第4図と第5図)は、静止
状態に保持されておらず、図示した閉鎖位置と開放位置
(下向きに降下した位置)の間を上下に動かされる。前
記開放位置に下部カレイドスコープがある場合、半導体
ウェーッ・18を載せた石英リング21は水平面内で回
転されて、光学系空所に出入りすることができる。第5
図を参照すると、カレイドスコープ10とこれに付属し
た冷却装置とを昇降するために、流体作動シリンダ74
とこれに付属したガイド75とが設けられている。冷却
装置につながり、捷だハウジング71から外部に突き出
た導管60と61は、適当な可撓性のある材料から作ら
れ前述した垂直方向に変形することができる。
The lower kaleidoscope 10 (FIGS. 4 and 5) is not held stationary, but is moved up and down between the illustrated closed position and the open (downwardly lowered) position. With the lower kaleidoscope in said open position, the quartz ring 21 carrying the semiconductor wafer 18 can be rotated in a horizontal plane to move in and out of the optical system cavity. Fifth
Referring to the figure, a fluid actuated cylinder 74 is used to raise and lower the kaleidoscope 10 and its attached cooling device.
and a guide 75 attached thereto. The conduits 60 and 61 leading to the cooling device and projecting outwardly from the flexible housing 71 are made of a suitable flexible material and are capable of deformation in the vertical direction described above.

3つの支持リング21が、アクチュエータ78で駆動さ
れる回転支持装置77にまり、水平面内に取シ付げられ
ている。ハウジング71内の一方のステーションに2つ
の装着カセット79が設けられ、またハウジング71内
の別のステーション内に2つの取り外しカセット80が
設けられている。図示はしていないが、適当なピックア
ップ機構と装着機構とが設けられ、それぞれ装着カセッ
トと取υ外しカセット79と80に半導体ウェーハ18
を送り込んだり取シ出したりするようになっている。2
つのカセット79と2つのカセット80を接置すること
により、連続した大量生産を行うことができる。カセッ
トは、6エアロツク”(airlocks )を通じて
ハウジング71内に導入したりまたハウジングから取シ
出される。所望の空気がハウジング71内に、従って光
学系空所内に充填されている。この空気は、アルゴン、
窒素、ヘリウム等にすることもできる。ガスは、導管8
2を通じて適当な供給源81から供給される。
Three support rings 21 are mounted on a rotary support device 77 driven by an actuator 78 and mounted in a horizontal plane. Two loading cassettes 79 are provided in one station within the housing 71 and two removal cassettes 80 are provided in another station within the housing 71. Although not shown, a suitable pick-up mechanism and a mounting mechanism are provided to accommodate the semiconductor wafer 18 in the mounting cassette and removal cassettes 79 and 80, respectively.
It is designed to send in and take out. 2
By placing one cassette 79 and two cassettes 80 next to each other, continuous mass production can be performed. The cassette is introduced into and removed from the housing 71 through six airlocks. The desired air is filled into the housing 71 and thus into the optical cavity. ,
It can also be nitrogen, helium, etc. Gas flows through conduit 8
2 from a suitable source 81.

第2図から第4図に示した導管83と84を通じて、ガ
ス供給源81を光学系空所に直接接続することもできる
。そうした導管を通るガスの流れにより、冷却速度を速
める効果がある。
It is also possible to connect the gas supply 81 directly to the optical cavity via conduits 83 and 84 shown in FIGS. 2-4. The flow of gas through such conduits has the effect of increasing the rate of cooling.

従って、連続した生産ラインの操作は、まずアクチュエ
ータ74に信号を送って下部カレイドス:ff−プlO
を下げ、次いでアクチュエータ78に信号を送って装置
77を120回転させることにより行なわれる。その結
果、処理の終わってないウェーハ18は上部と下部のカ
レイドスコープの間の空間に送り込まれる。次に、アク
チュエータ74に信号を送ってカレイドスコープ10を
持ち上げ、上部と下部のカレイドスコープ10aと10
の相対する縁を互いに合わせ、ウェーハ18を第4図に
示すように設置する閉じられた光学系空所を形成してい
る。
Therefore, continuous production line operation begins by sending a signal to actuator 74 to
is lowered and then signals actuator 78 to rotate device 77 120 revolutions. As a result, unprocessed wafers 18 are fed into the space between the upper and lower kaleidoscopes. Next, a signal is sent to the actuator 74 to lift up the kaleidoscope 10, and the upper and lower kaleidoscopes 10a and 10 are
The opposing edges of the wafer 18 are brought together to form a closed optical cavity in which the wafer 18 is placed as shown in FIG.

次いで、前述したように放射熱源17と46を操作して
、等温加熱と熱線束加熱とによるウェーハ18の焼きな
41.’L行なう。その後、アクチュi 、−7□4t
、、操□イTあヵヮイ1.7、イ□。
Radiant heat sources 17 and 46 are then operated as described above to anneal 41. wafer 18 by isothermal heating and thermal flux heating. 'L Let's go. Then actui, -7□4t
,, operation □ i T red 1.7, i □.

を下げ、そしてアクチュエータ78に信号を送つて装置
77を回転する。次いで処理済みのウェーハ18を取り
外しカセット80に接した取り外しステーションに送り
、図示されていないピックアップ機械により取り除かれ
る。ウェーッ・は、損傷を生じないよう充分に冷却され
るまで、光学系空所から外に取り出されない。
is lowered and signals actuator 78 to rotate device 77. The processed wafers 18 are then sent to a removal station adjacent to the removal cassette 80 and removed by a pick-up machine, not shown. The wafer is not removed from the optical cavity until it has cooled sufficiently to prevent damage.

支持リング21の石英ハンドル22は(第1図の溝23
に相等する)、下部カレイドスコープ10(第4図)の
壁11の上縁にある溝を通り抜けている。このハンドル
は、装置77のアームの一方に連結されている。
The quartz handle 22 of the support ring 21 (groove 23 in FIG.
), passing through a groove in the upper edge of the wall 11 of the lower kaleidoscope 10 (FIG. 4). This handle is connected to one of the arms of the device 77.

石英窓68と68aで分割されたウェーハ18の周囲の
領域が、カレイドスコープの端部を形成していることを
強調しておく。加熱が生じた際、ウェーハ18の廻シの
不活性雰囲気はほとんど移動しない。この状況は、輻射
された熱のほぼすべてが伝導または対流によって失われ
ず、様々な径のウェーハの全面を最大限均一な温度にす
るため、望ましい。他方、既に述べたように、冷却期間
中に不活性ガスを流すことで、冷却速度を速めることも
できる。ハウジング59等の冷却手段は、第2のカレイ
ドスコープ29(第1図と第2図の下部)の廻りにも設
けるのが好ましい。
It is emphasized that the area around the wafer 18 divided by the quartz windows 68 and 68a forms the ends of the kaleidoscope. When heating occurs, the inert atmosphere around the wafer 18 moves very little. This situation is desirable because substantially all of the radiated heat is not lost by conduction or convection, resulting in a maximally uniform temperature across wafers of various diameters. On the other hand, as already mentioned, the cooling rate can also be increased by flowing an inert gas during the cooling period. Preferably, a cooling means such as the housing 59 is also provided around the second kaleidoscope 29 (lower part in FIGS. 1 and 2).

前述した詳細な説明は、実例としてあげた実施例から充
分に理解されるが、本発明の精神と範囲はこれらのもの
にのみ限定はされない。
Although the foregoing detailed description can be better understood from the illustrative examples, the spirit and scope of the invention are not limited thereto.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、壁の一部を取シ除いた合体力レイドスコープ
の斜視図である。 第2図は、第1図の2−2線に沿った縦断面図である。 第3図は、第2図の3−3線に沿った横断面図である。 第4図は、本発明の装置の第2の実施例ケ示す縦断面図
にして、第2図(第1図の実施例を示す)に直交して断
面にしである。従って、第4図のランプは断面で示され
ており、側面図ではない。 第5図は、生産ラインにおいて半導体ウェーハの急速加
熱を行う自動化システムの外路図である。 第6図は、等温加熱、熱線束加熱および断熱加熱におけ
る温度と処理深さの関係を示すグラフである。 第7図は、インブラント処理された場合と異った形式の
焼き入れの後の両方の場合における、種々の深さの典型
的インプラント密度を示すグラフである。 第8図は、第1の実施例における温度と時間の関係を示
すグラフである。 第9図は第8図に対応しているが、本発明の第2の実施
例における温度と時間の関係を示している。 10・・・集光鏝体 10a・・・上部集光端体11、
lla・・・側壁 12,12a・・・端壁13.13
a・・・コーティング 14・・・放射源16・・・光
学系空所 17・・・ランプ18・・・半導体ウェーハ
 19・・・下部練入 21・・・リング 22・・・ハンドル24・・・湾曲
支持エレメント 29・・・能2の集光鏝体31・・・
側壁 32・・・端壁 33・・・コーティング46・
・・放射源 47・・・フラッシュチューブ48・・・
端子 49−52・・・母線53・・・電力供給源 5
6・・・光高温計57・・・傾斜開口 59川冷却ハウ
ジング60.61・・・導t62・・・バッフル63・
・・入口室 64・・・出口室 68・・・石英窓(外
5名)− −ヌ、227 ミクロン −1ff/1 FIG、 8 FIG、 9 鍔間(抄) TffJVt(秒)
FIG. 1 is a perspective view of the combined force raid scope with a portion of the wall removed. FIG. 2 is a longitudinal sectional view taken along line 2-2 in FIG. 1. FIG. 3 is a cross-sectional view taken along line 3--3 in FIG. FIG. 4 is a longitudinal cross-sectional view showing a second embodiment of the device of the invention, taken in a section perpendicular to FIG. 2 (which shows the embodiment of FIG. 1). Accordingly, the lamp in FIG. 4 is shown in cross section and not in side view. FIG. 5 is an outline diagram of an automated system for rapidly heating semiconductor wafers in a production line. FIG. 6 is a graph showing the relationship between temperature and processing depth in isothermal heating, heat beam heating, and adiabatic heating. FIG. 7 is a graph showing typical implant densities at various depths, both when implanted and after different types of hardening. FIG. 8 is a graph showing the relationship between temperature and time in the first example. FIG. 9 corresponds to FIG. 8, but shows the relationship between temperature and time in a second embodiment of the invention. 10... Concentrating iron body 10a... Upper condensing end body 11,
lla...Side wall 12, 12a...End wall 13.13
a... Coating 14... Radiation source 16... Optical system cavity 17... Lamp 18... Semiconductor wafer 19... Lower part mixing 21... Ring 22... Handle 24... - Curved support element 29... No. 2 condensing iron body 31...
Side wall 32... End wall 33... Coating 46.
...Radiation source 47...Flash tube 48...
Terminal 49-52...Bus bar 53...Power supply source 5
6... Optical pyrometer 57... Inclined opening 59 River cooling housing 60.61... Guide t62... Baffle 63.
... Entrance room 64... Exit room 68... Quartz window (5 people outside) - - Nu, 227 microns - 1ff/1 FIG, 8 FIG, 9 Tsuba (excerpt) TffJVt (seconds)

Claims (1)

【特許請求の範囲】 (1)中空の集光置体と、 前記集光置体の一方の端部な閉じ、内側表面が反射面と
なっている壁手段と、 前記集光端体内に配置され、まわりに熱放射線を発散し
、当該集光端体に沿った両方向に熱放射線を伝達するラ
ンプ手段と、 該ランプ手段から放射され、前記集光置体によって位置
決めされる熱放射線の経路内でワークピースを支持する
支持手段とを備えて成シ、該支持手段が、前記壁手段か
ら離れて前記ランプ手段の側部に配置され、 前記支持手段は、当該支持手段で支持されたワークピー
スが、前記ランプ手段から放射され前記壁手段の内面で
反射されしかも前記光罐体で集束された熱放射線により
比較的均一に加熱されるよう、前記ランプ手段から充分
に離されているような半導体ウェーハの加熱装置。 (2、特許請求の範囲第1項に記載の加熱装置において
、前記集光置体がカレイドスコープである加熱装置。 (3)直径の大きなドウパントインブラント半導体ウェ
ーハを急速に焼きなますため加熱する方法において、 1ランプ手段と集光置体を使用して、前記ウェーハを比
較的均一に等温加熱する段階と、パルス発光ランプ手段
と集光置体を使用して、前記等温加熱段階で前記半導体
材料を昇温した後、前記ウェーハのドウパントインブラ
ント表面区域を比較的均一に熱線束加熱する段階とを有
する半導体ウェーハの加熱方法。 (4)直径の大きな半導体ウェーハを焼きなます方法に
おいて、 閉じた内面反射端部を持ち、当該端部に比較的近接して
放射熱エネルギ源を収容しているカレイドスコープを設
ける段階と、 前記カレイドスコープを使用して、前記エネルギ源から
の熱放射線をほぼ均一にする段階と、前記エネルギが比
較的均一になっている場所に、直径の大きな半導体ウェ
ーハを配置する段階と、均一なエネルギを使用して前記
ウェーハをほぼ均一に加熱し、所望の焼きなましを行な
う段階とを有する半導体ウェーハの加熱方法。
[Scope of Claims] (1) A hollow light condensing body; a closed end of one end of the light condensing body; and a wall means whose inner surface is a reflective surface, and disposed within the light condensing body. lamp means emitting thermal radiation thereabout and transmitting thermal radiation in both directions along said condensing end body; support means for supporting a workpiece at a support means, said support means being disposed on a side of said ramp means remote from said wall means, said support means supporting a workpiece supported by said support means; is sufficiently spaced from said lamp means to be relatively uniformly heated by thermal radiation emitted from said lamp means, reflected by the inner surface of said wall means, and focused by said optical enclosure. Wafer heating equipment. (2. The heating device according to claim 1, wherein the light condensing device is a kaleidoscope. (3) Heating for rapidly annealing a dopant implanted semiconductor wafer having a large diameter. 1, using a lamp means and a light concentrator to relatively uniformly isothermally heat the wafer; (4) A method for annealing a large diameter semiconductor wafer, the method comprising the steps of heating a semiconductor material and then relatively uniformly heating a dopant implant surface area of the wafer with a thermal flux. , providing a kaleidoscope having a closed, internally reflective end and housing a radiant thermal energy source relatively proximate to the end; and using the kaleidoscope to radiate thermal radiation from the energy source. placing a large diameter semiconductor wafer at a location where the energy is relatively uniform; and heating the wafer substantially uniformly using the uniform energy to achieve the desired temperature. a method for heating a semiconductor wafer, the method comprising: annealing the semiconductor wafer;
JP4024685A 1984-02-28 1985-02-28 Device and method for heating semiconductor wafer Pending JPS60258928A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58432284A 1984-02-28 1984-02-28
US584322 1984-02-28

Publications (1)

Publication Number Publication Date
JPS60258928A true JPS60258928A (en) 1985-12-20

Family

ID=24336849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4024685A Pending JPS60258928A (en) 1984-02-28 1985-02-28 Device and method for heating semiconductor wafer

Country Status (1)

Country Link
JP (1) JPS60258928A (en)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141298A (en) * 2000-11-02 2002-05-17 Toshiba Corp Method for manufacturing semiconductor device
JP2003173983A (en) * 2001-06-20 2003-06-20 Dainippon Screen Mfg Co Ltd Heat treating apparatus
US6856762B2 (en) 2002-08-21 2005-02-15 Dainippon Screen Mfg. Co., Ltd. Light irradiation type thermal processing apparatus
US6859616B2 (en) 2002-12-05 2005-02-22 Dainippon Screen Mfg. Co., Ltd. Apparatus for and method of heat treatment by light irradiation
US6885815B2 (en) 2002-07-17 2005-04-26 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus performing irradiating a substrate with light
US6936797B2 (en) 2002-06-25 2005-08-30 Dainippon Screen Mfg. Co., Ltd. Thermal processing method and thermal processing apparatus for substrate employing photoirradiation
JP2005527972A (en) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド Semiconductor pulse heat treatment method using a combination of heat sources
US6998580B2 (en) 2002-03-28 2006-02-14 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US7034255B2 (en) 2003-04-16 2006-04-25 Dainippon Screen Mfg., Co. Ltd. Light irradiation type thermal processing apparatus
US7041939B2 (en) 2003-12-01 2006-05-09 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US7062161B2 (en) 2002-11-28 2006-06-13 Dainippon Screen Mfg. Co., Ltd. Photoirradiation thermal processing apparatus and thermal processing susceptor employed therefor
US7068926B2 (en) 2003-08-26 2006-06-27 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus of light-emission type and method of cleaning same
US7072579B2 (en) 2003-05-21 2006-07-04 Dainippon Screen Mfg. Co., Ltd. Light irradiation type thermal processing apparatus and method of adjusting light irradiation intensity
US7091453B2 (en) 2003-02-27 2006-08-15 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus by means of light irradiation
JP2007500447A (en) * 2003-07-28 2007-01-11 マットソン テクノロジイ インコーポレイテッド System for processing processed objects
US7230709B2 (en) 2003-06-30 2007-06-12 Dainippon Screen Mfg. Co., Ltd. Measuring method and measuring apparatus of optical energy absorption ratio, and thermal processing apparatus
JP2007274007A (en) * 2007-06-18 2007-10-18 Toshiba Corp Method for manufacturing semiconductor device
US7327947B2 (en) 2001-10-29 2008-02-05 Dainippon Screen Mfg. Co., Ltd. Heat treating apparatus and method
JP2009231608A (en) * 2008-03-24 2009-10-08 Dainippon Screen Mfg Co Ltd Heat treatment equipment
JP2009260061A (en) * 2008-04-17 2009-11-05 Dainippon Screen Mfg Co Ltd Method of producing quartz window and thermal treatment device
JP2009302131A (en) * 2008-06-10 2009-12-24 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
JP2010093282A (en) * 2000-12-04 2010-04-22 Mattson Technology Canada Inc Method and system for heat treatment
US7935913B2 (en) 2003-09-18 2011-05-03 Dainippon Screen Mfg. Co., Ltd. Apparatus and method for thermal processing of substrate
US8005351B2 (en) 2007-05-01 2011-08-23 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP2012064742A (en) * 2010-09-16 2012-03-29 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
US8624165B2 (en) 2010-09-16 2014-01-07 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus for heating substrate by irradiating substrate with flashes of light
JP2014135507A (en) * 2014-03-17 2014-07-24 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
US9279727B2 (en) 2010-10-15 2016-03-08 Mattson Technology, Inc. Methods, apparatus and media for determining a shape of an irradiance pulse to which a workpiece is to be exposed
JP2016042569A (en) * 2014-08-15 2016-03-31 茂迪股▲分▼有限公司 Processing device
US9343313B2 (en) 2011-03-23 2016-05-17 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US9482468B2 (en) 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
US9799517B2 (en) 2015-07-06 2017-10-24 SCREEN Holdings Co., Ltd. Apparatus and method for light-irradiation heat treatment
US9922889B2 (en) 2015-11-04 2018-03-20 SCREEN Holdings Co., Ltd. Thermal processing method and thermal processing apparatus through light irradiation
US10249519B2 (en) 2016-02-24 2019-04-02 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US10347512B2 (en) 2015-07-06 2019-07-09 SCREEN Holdings Co., Ltd. Method and apparatus for light-irradiation heat treatment
US10354894B2 (en) 2016-02-18 2019-07-16 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US11004693B2 (en) 2015-05-13 2021-05-11 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
US11089657B2 (en) 2015-03-06 2021-08-10 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US11183403B2 (en) 2017-09-21 2021-11-23 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment apparatus

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141298A (en) * 2000-11-02 2002-05-17 Toshiba Corp Method for manufacturing semiconductor device
JP2010093282A (en) * 2000-12-04 2010-04-22 Mattson Technology Canada Inc Method and system for heat treatment
JP2003173983A (en) * 2001-06-20 2003-06-20 Dainippon Screen Mfg Co Ltd Heat treating apparatus
US7327947B2 (en) 2001-10-29 2008-02-05 Dainippon Screen Mfg. Co., Ltd. Heat treating apparatus and method
US6998580B2 (en) 2002-03-28 2006-02-14 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US7381928B2 (en) 2002-03-28 2008-06-03 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
JP2005527972A (en) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド Semiconductor pulse heat treatment method using a combination of heat sources
US6936797B2 (en) 2002-06-25 2005-08-30 Dainippon Screen Mfg. Co., Ltd. Thermal processing method and thermal processing apparatus for substrate employing photoirradiation
US6885815B2 (en) 2002-07-17 2005-04-26 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus performing irradiating a substrate with light
US6856762B2 (en) 2002-08-21 2005-02-15 Dainippon Screen Mfg. Co., Ltd. Light irradiation type thermal processing apparatus
US7062161B2 (en) 2002-11-28 2006-06-13 Dainippon Screen Mfg. Co., Ltd. Photoirradiation thermal processing apparatus and thermal processing susceptor employed therefor
US6859616B2 (en) 2002-12-05 2005-02-22 Dainippon Screen Mfg. Co., Ltd. Apparatus for and method of heat treatment by light irradiation
US7091453B2 (en) 2003-02-27 2006-08-15 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus by means of light irradiation
US7034255B2 (en) 2003-04-16 2006-04-25 Dainippon Screen Mfg., Co. Ltd. Light irradiation type thermal processing apparatus
US7072579B2 (en) 2003-05-21 2006-07-04 Dainippon Screen Mfg. Co., Ltd. Light irradiation type thermal processing apparatus and method of adjusting light irradiation intensity
US7230709B2 (en) 2003-06-30 2007-06-12 Dainippon Screen Mfg. Co., Ltd. Measuring method and measuring apparatus of optical energy absorption ratio, and thermal processing apparatus
JP2007500447A (en) * 2003-07-28 2007-01-11 マットソン テクノロジイ インコーポレイテッド System for processing processed objects
US7068926B2 (en) 2003-08-26 2006-06-27 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus of light-emission type and method of cleaning same
US7935913B2 (en) 2003-09-18 2011-05-03 Dainippon Screen Mfg. Co., Ltd. Apparatus and method for thermal processing of substrate
US7041939B2 (en) 2003-12-01 2006-05-09 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US9482468B2 (en) 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
US8693857B2 (en) 2007-05-01 2014-04-08 Mattson Technology, Inc. Irradiance pulse heat-treating methods and apparatus
US8005351B2 (en) 2007-05-01 2011-08-23 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP2007274007A (en) * 2007-06-18 2007-10-18 Toshiba Corp Method for manufacturing semiconductor device
JP2009231608A (en) * 2008-03-24 2009-10-08 Dainippon Screen Mfg Co Ltd Heat treatment equipment
JP2009260061A (en) * 2008-04-17 2009-11-05 Dainippon Screen Mfg Co Ltd Method of producing quartz window and thermal treatment device
JP2009302131A (en) * 2008-06-10 2009-12-24 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
JP2012064742A (en) * 2010-09-16 2012-03-29 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
US8624165B2 (en) 2010-09-16 2014-01-07 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus for heating substrate by irradiating substrate with flashes of light
US9279727B2 (en) 2010-10-15 2016-03-08 Mattson Technology, Inc. Methods, apparatus and media for determining a shape of an irradiance pulse to which a workpiece is to be exposed
US9805932B2 (en) 2011-03-23 2017-10-31 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US9343313B2 (en) 2011-03-23 2016-05-17 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US10276385B2 (en) 2011-03-23 2019-04-30 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US10879072B2 (en) 2011-03-23 2020-12-29 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
JP2014135507A (en) * 2014-03-17 2014-07-24 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
JP2016042569A (en) * 2014-08-15 2016-03-31 茂迪股▲分▼有限公司 Processing device
US11089657B2 (en) 2015-03-06 2021-08-10 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US11004693B2 (en) 2015-05-13 2021-05-11 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
US9799517B2 (en) 2015-07-06 2017-10-24 SCREEN Holdings Co., Ltd. Apparatus and method for light-irradiation heat treatment
US10347512B2 (en) 2015-07-06 2019-07-09 SCREEN Holdings Co., Ltd. Method and apparatus for light-irradiation heat treatment
US9922889B2 (en) 2015-11-04 2018-03-20 SCREEN Holdings Co., Ltd. Thermal processing method and thermal processing apparatus through light irradiation
US10297514B2 (en) 2015-11-04 2019-05-21 SCREEN Holdings Co., Ltd. Thermal processing method and thermal processing apparatus through light irradiation
US10490465B2 (en) 2015-11-04 2019-11-26 SCREEN Holdings Co., Ltd. Thermal processing method and thermal processing apparatus through light irradiation
US10354894B2 (en) 2016-02-18 2019-07-16 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US10249519B2 (en) 2016-02-24 2019-04-02 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment apparatus
US11183403B2 (en) 2017-09-21 2021-11-23 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment apparatus

Similar Documents

Publication Publication Date Title
JPS60258928A (en) Device and method for heating semiconductor wafer
US4698486A (en) Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
US4649261A (en) Apparatus for heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
US6963692B2 (en) Heat-treating methods and systems
JP3215155B2 (en) Method for rapid heat treatment of semiconductor wafer by irradiation
JP2961123B2 (en) Rapid heat treatment of semiconductor disks by electromagnetic radiation.
US4504323A (en) Method for annealing semiconductors with a planar source composed of flash discharge lamps
US10903126B2 (en) Light irradiation type heat treatment method and heat treatment apparatus
US4659422A (en) Process for producing monocrystalline layer on insulator
KR102126119B1 (en) Heat treatment method
TW201342480A (en) Managing thermal budget in annealing of substrates
US4469529A (en) Method for heating semiconductor wafer by means of application of radiated light with supplemental circumferential heating
US5991508A (en) Thermal processing apparatus with a shield between heater and substrate
US4468259A (en) Uniform wafer heating by controlling light source and circumferential heating of wafer
KR102093007B1 (en) Heat treatment apparatus
TW201740438A (en) Heat treatment susceptor and heat treatment apparatus
US4543472A (en) Plane light source unit and radiant heating furnace including same
JP2009123807A (en) Heat treatment apparatus
JP2010073787A (en) Heat treatment apparatus
TWI671804B (en) Heat treatment apparatus
WO2002047123A1 (en) Heat-treating methods and systems
KR20180119129A (en) Rod-shaped lamp and heat treatment apparatus
GB2406709A (en) Heat-treating methods and systems