JPS60257655A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS60257655A
JPS60257655A JP59114174A JP11417484A JPS60257655A JP S60257655 A JPS60257655 A JP S60257655A JP 59114174 A JP59114174 A JP 59114174A JP 11417484 A JP11417484 A JP 11417484A JP S60257655 A JPS60257655 A JP S60257655A
Authority
JP
Japan
Prior art keywords
point
points
data
address data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59114174A
Other languages
Japanese (ja)
Inventor
Takashi Nimata
二俣 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59114174A priority Critical patent/JPS60257655A/en
Publication of JPS60257655A publication Critical patent/JPS60257655A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain ease of picture processing with less memory capacity by obtaining an address of 8 points near a branching point detecting a two-dimensional picture data subjected to thinning processing and obtaining a code value representing a position of a point having logical 1 of a noted point near the 8 points. CONSTITUTION:A characteristic point detecting circuit 6 detects an end point and a branch point in a thinned picture and its address data is stored in a data memory 8. An end point detecting circuit 9 uses a picture element having logial 1 near the 8 branching points as a tracking end point and its address data and that of the branching points are stored in a tracking end point table. Thus, the memory capacity of a thinning picture memory required is less and the address calculation to read the value of the noted picture element near the 8 points is omitted, then the picture is processed very easily and surely.

Description

【発明の詳細な説明】 この発明は、入力された2値の画像データ全細線化し、
これにより得られた点列のアドレス請求める画像処理装
置に関するものである。
[Detailed Description of the Invention] This invention converts input binary image data into thin lines,
The present invention relates to an image processing apparatus that can request the address of a point sequence obtained by this method.

〔従来技術〕[Prior art]

従来この種の画像処理装置としては、第1図に示すもの
があった。第1図は従来の画像処理装置を示すブロック
構成図である。図において、1は2値の画像データを、
画像処理装置へ入力する画像データ入力装置、2は画像
データ全記憶する画像メモリ、3は画像メモリ2に記憶
された画像データ全細線化する細線化回路、4は細線化
された画像データを記憶する細線化画像メモリ、5は細
線化画像メモリ4に記憶された画像データの任意の1画
素子の値をゼロとする画素消去回路、6は、細線化画像
メモリ4に記憶された画像データにおける特徴点となる
画素を検出し、この画素のアドレスデータをめる特徴点
検出回路、7は細線化画像メモリ4に記憶された画像デ
ータにおける点列のアドレスデータをめる点列化プロセ
ッサ、8は点列化プロセッサ7でめられた点列のアドレ
スデータを記憶するデータメモリである。第2図は、第
1図の画像処理装置において、8近傍の画像データを示
す模式図である。
A conventional image processing apparatus of this type is shown in FIG. FIG. 1 is a block diagram showing a conventional image processing apparatus. In the figure, 1 indicates binary image data,
An image data input device for inputting to the image processing device; 2 an image memory for storing all image data; 3 a thinning circuit for thinning all of the image data stored in the image memory 2; 4 storing thinned image data. 5 is a pixel erasure circuit that sets the value of any one pixel of the image data stored in the thinned image memory 4 to zero; 6 is a pixel erase circuit that sets the value of any one pixel of the image data stored in the thinned image memory 4 to A feature point detection circuit that detects a pixel serving as a feature point and stores address data of this pixel; 7 is a point string processing processor that stores address data of a point string in the image data stored in the thinned image memory 4; 8; is a data memory that stores address data of the point sequence determined by the point sequence forming processor 7. FIG. 2 is a schematic diagram showing eight neighboring image data in the image processing apparatus shown in FIG.

さて、上記したアドレスデータは、2次元画像データに
おけるX座標とX座標である。第1行。
Now, the address data described above is the X coordinate and the X coordinate in the two-dimensional image data. 1st line.

第1列の画素のX座標はiS X座標はjである。The X coordinate of the pixel in the first column is iS, and the X coordinate is j.

値1を持つ画素で、下記(1)式で捷る値Pが2゜6.
8のいずれかである時、この画素を特徴点とする。
For a pixel with a value of 1, the value P to be divided by the following equation (1) is 2°6.
8, this pixel is defined as a feature point.

ただし、fQ) 、 f(z) 、・・・・・・、f(
8)は、第2図に示す様に、着目する画素f(0)と8
近傍の画素の値(0又は1)である。また、f (9)
 = f (1)とする。特徴点の内、p=2のものを
端点、P=6又Usのもの全分岐点とし、両者を区別す
る。また、細線化画像において、値1を持つ画素が8連
結でつながったものが点列である。点列のアドレスデー
タ全求めるための追跡処理は、線分ごとに行う。特徴点
と特徴点との間の点列が線分である。ただし、線分の途
中に特徴点は存在しない。
However, fQ), f(z),..., f(
8) is the pixel of interest f(0) and 8, as shown in Figure 2.
This is the value (0 or 1) of a nearby pixel. Also, f (9)
= f (1). Among the feature points, those with p=2 are defined as end points, and those with P=6 or Us are defined as all branch points, and the two are distinguished. Furthermore, in the thin line image, a dot sequence is a series of 8 pixels having a value of 1. The tracing process to obtain all the address data of the point sequence is performed for each line segment. A line segment is a sequence of points between feature points. However, there are no feature points in the middle of the line segment.

第3図は、第1図の画像処理装置において、細線化画像
メモリに記憶された細線化画像における点列を示す図で
ある。
FIG. 3 is a diagram showing a dot sequence in the thinned image stored in the thinned image memory in the image processing apparatus of FIG. 1.

次に、上記第1図に示す従来の画像処理装置の動作につ
いて説明する。特徴点検出回路6は、細線化画像におい
て、端点及び分岐点全検出し、そのアドレスデータ全デ
ータメモリ8に格納する。
Next, the operation of the conventional image processing apparatus shown in FIG. 1 will be explained. The feature point detection circuit 6 detects all end points and branch points in the thinned image, and stores the address data in the all data memory 8.

また、細線化画像メモリ4において、端点には3以上の
奇数ラベルを、分岐点には偶数ラベルをそれぞれ与える
。第3図に示す様に、各画素に付された値がラベリング
の結果である。次に、点列化プロセッサ7は、細線化画
像において、端点全始点として、点列を端点又は分岐点
に突き当たる捷で追跡する。この時、次の画素全検出す
るため、着目している画素の8近傍の画素のアドレスを
それぞれ導出し、各アドレスで指示される画素の値を、
IV1]l腺化画像メモリ4より読み出す。この読み出
した値が2以ヒであれば、端点又は分岐点であることを
侠知する。
Further, in the thin line image memory 4, end points are given odd labels of 3 or more, and branch points are given even labels. As shown in FIG. 3, the value assigned to each pixel is the result of labeling. Next, the point sequence processing processor 7 traces the point sequence in the thinned image at the point where the end point or the branch point hits, with all the end points as starting points. At this time, in order to detect all the next pixels, derive the addresses of the eight neighboring pixels of the pixel of interest, and calculate the value of the pixel indicated by each address.
IV1] Read from the glandular image memory 4. If this read value is 2 or more, it is known that the point is an end point or a branch point.

従来の画像処理装置は以上の様に構成されているので、
細線化画像メモリ4において、1画素当り2ビット以−
」二割り当てる必要があり、このため、メモリ容量が多
く入用となる欠点かあった。また、着目した画素の8近
傍の画素の値全読み出すために、8近傍の個々の画素に
ついて、アドレスを計算する必要があり、その画像処理
が非常に繁雑になるなどの欠点があった。
Since the conventional image processing device is configured as described above,
In the thinned image memory 4, 2 bits or more per pixel
''2, which had the disadvantage of requiring a large amount of memory. Furthermore, in order to read out all the values of the eight neighboring pixels of the pixel of interest, it is necessary to calculate addresses for each of the eight neighboring pixels, which has the disadvantage that the image processing becomes extremely complicated.

〔発明の概安〕[Summary of the invention]

この発明は、上記の碌な従来のものの欠点を改善する目
的でなされたもので、入力された2次元画像データを細
線化して得られた点列のアドレスをめるために、刊」線
化さ才1.た2次元画像データにおける検出した分岐点
の8近傍の点のアドレスをめ、着目した点の8近傍の点
で値1を持つ点の位置を示すコード値をめ、この点の8
近傍の点のアドレスデータを出力し、細線化された2次
元画像データにおける値1を持つ点列のアドレスデータ
を、線分ごとに追跡しながらめる様にすることにより、
必要とする細線化画像メモリのメモリ容にを少なくして
、画像処理を容易に、かつ確実に行うことができる画像
処理装(首な提供するものである。
This invention was made for the purpose of improving the shortcomings of the above-mentioned conventional systems. Sasai 1. Find the addresses of the 8 neighboring points of the detected bifurcation point in the two-dimensional image data, find the code value indicating the position of the point with value 1 among the 8 neighboring points of the point of interest, and calculate the 8th point of this point.
By outputting the address data of neighboring points and tracing the address data of the point sequence with the value 1 in the thinned two-dimensional image data for each line segment,
The present invention provides an image processing device that can easily and reliably perform image processing while reducing the memory capacity of the thinned image memory required.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の実施例を図について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第4図はこの発明の一実施例である画像処理装置を示す
ブロック構成図で、第1図と同一部分けfil−符号を
用いて表示してあり、峰の詳ρ(]な説明は省略する。
FIG. 4 is a block configuration diagram showing an image processing device that is an embodiment of the present invention, and the same parts as in FIG. do.

図において、符号1〜8で示す構成体は、第1図に示す
ものと同じものである。9は、特徴点検出回路6によっ
て検出された分岐点の8近傍の画素の内で値1を持つ画
素をすべて検出し、そのアドレスデータ全データメモリ
8に格納する端点検出回路、10は、第2図に示す様に
、着目する画素f(0)のアドレスデータを入力し、f
(1)が1であれば1?、f(2)が1であれば2を、
f(3)が1であれば3を、f(4)が1であれば4を
、f (5)が1であれば5を、f(6)が1であれは
6を、f(7)が1であれば7全、f(8)が1であれ
ば8を、f (1) 。
In the figure, structures designated by numerals 1 to 8 are the same as those shown in FIG. Reference numeral 9 indicates an end point detection circuit that detects all pixels having a value of 1 among the 8 neighboring pixels of the branch point detected by the feature point detection circuit 6, and stores the address data in the entire data memory 8; As shown in Figure 2, input the address data of the pixel f(0) of interest, and
If (1) is 1, is it 1? , if f(2) is 1, then 2,
If f(3) is 1, set 3; if f(4) is 1, set 4; if f(5) is 1, set 5; if f(6) is 1, set 6; f( If 7) is 1, then 7, and if f(8) is 1, then 8, f (1).

f(2)、 f(3)、 f(4)、 f(5)、 f
(6)、 f(7)、f(8ンがいずれも0であれば0
を出力する3×3コ一ド化回路である。また、11は、
着目する画素のアドレスデータ(x、y)と、3×3コ
一ド化回路10の出力値(以下、3×3コード値と省略
する)とを入力し、3×3コード値が1であればアドレ
スデータ(x−1,)’−1)を、3×3コード値が2
であればアドレスデータ(x、y−1)を、3×3コー
ド値が3であればアドレスデータ(X+1、y−1)を
、3×3コード値が4であればアドレスデータ(x+1
.y)を、3×3コード値が5であればアドレスデータ
(x +1− + y +1 )?、3×3コード値が
6であればアドレスデータ(x r y +1 )を、
3×3コードイ直が7であればアドレスデータ(x−1
,y+1)を、3×3コード値が8であればアドレスデ
ータ(x−1,y)全それぞれ出力するアドレスデータ
算出回路であるO 第5図は、第4図の画像処理装置において、細線化画像
メモリで記憶された#1線化画像における点列全示す図
、第6図は、第4図の画像処理装置において、端点検出
回路により得られた追跡用端点テーブルの内容を示す模
式図、第7図は、第4図の画像処理装置において、画素
のアドレスをめる手順を示す説明図である。
f(2), f(3), f(4), f(5), f
(6), f(7), f(0 if all 8 are 0)
This is a 3×3 code circuit that outputs . In addition, 11 is
Input the address data (x, y) of the pixel of interest and the output value of the 3 x 3 code conversion circuit 10 (hereinafter abbreviated as 3 x 3 code value), and confirm that the 3 x 3 code value is 1. If so, the address data (x-1,)'-1) is changed to 3x3 code value 2.
If the 3x3 code value is 3, the address data (X+1, y-1) is set. If the 3x3 code value is 4, the address data (x+1) is set.
.. y), and if the 3×3 code value is 5, then the address data (x +1- + y +1)? , if the 3×3 code value is 6, the address data (x r y +1) is
If the 3×3 code is 7, the address data (x-1
. FIG. 6 is a schematic diagram showing the contents of the tracking end point table obtained by the end point detection circuit in the image processing device shown in FIG. 4. , FIG. 7 is an explanatory diagram showing a procedure for determining pixel addresses in the image processing apparatus of FIG. 4.

次に、上記第4図に示すこの発明の一実施例である画像
処理装置の動作について説明する。特徴点検出回路6で
は、細線化画像における端点及び分岐点全検出し、その
アドレスデータをデータメモリ8に格納する。端点検出
回路9では、分岐点について、その8近傍で値1を持つ
画素を追跡用端点として、そのアドレスデータと分岐点
のアドレスデータを、第6図に示す様な追跡用端点テー
ブルに格納する。第5図(おいて、■で示す画素が端点
、ムで示す画素が追跡用端点である。第6図において、
フラグ1は、端点又は追跡用端点が追跡済であれば値O
全、未追跡であれば値1をそれぞれ持っている。捷た、
(追跡用)端点のアドレスデータ(X+ +y+ L(
Xz +3’2 L(X3 +Ys L(xt+y4 
) + (X5 +Ya ) + (X6+ye )は
、それぞれ1幀次に、第5図に示す画素122画素13
1画素142画素151画素169画素17のアドレス
データを表わしている。フラグ2は、端点てあれば値0
會、追跡用端点てあれば値1をそれぞれ持っている。
Next, the operation of the image processing apparatus shown in FIG. 4, which is an embodiment of the present invention, will be described. The feature point detection circuit 6 detects all end points and branch points in the thinned image, and stores the address data in the data memory 8. The end point detection circuit 9 stores the address data of the branch point and the address data of the branch point in a tracking end point table as shown in FIG. 6, with pixels having a value of 1 in the 8 vicinity of the branch point as tracking end points. . In Fig. 5, the pixels indicated by ■ are the end points, and the pixels indicated by mu are the tracking end points. In Fig. 6,
Flag 1 has the value O if the endpoint or tracking endpoint has been tracked.
If it is tracked or not tracked, it has a value of 1. I cut it,
(For tracking) End point address data (X+ +y+ L(
Xz +3'2 L(X3 +Ys L(xt+y4
) + (X5 +Ya) + (X6+ye) are the pixels 122 and 13 shown in FIG.
It represents address data of 1 pixel, 142 pixels, 151 pixels, 169 pixels, and 17 pixels. Flag 2 has a value of 0 if there is an end point.
If there is a tracking end point, each has a value of 1.

また、特徴点のアドレスデータは、フラグ2が値1を持
つ追跡用端点について、その8近傍の分岐点である画素
18のアドレスデータである。点列化プロセッサ7は、
画素消去回路5によシ■、△で示される画素の値を0と
した後、細線化画像における端点又は追跡用端点から点
列全追跡する。
Further, the address data of the feature point is the address data of the pixel 18 which is the eight neighboring branch points for the tracking end point whose flag 2 has the value 1. The point array processor 7 is
After the pixel erasing circuit 5 sets the values of the pixels indicated by ♦ and △ to 0, the entire point sequence is traced from the end point or the tracking end point in the thinned image.

この時、次の画素のアドレスをめる手順を、第7図を用
いて説明する。第7図の矢印で示す画素が、今、着目し
ている画素である場合に、この着目している画素のアド
レスデータ’fi=(x、y)とする。図の点線で囲ま
れた画素は、追跡済で1直が0となっている。3×3コ
一ド化回路10は、図の矢印で示す画素に着目し、S(
×3コード化処理全行い、3×3コードイ直3を出力す
る。アドレスデータ算出回路11は、着目する画素のア
ドレスデータ(x 、 ’y )と3×3コード値3を
人力し、アドレスデータ(x+1.y−1)k出力する
The procedure for determining the address of the next pixel at this time will be explained using FIG. When the pixel indicated by the arrow in FIG. 7 is the pixel of interest, the address data of the pixel of interest is set to 'fi=(x, y). Pixels surrounded by dotted lines in the figure have already been tracked, and 1st shift is 0. The 3×3 code conversion circuit 10 focuses on the pixels indicated by the arrows in the figure, and calculates S(
Performs all ×3 encoding processing and outputs 3 × 3 code I direct 3. The address data calculation circuit 11 manually inputs the address data (x, 'y) of the pixel of interest and the 3×3 code value 3, and outputs the address data (x+1.y-1)k.

このアドレスデータは、次に着目すべき画素のアドレス
データである。画素消去回路5はアドレスデータ(x+
1 、y〜1)で示される画素の値を0とする。3×3
コード値が0である時、今、着目している画素のアドレ
スデータと、追跡用端点テーブル中でフラグ1の値が1
である各端点のアドレスデータと全比較し、X座標、X
座標の差が共に1以内であるもの全見付ける。この様に
して見付かったアドレスデータが端点のものであれば、
この端点が、今追跡中の線分の終点である。1だ、見付
かったアドレスデータが追跡用端点のものであれば、特
徴点のアドレスデータが、今追跡中の線分の終点のアド
レスデータである。追跡した線分の始点、終点となる端
点又は追跡用端点について、追跡用端点テーブルのフラ
グ1の値kOKする。1つの線分についての追跡処理が
終ったら、第6図において、フラグ1が1である端点又
は追跡用端点全見付けて、これ(−次に追跡する線分の
始点とする。追跡用端点テーブルのフラグ1のすべてが
Oとなるまで、以上の追跡処理が行われる。
This address data is the address data of the next pixel of interest. The pixel erasing circuit 5 receives address data (x+
1, y~1) is set to 0. 3×3
When the code value is 0, the address data of the pixel of interest and the value of flag 1 in the tracking end point table are 1.
All comparisons are made with the address data of each end point, and the X coordinate,
Find all coordinates whose differences are within 1. If the address data found in this way is for the end point,
This end point is the end point of the line segment currently being traced. 1. If the address data found is for the tracking end point, the address data of the feature point is the address data of the end point of the line segment currently being tracked. The value kOK of flag 1 in the tracing end point table is set for the end point or tracing end point that is the start point or end point of the traced line segment. When the tracing process for one line segment is completed, in FIG. 6, find all the endpoints or tracing endpoints whose flag 1 is 1, and set this (- as the starting point of the next line segment to be traced. Tracing endpoint table) The above tracking process is performed until all of the flags 1 become O.

以上の説明で明らかな様に、この発明による画像処理装
置によれば、点列のアドレス全求める対象となる細線化
画像メモリ4において、画素当り1ビツトのメモリで済
み、また、着目する画素の8近傍の画素の値を読み出す
だめのアドレス計算を行う必要がなくなる。
As is clear from the above description, according to the image processing device according to the present invention, in the thinned image memory 4 from which all addresses of a point sequence are to be calculated, only one bit of memory is required per pixel, and There is no need to perform address calculation to read out the values of pixels in the 8 neighborhood.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明した様に、画像処理装置において、
入力された2次元画像データ全細線化して得られた点列
のアドレスをめるために、細線化された2次元画像デー
タにおける検出した分岐点の8近傍の点のアドレスをめ
、着目した点の8近傍の点で値1を持つ点の位置金示す
コード値をめ、この点の8近傍の点のアドレスデータを
出力し、細線化された2次元画像データにおける値1を
持つ点列のアドレスデータを、線分ごとに追跡しながら
める様にしたので、必要とする細線化画像メモリのメモ
リ容敏が少なくて済み、また、着目した画素の8近傍の
画素の値全読み出すためのアドレス計算全省略できるか
ら、画像処理全極めて容易に、かつ確実に行うことがで
きるという優れた効果を奏するものである。
As explained above, the present invention provides an image processing device that includes:
In order to find the address of the point sequence obtained by thinning the input 2D image data, find the addresses of 8 points in the vicinity of the detected branch point in the thinned 2D image data, and calculate the point of interest. Find the code value indicating the position of the point with the value 1 among the 8 neighboring points of this point, output the address data of the 8 neighboring points of this point, and calculate the sequence of points with the value 1 in the thinned two-dimensional image data. Since the address data can be read by tracing each line segment, the memory sensitivity of the thinned image memory required is reduced, and it is also possible to Since all address calculations can be omitted, all image processing can be performed extremely easily and reliably, which is an excellent effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の画像処理装置を示すブロック構成図、第
2図は、第1図の画像処理装置において、8近傍の画像
データを示す模式図、第3図は、第1図の画像処理装置
において、細線化画像メモリに記憶された細線化画像に
おける点列全示す図、第4図はこの発明の一実施例であ
る画像処理装置を示すブロック構成図、第5図は、第4
図の画像処理装置において、細線化画像メモリで記憶さ
れた細線化画像における点列を示す図、第6図は、第4
図の画像処理装置において、端点検出回路により得られ
た追跡用端点テーブルの内gk示す構成図、第7図は、
第4図の画像処理装置において、画素のアドレス計算め
る手順を示す説明図である。 図において、1・・・画像ゲータ入力装置、2・・・画
像メモリ、3・・・細線化回路、4・・・細線化画像メ
モリ、5・・画素消去回路、6・・・特徴点検出回路、
7・・点列化プロセッサ、8・・・データメモリ、9・
・・端点検出回路、10・・・3×3コ一ド化回路、1
1・・アドレスデータ算出回路、12〜18・・・画素
である0 なお、各図中、同一符号は同一、又は相当部分ケ示す。 代理人 大岩増雄 第1図 第2図 第3図 第4図 第 6 図 第7図
FIG. 1 is a block configuration diagram showing a conventional image processing device, FIG. 2 is a schematic diagram showing 8 neighboring image data in the image processing device shown in FIG. 1, and FIG. 3 is a block diagram showing the image processing device shown in FIG. In the apparatus, FIG. 4 is a block diagram showing the entire dot sequence in the thinned image stored in the thinned image memory, and FIG.
In the image processing apparatus shown in the figure, FIG.
In the image processing apparatus shown in the figure, FIG. 7 is a configuration diagram showing gk of the tracking end point table obtained by the end point detection circuit.
5 is an explanatory diagram showing a procedure for calculating pixel addresses in the image processing apparatus of FIG. 4. FIG. In the figure, 1... Image gater input device, 2... Image memory, 3... Thinning circuit, 4... Thinning image memory, 5... Pixel erasing circuit, 6... Feature point detection. circuit,
7... point sequence processor, 8... data memory, 9...
...End point detection circuit, 10...3x3 code conversion circuit, 1
1: Address data calculation circuit, 12 to 18: Pixel 0. In each figure, the same reference numerals indicate the same or equivalent parts. Agent Masuo Oiwa Figure 1 Figure 2 Figure 3 Figure 4 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 2次元画像データを入力する手段と、この2次元画像デ
ータを記憶する手段と、記憶された2次元画像データを
細線化する手段と、細線化された2次元画像データの任
意の画像データの値2oとする手段と、前記細線化され
た2次元画像データにおける端点及び分岐点全検出して
アドレスをめる手段と、前記細線化された2次元画像デ
ータにおける分岐点の8近傍の点の内で、値1を持つ点
全すべて検出してアドレスをめる手段と、前記細線化さ
れた2次元画像データにおける任意の点に着目し、その
8近傍の点の内で、値1を持つ点がどれであるかを示す
コード値を出力する手段と、前記細線化された2次元画
像データの任意の点のアドレスと、この点に着目してめ
たコード値とを入力し、この点の8近傍の点のアドレス
データを出力する手段と、前記細線化された2次元画像
データにおける値1を持つ点列のアドレスデータ全線分
ごとに追跡しながらめる手段と、前記端点及び分岐点の
アドレスデータと、前記点列のアドレスデータを記憶す
る手段とから構成したことを特徴とする画像処理装置。
means for inputting two-dimensional image data, means for storing this two-dimensional image data, means for thinning the stored two-dimensional image data, and values of arbitrary image data of the thinned two-dimensional image data. 2o; means for detecting all end points and branch points in the thinned two-dimensional image data and determining addresses; Then, we focused on a means of detecting all points with a value of 1 and assigning addresses, and we focused on an arbitrary point in the thinned two-dimensional image data, and found a point with a value of 1 among the 8 neighboring points. A means for outputting a code value indicating which one is, an address of an arbitrary point in the thinned two-dimensional image data, and a code value determined by focusing on this point are input, and the code value of this point is inputted. means for outputting address data of 8 neighboring points; means for tracing and checking address data of a series of points having a value of 1 in the thinned two-dimensional image data for each line segment; An image processing device comprising address data and means for storing the address data of the point sequence.
JP59114174A 1984-06-04 1984-06-04 Picture processor Pending JPS60257655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59114174A JPS60257655A (en) 1984-06-04 1984-06-04 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59114174A JPS60257655A (en) 1984-06-04 1984-06-04 Picture processor

Publications (1)

Publication Number Publication Date
JPS60257655A true JPS60257655A (en) 1985-12-19

Family

ID=14631028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59114174A Pending JPS60257655A (en) 1984-06-04 1984-06-04 Picture processor

Country Status (1)

Country Link
JP (1) JPS60257655A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812091B1 (en) 2000-09-26 2004-11-02 Infineon Technologies Ag Trench capacitor memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812091B1 (en) 2000-09-26 2004-11-02 Infineon Technologies Ag Trench capacitor memory cell

Similar Documents

Publication Publication Date Title
EP0112415B1 (en) A method and apparatus for continuously updating a display of the coordinates of a light pen
US8005262B2 (en) System and method for video object identification
JPS60257655A (en) Picture processor
EP0471849B1 (en) Method of generating dot signal corresponding to character pattern and device therefor
CN110619597A (en) Semitransparent watermark removing method and device, electronic equipment and storage medium
CN114708239A (en) Glue width detection method and device, electronic equipment and storage medium
JPS5855549B2 (en) I'm not sure what to do.
JPH0364909B2 (en)
JPS59140586A (en) Picture processing device
JP3024033B2 (en) Image processing device
JP2838556B2 (en) Image processing device
JP2000011185A (en) Method for detecting outline point group of image and device therefor
JPS6188379A (en) Picture processing device
JP2658077B2 (en) Video special effects device
JPH1196355A (en) Method and device for labeling image
JPS6326784A (en) Image connection processor
JP2910295B2 (en) Contour information extraction device
JPS62108381A (en) Density histogram detecting system
JPH0316667B2 (en)
JPS60117381A (en) Method and device for extracting contour
JPS6254374A (en) Picture processor
JPS6379183A (en) Graphic recognizing device
JPH07334618A (en) Tilt angle detecting method/device for form image
JPH04307680A (en) Image processor
JPS62214479A (en) Picture processing device