JPS602570Y2 - lcd display panel - Google Patents

lcd display panel

Info

Publication number
JPS602570Y2
JPS602570Y2 JP9313080U JP9313080U JPS602570Y2 JP S602570 Y2 JPS602570 Y2 JP S602570Y2 JP 9313080 U JP9313080 U JP 9313080U JP 9313080 U JP9313080 U JP 9313080U JP S602570 Y2 JPS602570 Y2 JP S602570Y2
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
field effect
film field
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9313080U
Other languages
Japanese (ja)
Other versions
JPS5719920U (en
Inventor
文博 小川
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP9313080U priority Critical patent/JPS602570Y2/en
Publication of JPS5719920U publication Critical patent/JPS5719920U/ja
Application granted granted Critical
Publication of JPS602570Y2 publication Critical patent/JPS602570Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

【考案の詳細な説明】 本考案は、マルチプレックス駆動を可能にする薄膜電界
効果トランジスタを積層した液晶表示パネルに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a liquid crystal display panel in which thin film field effect transistors are stacked to enable multiplex driving.

液晶の電気光学効果を利用した表示パネルが、デジタル
ウォッチ電卓等の表示素子として広く用いられているの
は、周知の通りである。
It is well known that display panels that utilize the electro-optic effect of liquid crystals are widely used as display elements for digital watch calculators and the like.

しかしながら、液晶表示パネルは、応答特性が遅く、闇
値特性の勾配もゆるやかであるので、マルチプレックス
駆動が苦手である。
However, liquid crystal display panels are not good at multiplex driving because their response characteristics are slow and the gradient of their dark value characteristics is gentle.

現在広く使われているFE−TN型液晶表示パネルでは
、クロストークの問題やコントラストの点から、マルチ
プレックス駆動する場合の走査本数は、用数本程度であ
る。
In the currently widely used FE-TN type liquid crystal display panel, the number of scanning lines in multiplex driving is about a few lines due to crosstalk problems and contrast issues.

又、最近コレステリック液晶に染料を添加した液晶材を
用い、コレステリック・ネマチック相転移効果を利用し
てカラー表示を行なう液晶表示パネルは、FE−TN型
の液晶表示パネルに比べて視野が広く、表示画面も明る
くしかも染料の選択によって色を変える(ファツション
性に富む)ことが出来るので、広い用途があると考えら
れるが、残念な事に、マルチプレックス駆動がむずかし
い。
In addition, recently, liquid crystal display panels that use a liquid crystal material made by adding dye to cholesteric liquid crystal and display color by utilizing the cholesteric-nematic phase transition effect have a wider field of view and a wider display area than FE-TN type liquid crystal display panels. The screen is bright and the color can be changed by selecting the dye (rich in fashion), so it is thought that it will have a wide range of applications, but unfortunately, multiplex drive is difficult.

液晶表示パネルのマルチプレックス駆動を可能にする、
あるいは、マルチプレックス駆動の走査本数を増すため
に、スイッチング素子あるいは、非線形素子を液晶表示
パネルの一方の電極基板に積層するものが提案されてい
る。
Enables multiplex drive of liquid crystal display panels.
Alternatively, in order to increase the number of scans in multiplex drive, it has been proposed to laminate a switching element or a nonlinear element on one electrode substrate of a liquid crystal display panel.

この目的に合致したものとして、ZnOバリスタ、Sj
又はSOSウェハー基板上に形成されたMOS−FET
、 II−VI化合物半導体薄膜電界効果トランジスタ
、アモロファスSi (以下本明細書においては21−
3iと略記する)薄膜電界効果トランジスタがある。
The ZnO varistor, Sj
Or MOS-FET formed on SOS wafer substrate
, II-VI compound semiconductor thin film field effect transistor, amorphous Si (hereinafter referred to as 21-
There is a thin film field effect transistor (abbreviated as 3i).

これらのスイッチング素子の中で、If−VI化合物半
導体あるいはa−3iを用いた薄膜電界効果トランジス
タは、ガラス基板上に、スパッタ等の技術で薄膜を形成
することが出来るので、大面積化が容易であり、金属マ
スクを用いればガラス基板の一部分に薄膜トランジスタ
を積層することも可能である。
Among these switching elements, thin film field effect transistors using If-VI compound semiconductors or a-3i can be easily made into large area because thin films can be formed on glass substrates using techniques such as sputtering. Therefore, if a metal mask is used, it is also possible to stack thin film transistors on a portion of a glass substrate.

又、薄膜であるが故、材料費も安く、量産化も可能であ
るので、コスト的な面においても、有利である。
Furthermore, since it is a thin film, material costs are low and mass production is possible, so it is advantageous in terms of cost.

しかしながら、薄膜電界効果トランジスタは、薄膜なる
が故に、周囲環境の影響をうけやすく、特に水分等が存
在する悪環境下では、スイッチング特性が経時的に劣化
する。
However, because thin film field effect transistors are thin films, they are easily affected by the surrounding environment, and their switching characteristics deteriorate over time, particularly in adverse environments where moisture is present.

一般に薄膜電界効果トランジスタは、樹脂等でモールド
することにより経時的劣化を防いでいる。
Generally, thin film field effect transistors are molded with resin or the like to prevent deterioration over time.

しかしながら、液晶表示パネルの組立の際、薄膜電界効
果トランジスタをモールドするための樹脂塗布及び樹脂
焼成の工程が必要となる。
However, when assembling a liquid crystal display panel, steps of resin coating and resin baking are required for molding the thin film field effect transistor.

液晶表示パネルを構成する一対の電極基板をはり合せる
前に、薄膜電界効果トランジスタをモールドする場合、
樹脂等の塗布後の広がりにより、スペースファクタ(表
示面積/外形面積)が小さくなる欠点があり、又一対の
電極基板をはり合せた後に薄膜電界効果トランジスタを
モールドする場合、電極基板のはり合せる時と、モール
ドに用いる樹脂の焼成時の2回の加熱工程が必要となり
、薄膜電界トランジスタに悪い影響を及ぼす。
When molding a thin film field effect transistor before bonding a pair of electrode substrates that make up a liquid crystal display panel,
There is a drawback that the space factor (display area/outer area) becomes smaller due to spread of resin etc. after application, and when molding a thin film field effect transistor after bonding a pair of electrode substrates, it is difficult to bond the electrode substrates together. Therefore, two heating steps are required when firing the resin used in the mold, which has a negative effect on the thin film field transistor.

本考案の目的は、薄膜電界効果トランジスタのモールド
を電極基板のはり合せ時に行ない薄膜電界トランジスタ
の劣化を防ぐことが出来る構造の液晶表示パネルを提供
することにある。
An object of the present invention is to provide a liquid crystal display panel having a structure in which the thin film field effect transistor is molded at the time of bonding the electrode substrate to prevent deterioration of the thin film field effect transistor.

本考案によれば、薄膜電界効果トランジスタを積層した
電極基板Aともう一方の電極基板Bをシール材で封着し
、その間隙に液晶材を充填した液晶表示パネルにおいて
、前記シール材が前記薄膜電界効果トランジスタのモー
ルドをも兼用する構造をしていることを特徴とする液晶
表示パネルが得られる。
According to the present invention, in a liquid crystal display panel in which an electrode substrate A on which thin film field effect transistors are laminated and another electrode substrate B are sealed with a sealant, and a liquid crystal material is filled in the gap between the electrode substrates A and B, the sealant is attached to the thin film A liquid crystal display panel characterized in that it has a structure that also serves as a mold for a field effect transistor is obtained.

以下、本考案について実施例を用い詳説する。The present invention will be explained in detail below using examples.

第1図は、実施例に用いるa−5i薄膜電界効果トラン
ジスタの構造を示したもので、第1図(I)は平面図、
第1図(II)は正面図である。
FIG. 1 shows the structure of the a-5i thin film field effect transistor used in the example, and FIG. 1(I) is a plan view;
FIG. 1 (II) is a front view.

ガラス基板(コーニング7059) 4上にゲート電極
1としてAI電極を帯状(幅100μm)につける。
On a glass substrate (Corning 7059) 4, an AI electrode is attached as a gate electrode 1 in a strip shape (width 100 μm).

次に、化学気相析出(CVD)法により、シランガス(
SiH4)トアンモニアガス(NH3)の混合カスをr
fグロー放電させて、窒化シリコン(Si3H1)膜(
膜厚0.7μm)5を形成する。
Next, silane gas (
The mixed residue of SiH4) and ammonia gas (NH3) is
f glow discharge to form a silicon nitride (Si3H1) film (
A film thickness of 0.7 μm) 5 is formed.

続けて、同じCVD法によりSiH4ガスを汀グロー放
電させて、a−3i膜(膜厚1μm)6を形成する。
Subsequently, SiH4 gas is caused to glow discharge using the same CVD method to form an a-3i film (thickness: 1 μm) 6.

次に、ドレイン電極2及びソース電極3としてAI電極
(幅100μm)をつける。
Next, AI electrodes (width 100 μm) are attached as the drain electrode 2 and source electrode 3.

本実施例ではドレイン電極とソース電極の間隔1 (チ
ャンネル長)を40μmとする。
In this example, the distance 1 (channel length) between the drain electrode and the source electrode is 40 μm.

ゲート電極及びドレイン電極を外部の駆動回路に接続し
、ソース電極を内部のセグメント電極に接続する。
The gate electrode and drain electrode are connected to an external drive circuit, and the source electrode is connected to an internal segment electrode.

第2図(I)は、a−3i膜膜電界効果トランジスタ7
とセグメント電極8の配置及び結線を模式的に透視図で
示したもので、ドレイン電極を各桁毎に共通に接続し、
各桁の同一セグメントに対応したゲート電極を共通に接
続し、ソース電極を、各セグメントに接続する。
FIG. 2(I) shows an a-3i film field effect transistor 7.
This is a schematic perspective view showing the arrangement and wiring of the segment electrodes 8. The drain electrodes are commonly connected for each digit,
Gate electrodes corresponding to the same segment of each digit are commonly connected, and source electrodes are connected to each segment.

第2図・(n)は共通電極パターンを直視図で示したも
のである。
FIG. 2(n) is a direct view of the common electrode pattern.

第2図を用い、マルチプレックス駆動について説明する
Multiplex drive will be explained using FIG. 2.

ゲート電極Ga −Ggを線順次走査で1本づつ走査す
る。
The gate electrodes Ga to Gg are scanned one by one by line sequential scanning.

走査時にゲート電圧■。=15vを印加すれば、薄膜電
界効果トランジスタがon状態となり、ドレイン電極に
印加するドレイン電極Vpによってセグメント電極と共
通電極間に電荷が充電される。
Gate voltage ■ during scanning. When V = 15V is applied, the thin film field effect transistor is turned on, and charges are charged between the segment electrode and the common electrode by the drain electrode Vp applied to the drain electrode.

具体的には、Ga−Ggの各走査時に同期して、ドレイ
ン電極D1D2・・・に印加するドレイン電圧として選
択セグメントの場合は、V、=15Vを印加し、非選択
セグメントの場合は、V o ” Qvを印加する。
Specifically, in synchronization with each scan of Ga-Gg, V = 15V is applied to the drain electrodes D1D2... in the case of a selected segment, and V = 15V is applied in the case of a non-selected segment. o ” Apply Qv.

共通電極comは、接地電位とする。The common electrode com is at ground potential.

Gg迄走査が完了したらGaにもどるが、前のフレーム
とは逆の極性のドレイン電圧、即ち、選択セグメントの
場合は、V o ”−15Vを印加し、非選択セグメン
トの場合はV o =Ovを印加する。
When scanning is completed up to Gg, return to Ga, but apply a drain voltage of opposite polarity to the previous frame, that is, in the case of a selected segment, V o "-15V, and in the case of a non-selected segment, V o = Ov Apply.

これは、セグメント電極と共通電極間に印加される電圧
Vt、を交流電圧にするために行なわれものである。
This is done to make the voltage Vt applied between the segment electrodes and the common electrode an alternating voltage.

■しは、走査時に薄膜電界効果トランジスタがon状態
になり、電荷が充電されVt、=Voとなるが、走査後
薄膜電界効果トランジスタがoff状態(VC=0)に
なり、充電された電荷が放電される。
(2) During scanning, the thin film field effect transistor is turned on, and charges are charged to Vt, =Vo, but after scanning, the thin film field effect transistor is turned off (VC = 0), and the charged charges are Discharged.

しかし薄膜電界効果トランジスタのoff抵抗Roff
とon抵抗Ronの比は、300倍以上の値をとり、従
って電荷の放電時間も電荷の放電訪問に比べ30@以上
と長いため、走査後も、次の走査時迄■Lの電圧が保た
れる。
However, the off resistance Roff of the thin film field effect transistor
The ratio of on resistance Ron is more than 300 times, and the charge discharge time is also longer than the charge discharge visit, which is more than 30@, so even after scanning, the voltage of L is maintained until the next scanning. dripping

以上の駆動方法により選択セグメントには、波高値15
V周波数1/2T (Tはフレーム時間)の交流矩形波
が印加され、非選択セグメントには電圧が印加されない
With the above driving method, the selected segment has a peak value of 15
An AC rectangular wave of V frequency 1/2T (T is frame time) is applied, and no voltage is applied to non-selected segments.

以下第3図を用い、実施例の液晶表示パネルについて述
べる。
The liquid crystal display panel of the example will be described below with reference to FIG.

第3図(I)は正面断面図、(II)は側面図を示して
いる。
FIG. 3(I) shows a front sectional view, and FIG. 3(II) shows a side view.

電極基板10には、第2図(I)で示したセグメント電
極及びa−3i薄膜電界効果トランジスタが形成され、
一方電極基板11には、第2図(II)で示した共通電
極が形成されている。
The segment electrodes and a-3i thin film field effect transistors shown in FIG. 2(I) are formed on the electrode substrate 10,
On the other hand, the common electrode shown in FIG. 2 (II) is formed on the electrode substrate 11.

電極基板10上にa −5i薄膜電界効果トランジスタ
13が第3図(I)に示す様な配置で形成されている。
A-5i thin film field effect transistors 13 are formed on the electrode substrate 10 in the arrangement shown in FIG. 3(I).

垂直配向処理膜が施された電極基板11にエポキシ系接
着材(例えばエポテツク社製接着材H77)を図中、1
2に示す形状に印刷塗布する。
An epoxy adhesive (for example, adhesive H77 manufactured by Epotek Co., Ltd.) is applied to the electrode substrate 11 on which the vertical alignment treatment film has been applied at 1 in the figure.
Print and coat in the shape shown in 2.

次に垂直配向処理膜が施された電極基板10を電極パタ
ーンを目合せしながら重ね合せた後、荷重をかけながら
120℃1時間焼威する。
Next, the electrode substrates 10 on which the vertical alignment treatment film has been applied are stacked one on top of the other while aligning the electrode patterns, and then burned at 120° C. for 1 hour while applying a load.

エポキシ系接着材に含有する粒子(径15μm)によっ
て、両電極基板は一定間隔に保たれる。
Both electrode substrates are kept at a constant distance by particles (15 μm in diameter) contained in the epoxy adhesive.

図に示す様に、a−3i薄膜電界効果トランジスタ13
は、エポキシ系接着材によりモールドされる。
As shown in the figure, a-3i thin film field effect transistor 13
is molded with epoxy adhesive.

次に低真空中(10−”〜10−’mmHg)で液晶材
14を注入口16からパネル内へ充填する。
Next, the liquid crystal material 14 is filled into the panel through the injection port 16 in a low vacuum (10-'' to 10-' mmHg).

液晶材は、正の誘電異方性を有するビフェニール系のネ
マチック液晶E7(BDH社製)とコレステリールクロ
ライドを9:1の割合で混合(性質はコレステリック液
晶)したものに、二色性色素GB−3(青色日本感光色
素(株製)を1%添加したものである。
The liquid crystal material is a mixture of biphenyl-based nematic liquid crystal E7 (manufactured by BDH) with positive dielectric anisotropy and cholesteryl chloride at a ratio of 9:1 (cholesteric liquid crystal in nature), and dichroic dye GB. -3 (manufactured by Blue Nippon Kanko Shiki Co., Ltd.) was added in an amount of 1%.

液晶材充填後、注入口をアロンアルファ(東亜合皮化学
製)で仮封止した後、シリコーン接着材15で本封止す
る。
After filling the liquid crystal material, the injection port is temporarily sealed with Aron Alpha (manufactured by Toa Gohikagaku Co., Ltd.), and then permanently sealed with a silicone adhesive 15.

以上の工程により実施例の液晶表示パネルが作られる。The liquid crystal display panel of the example is manufactured through the above steps.

この液晶表示パネルは、15Vの交流矩形波が印加され
る選択セグメントが消色されるので、背景が青色の白文
字として表示される。
In this liquid crystal display panel, the selected segment to which the 15V AC rectangular wave is applied is decolored, so that the selected segment is displayed as white characters with a blue background.

以上述べた事から明らかな様に、本考案の液晶表示ノで
ネルは、積層されているa−3i薄膜電界効果トランジ
スタが液晶表示パネルの為に開発された耐湿性、耐熱性
ニ優しタ接着材でモールドされており、外気及び液晶材
から隔離されているので、a−8i薄膜電界効果トラン
ジスタのスイッチング特性の経時変化が小さく、信頼性
の高いものである。
As is clear from the above, in the liquid crystal display of the present invention, the layered A-3I thin film field effect transistor is bonded to a moisture-resistant and heat-resistant adhesive that has been developed for the liquid crystal display panel. Since the A-8I thin film field effect transistor is molded with a thin film material and isolated from the outside air and the liquid crystal material, the switching characteristics of the A-8I thin film field effect transistor have little change over time and are highly reliable.

又、薄膜電界効果トランジスタをモールドするための工
程も不要といった利点がある。
Another advantage is that there is no need for a process for molding the thin film field effect transistor.

以上、本考案について実施例により説明したが実施例で
は3−3i薄膜電界効果トランジスタを用いたが、n−
VI化合物半導体(例えばCd5e)薄膜電界効果トラ
ンジスタの場合でも有効である。
The present invention has been described above with reference to examples. In the examples, a 3-3i thin film field effect transistor was used, but an n-
It is also effective in the case of VI compound semiconductor (eg Cd5e) thin film field effect transistors.

又、実施例では、コレステリック液晶に染料を添加した
液晶材を用い、コレステリツクーネマチ゛ンク相転移効
果を利用してカラー表示を行なう液晶表示パネルについ
て述べたが、本考案は、液晶の電気光学効果を利用した
すべての液晶表示ノくネル、例えば、液晶のFE−TN
効果を利用した液晶表示パネルにおいても本考案は有効
である。
In addition, in the embodiment, a liquid crystal display panel was described that uses a liquid crystal material in which a dye is added to cholesteric liquid crystal and performs color display by utilizing the cholesteric liquid crystal phase transition effect. All liquid crystal display channels using effects, such as liquid crystal FE-TN
The present invention is also effective in liquid crystal display panels that utilize this effect.

又実施例で用いたエポキシ系接着材H77は一例にすぎ
ず、本考案は、シール材を限定するものではない。
Furthermore, the epoxy adhesive H77 used in the examples is merely an example, and the present invention is not intended to limit the sealing material.

又本実施例では、セグメント数字表示について説明した
が、他の表示においても本考案は有効である。
Furthermore, although the present embodiment has been described with respect to segment numeric display, the present invention is also effective for other displays.

又a−3i薄膜電界効果トランジスタの電極基板上の位
置は、実施例で説明したものに限定するものではなく、
一対の電極基板をはり合せたときシール材がa−3i薄
膜電界効果トランジスタをモールドするようにシール材
の印刷スクリーンを設計し、且つ、a−3i薄膜電界効
果トランジスタが、表示窓外の位置にあればよい。
Further, the position on the electrode substrate of the a-3i thin film field effect transistor is not limited to that explained in the embodiment,
The printing screen of the sealant is designed so that the sealant molds the A-3I thin film field effect transistor when the pair of electrode substrates are bonded together, and the A-3I thin film field effect transistor is positioned outside the display window. Good to have.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、電極基板上に積層する薄膜電界効果トランジ
スタの構造を模式的に示したもので、第2図は、本考案
を説明するために用いる実施例のセグメント電極と薄膜
電界効果トランジスタの結線図を示したもの、第3図は
、本考案の実施例の液晶表示パネルの構造を模式的に示
したものである。 1はゲート電極、2はドレイン電極、3はソース電極、
4は電極基板、5は絶縁膜(Si3N、膜)、6はa−
3i膜、7はa−3i薄膜電界効果トランジスタ、8は
セグメント電極、9は共通電極、10.11は電極基板
、12はシール材、13はa−3i薄膜、14は液晶、
15は封止材、16は注入孔。
FIG. 1 schematically shows the structure of a thin film field effect transistor laminated on an electrode substrate, and FIG. FIG. 3, which shows a wiring diagram, schematically shows the structure of a liquid crystal display panel according to an embodiment of the present invention. 1 is a gate electrode, 2 is a drain electrode, 3 is a source electrode,
4 is an electrode substrate, 5 is an insulating film (Si3N, film), 6 is a-
3i film, 7 is an a-3i thin film field effect transistor, 8 is a segment electrode, 9 is a common electrode, 10.11 is an electrode substrate, 12 is a sealing material, 13 is an a-3i thin film, 14 is a liquid crystal,
15 is a sealing material, and 16 is an injection hole.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 薄膜電界効果トランジスタを積層した電極基板Aと、も
う一方の電極基板Bをシール材で封着し、その間隙に液
晶材を充填した液晶表示パネルにおいて、前記シール材
が、前記薄膜電界効果トランジスタのモールドをも兼用
する構造をしていることを特徴とする液晶表示パネル。
In a liquid crystal display panel in which an electrode substrate A on which thin film field effect transistors are laminated and another electrode substrate B are sealed with a sealing material, and a liquid crystal material is filled in the gap between the electrode substrates A and B, the sealing material is a layer of the thin film field effect transistors. A liquid crystal display panel characterized by a structure that also functions as a mold.
JP9313080U 1980-07-02 1980-07-02 lcd display panel Expired JPS602570Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9313080U JPS602570Y2 (en) 1980-07-02 1980-07-02 lcd display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9313080U JPS602570Y2 (en) 1980-07-02 1980-07-02 lcd display panel

Publications (2)

Publication Number Publication Date
JPS5719920U JPS5719920U (en) 1982-02-02
JPS602570Y2 true JPS602570Y2 (en) 1985-01-24

Family

ID=29455080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9313080U Expired JPS602570Y2 (en) 1980-07-02 1980-07-02 lcd display panel

Country Status (1)

Country Link
JP (1) JPS602570Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613015B2 (en) * 1994-02-08 1997-05-21 インターナショナル・ビジネス・マシーンズ・コーポレイション Liquid crystal display

Also Published As

Publication number Publication date
JPS5719920U (en) 1982-02-02

Similar Documents

Publication Publication Date Title
TWI285279B (en) Liquid crystal display panel having sealant
CN100504555C (en) Liquid crystal display apparatus
CN105158987B (en) Liquid crystal display device
KR960015017A (en) Color display device
JPS63101829A (en) Active matrix liquid crystal display device and its production
US8054393B2 (en) Liquid crystal display device
KR100223901B1 (en) Liquid crystal display device and manufacturing method
KR100293980B1 (en) Liquid crystal display device having driving circuit separated from pixel range with sealant
KR20040021384A (en) array substrate of liquid crystal panel for liquid crystal display
JPS602570Y2 (en) lcd display panel
JPH031648B2 (en)
KR20070002554A (en) Liquid crystal display device and fabricating the same
JPH0473929B2 (en)
GB2064194A (en) A matrix type liquid crystal display device
JPH0230019B2 (en)
JPS61295664A (en) Semiconductor thin film transistor
JPH0261019B2 (en)
JP4874599B2 (en) Liquid crystal display
CN111142306A (en) Display device and manufacturing method
KR930006487A (en) Method of manufacturing the liquid crystal display device
JPH01219785A (en) Defect inspecting and repairing device for liquid crystal display
JPH037914A (en) Liquid crystal display panel
JPS59228228A (en) Display panel
JPH02196221A (en) Liquid crystal display panel and its manufacture
Gerritsma et al. A hybrid liquid-crystal display with a small number of interconnections