JPS60256987A - Time axis converter of acoustic signal - Google Patents

Time axis converter of acoustic signal

Info

Publication number
JPS60256987A
JPS60256987A JP59113552A JP11355284A JPS60256987A JP S60256987 A JPS60256987 A JP S60256987A JP 59113552 A JP59113552 A JP 59113552A JP 11355284 A JP11355284 A JP 11355284A JP S60256987 A JPS60256987 A JP S60256987A
Authority
JP
Japan
Prior art keywords
signal
time axis
pitch
encoded
pitch ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59113552A
Other languages
Japanese (ja)
Other versions
JPH0355839B2 (en
Inventor
Tadao Yamahara
山原 忠夫
Shoichi Yasuda
正一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Elemex Corp
Original Assignee
Ricoh Elemex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Elemex Corp filed Critical Ricoh Elemex Corp
Priority to JP59113552A priority Critical patent/JPS60256987A/en
Publication of JPS60256987A publication Critical patent/JPS60256987A/en
Publication of JPH0355839B2 publication Critical patent/JPH0355839B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007Time or data compression or expansion
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To make the audible sense constant for at both compression and expansion of a time axis and to change the scale with a low distortion factor in a wide frequency range by coding/decoding an acoustic signal with PCM and chancing the block length with a set pitch ratio. CONSTITUTION:An input acoustic signal at a terminal 1 is sampled at a prescribed period, coded and stored to a RAM7 at each block. The length of a read block from the RAM7 at time axis conversion depends on the set time of a timer circuit 10 and this set time is controlled in response to the pitch ratio between the original tone and the reproduced tone and the degree of compression or expansion of the signal by the time axis conversion with the operation of a control circuit 11. In such a case, since a pitch setting device 12 changes the pitch of the reproduced sound high or low to the input sound, the pitch ratio of the original tone to the reproduced tone is set, then the read speed of the coded data from the RAM7 is adjusted and the scale is changed without changing the length of the original tone.

Description

【発明の詳細な説明】 〔産業上の利用分野j 本発明は、楽音信号等のi青信号を入力しPCM(パル
ス符号化変調)によって符号化等の処理を行ない、その
信号の時間軸を圧縮又は伸張して音響信号を出力するこ
とにより楽音あるいは音響の音程を変化させる符号化音
響信号処理を行なう音響信号の時間軸変換装置に関する
[Detailed description of the invention] [Industrial field of application] The present invention inputs an i-blue signal such as a musical tone signal, performs processing such as encoding using PCM (pulse coding modulation), and compresses the time axis of the signal. The present invention also relates to an audio signal time axis conversion device that performs encoded audio signal processing that changes the pitch of a musical tone or sound by outputting an expanded audio signal.

〔従来技術] 楽音信号や音声信号を処理する音響機器として、音響信
号(原音)を入力しPCM符号化等の処理によりデジタ
ル信号に変換し、このデジタル音響信号をブロック毎に
切分して−Hメモリに書き込み、そして、これらの信号
を各ブロックの時間軸の圧縮や伸張を行なって読み出す
際に、これに伴うブロックの反復読み出しや飛び越し読
み出しを所定の手順に従って行なって、入力した音響信
号をほぼ実時間で音の長さを変えずに音程を変化させる
符号化音響信号処理による音響信号の時間軸変換装置の
開発が進められている。
[Prior art] As an audio device that processes musical tone signals and audio signals, an audio signal (original sound) is input, converted into a digital signal through processing such as PCM encoding, and this digital audio signal is divided into blocks and - When writing these signals to the H memory, compressing or expanding the time axis of each block, and reading them out, the associated blocks are repeatedly read out or interlaced read out according to a predetermined procedure, and the input acoustic signals are Development of an audio signal time axis conversion device using encoded audio signal processing that changes the pitch without changing the length of the sound in almost real time is underway.

しかし、この種の時間軸変換装置では、音響信号のブロ
ックの長さを一定としてメモリ等の記憶手段に書き込み
、読み出しの際にブロックの圧縮、伸張を行なうことか
ら、例えば入力した音の長さを変えずに音程、つまりピ
ッチを上げる処理を行なう場合には、各ブロックの時間
を圧縮して音響信号を読み出し、この結果生じる信号の
隙間をうめるために相関関係の強いブロックの反復読み
出しを行なう。したがって、音響信号の長さを変えずに
音程を上げるため、出力信号内のブロック数の増加と共
にその切分点の数が増大することにより、出力信号の復
号化時に切分点で発生、するノイズが目立ち、復号化後
の音響信号、即ち、再生音の音質が劣化する°恐れがあ
る。一方、入力した音の長さを変えずに音程つまりピッ
チを下げる処理を行なう場合には、各ブロックの時間を
伸張してメモリから音響信号を読み出し、不足する時間
を補うために相関関係の強いブロックの読み飛ばしが行
なわれるが、メモリに書き込まれる前の信号ブロックつ
まり入力音響信号に比べ、読み出された出力音響信号の
長さがかなり冗長となる場合には入力された音に対し出
力される再生音が遅れて再生されるという問題が生ずる
However, in this type of time axis conversion device, the block length of the audio signal is fixed and written in a storage means such as a memory, and the block is compressed and expanded when reading out, so for example, the length of the input sound When processing to raise the pitch without changing the pitch, the acoustic signal is read out by compressing the time of each block, and blocks with strong correlations are repeatedly read out to fill in the gaps in the resulting signals. . Therefore, in order to increase the pitch without changing the length of the acoustic signal, the number of cut points increases with the increase in the number of blocks in the output signal, so that when the output signal is decoded, The noise becomes noticeable, and there is a risk that the quality of the decoded audio signal, that is, the reproduced sound, will deteriorate. On the other hand, when processing to lower the pitch without changing the length of the input sound, the time of each block is expanded and the acoustic signal is read out from memory, and in order to compensate for the lack of time, it is necessary to Blocks are skipped, but if the length of the output audio signal read out is considerably redundant compared to the signal block before being written to the memory, that is, the input audio signal, the length of the output audio signal that has been read out is considerably redundant. A problem arises in that the reproduced sound is reproduced with a delay.

[発明の目的] 本発明は、上記の点に鑑みなされたもので、音の長さを
変えることなく音程を変化させる処理、即ち音響信号の
時間軸変換を行なう場合、メモリからの符号化情報読み
出しの際、読み出しブロックの切分点の数をできるだけ
一定にして、時間軸の圧縮時・伸張時共に聴感を一定に
すると共に、時間軸の圧縮時にブロック切分点における
ノイズの発生を抑制して再生音の劣化を防止し、さらに
、時間軸の伸張を行なった場合、再生ブロックが冗長と
なって再生音が遅れるという不具合も解消することがで
き、広い周波数範囲に亘って、低い歪率で音程を変化さ
せることのできる音響信号の時間軸変換装置を提供する
ことを目的とする。
[Object of the Invention] The present invention has been made in view of the above points, and when processing to change the pitch without changing the length of the sound, that is, to perform time axis conversion of an acoustic signal, the present invention has been made in view of the above points. During readout, the number of division points of the readout block is kept as constant as possible to maintain a constant hearing sensation when compressing and expanding the time axis, and to suppress the occurrence of noise at the block division points when compressing the time axis. This prevents deterioration of the reproduced sound, and also eliminates the problem of delay in the reproduced sound due to redundant playback blocks when the time axis is expanded. It is an object of the present invention to provide a time axis converting device for an acoustic signal that can change the pitch.

[発明の構成] かかる目的を達成する為になされた本発明の構成は、第
1図に図示する如く、 アナログ音響信号を入力しPCMによってディジタル信
号に符号化するPCM符号化手段八とへ当該ディジタル
信号を、切分点を意味するマークを施すことによって所
定のブロック長に分けると共に、所定の時間軸に沿った
符号化情報として、読み書き可能な記憶手段Bへ順次書
き込む符号化情報書込手段Cと、 前記符号化前のアナログ音響信号を所望の音程に変更す
るピッチ比を設定し、ピッチ比信号を出力するピッチ比
設定手段りと、 前記記憶手段B内の符号化情報から、前記ピッチ比設定
手段りのピッチ比信号に従う所定の手順により、時間軸
を変換して、該狩り化情報に付されたマークによって区
分されたブロック毎に、符号化信号を読み出す符号化信
号続出手段Eと、該読み出された符号化信号に従って、
アナログ音響信号に復号化を行なうPCM復号化手段F
と、を備えた音響信号の時間軸変換装置において、前記
符号化情報書込手段Cが、前記ピッチ比設定手段りから
のピッチ比信号に基づいて、記憶手段Bに書き込む符号
化情報のブロック長を変更するよう構成されたことを特
徴とする音響信号の時間軸変換装置を要旨としている。
[Structure of the Invention] The structure of the present invention, which has been made to achieve the above object, is as shown in FIG. Encoded information writing means that divides a digital signal into predetermined block lengths by marking them to mean cutting points, and sequentially writes them into a readable/writable storage means B as encoded information along a predetermined time axis. C; pitch ratio setting means for setting a pitch ratio for changing the pre-encoded analog audio signal to a desired pitch and outputting a pitch ratio signal; and determining the pitch from the encoded information in the storage means B. encoded signal succession means E for converting the time axis according to a predetermined procedure according to the pitch ratio signal of the ratio setting means and reading out the encoded signal for each block divided by the mark attached to the hunting information; , according to the read encoded signal,
PCM decoding means F for decoding analog audio signals
In the audio signal time axis conversion device, the encoded information writing means C writes a block length of encoded information into the storage means B based on the pitch ratio signal from the pitch ratio setting means. The gist of the present invention is an acoustic signal time axis conversion device characterized in that it is configured to change the time axis of an acoustic signal.

以下、本発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described below based on the drawings.

[実施例〕 第2図は、楽音や音声等のアナログ音響信号を入力し、
PCM符号化処理を行なうと共に、音の長さつまり再生
速度を変えずに符号化信号の圧縮・伸張を伴う時間軸変
換を行なって復号化された音響信号の再生音の音程を微
妙に変化させる音響信号の時間軸変換装置のブロック図
を示している。
[Example] Figure 2 shows an example in which an analog audio signal such as a musical tone or voice is input.
In addition to PCM encoding processing, the pitch of the reproduced sound of the decoded audio signal is subtly changed by performing time axis conversion that involves compression and expansion of the encoded signal without changing the length of the sound, that is, the playback speed. 1 shows a block diagram of an acoustic signal time axis conversion device.

2は入力端子1から入力された音声や楽音信号等のアナ
ログ音響信号を入力してフィルタリングを行なう入力フ
ィルタであり、音響信号処理に不要な周波数成分や雑音
を除去し帯域の設定を行なう。
Reference numeral 2 denotes an input filter that inputs and filters an analog audio signal such as a voice or a musical tone signal input from the input terminal 1, and sets a band by removing unnecessary frequency components and noise for audio signal processing.

3は入力フィルタ2から送られる入力信号の振幅圧縮を
行なうコンプレッサであり、ノイズリダクション動作の
ために信号振幅の圧縮を行ない、後述する復号化回路の
エキスパンダでは信号の増幅が行なわれる。4はコンプ
レッサ3から送られるアナログ音響信号を標本化するサ
ンプル・ホールド回路であり、書込・続出コントローラ
8から送られるサンプリングパルスの時間間隔により、
連続的な音響信号波形の瞬間、瞬間の振幅値がサンプル
値として取り出される。5はサンプル・ホールド回路4
により標本化された信号を量子化して2進数の符号化デ
ータに変換するA/D変換器である。本実施例において
は以上のフィルタ2ないしA/D変換器5がPCM符号
化手段を構成している。6はA/D変換器5から送られ
る符号化された符号化情報(データ)を、読書き可能メ
モリ(RAM)7内に設けられた音響信号の数ブロック
分の記憶容量を°もつレジスタに順次記憶するためにラ
ッチする書込ラッチであり、書込・続出コントローラ8
から供給されるラッチ信号によりデータを一時記憶し、
RAM7に後述するマルチプレクサから書込み許可信号
が送られた時、データバスを通してRAM7に符号化デ
ータが送られ、RAM7の指定されたアドレスに符号化
データが順次書き込まれる。
A compressor 3 compresses the amplitude of the input signal sent from the input filter 2, compressing the signal amplitude for noise reduction operation, and amplifying the signal in an expander of the decoding circuit described later. 4 is a sample/hold circuit that samples the analog audio signal sent from the compressor 3;
Instantaneous amplitude values of a continuous acoustic signal waveform are taken out as sample values. 5 is sample/hold circuit 4
This is an A/D converter that quantizes the sampled signal and converts it into binary coded data. In this embodiment, the above filter 2 to A/D converter 5 constitute PCM encoding means. 6 stores encoded encoded information (data) sent from the A/D converter 5 into a register provided in a read/write memory (RAM) 7 and having a storage capacity for several blocks of audio signals. This is a write latch that latches for sequential storage, and the write/continuation controller 8
Temporarily stores data using a latch signal supplied from
When a write permission signal is sent to the RAM 7 from a multiplexer, which will be described later, encoded data is sent to the RAM 7 through the data bus, and the encoded data is sequentially written to designated addresses in the RAM 7.

9は、RAM7への符号化データの書き込みを行なう際
、例えば、その最下位ビット(LSB)に、信号の圧縮
・伸張による時間軸変換番行なう時のRAM7からの読
み出しブロックの切分点を指定するマーク(例えば論理
「1」の符号)を付すマーキング回路である。このマー
キング回路9には、アナログ音響信号をA/D変換器5
によりディジタル信号に変換した符号化データの最上位
ビット(MSB)を入力し、その符号がOから1に変化
した時に、これをネガティブゴーイング時のゼロクロス
点として検出し、マーキング指令信号を出力するゼロク
ロス検出部と、このマーキング指令信号を受けて、A/
D変換器5から出力される符号化データにおける例えば
最下位ビット(LSB)にブロックの切分点を示すマー
ク(例えば論理「1」の符号)を付与するマーキング部
とが設けられている。
9 specifies, in the least significant bit (LSB), the cutting point of the block read from RAM 7 when performing time axis conversion by compression/expansion of the signal when writing encoded data to RAM 7. This is a marking circuit that attaches a mark (for example, a code of logic "1"). This marking circuit 9 is connected to an A/D converter 5 which converts analog acoustic signals into
The most significant bit (MSB) of encoded data converted into a digital signal is input, and when the sign changes from O to 1, this is detected as a zero cross point during negative going and a marking command signal is output. The detection unit receives this marking command signal, and the A/
A marking section is provided for adding a mark (for example, a code of logic "1") indicating a block division point to, for example, the least significant bit (LSB) of the encoded data output from the D converter 5.

10は、予め設定された時間だけマーキング回路9のゼ
ロクロス検出部から出力されるマーキング指令信号をマ
スクしてその信号の出力を中止させるタイマ回路であり
、ゼロクロス検出部から出力されるマーキング指令信号
の立ち上り時から所定のマスク時間だけ高レベルのマス
ク用信号をゼロクロス検出部に出力する。なお、タイマ
回路10には、無音入力時に作動する第2タイマ部が付
属され、無音入力信号が続く場合、すなわち、ブロック
を指定する切分点のマーキングがメモリを一循するよう
な長い時間にわたって行なわれない場合をなくすために
、第2タイマ部に設定された時間が経過してもマーキン
グ回路9のゼロクロス検出部からマーキング指令信号が
出力されない場合、強制的にマーキング回路9のマーキ
ング部へマーキング指令信号を出力するように構成され
ている。
Reference numeral 10 denotes a timer circuit that masks the marking command signal output from the zero-cross detection section of the marking circuit 9 for a preset time and stops outputting the signal. A high-level masking signal is output to the zero-cross detection section for a predetermined masking time from the rising edge. The timer circuit 10 is provided with a second timer unit that operates when a silent input signal is input, and when the silent input signal continues, that is, for a long period of time when the marking at the cutting point specifying the block circulates through the memory. In order to eliminate cases where the marking is not performed, if the marking command signal is not output from the zero-cross detection section of the marking circuit 9 even after the time set in the second timer section has elapsed, marking is forcibly applied to the marking section of the marking circuit 9. It is configured to output a command signal.

上述の書込ラッチ6、書込・読出コントローラ8の一部
、マーキング回路9及びタイマ回路10等は符号化情報
書込手段を構成しており、A/D変換器5によって変換
されたディジタル信号に上記のマークを施してこれを所
定のブロック長に分けると共に、所定の時間軸に沿った
符号化情報として記憶手段(ここではRAM7のレジス
タ〉へ書き込むよう働く。即ち、端子1から入力された
アナログ音響信号は所定の周期でサンプリングされ量子
化され符号化されて、ブロック毎にRAM7内のレジス
タに記憶されてゆく。
The above-mentioned write latch 6, a part of the write/read controller 8, the marking circuit 9, the timer circuit 10, etc. constitute encoded information writing means, and the digital signal converted by the A/D converter 5 is The above marks are applied to the data to divide it into predetermined block lengths, and the data is written to the storage means (in this case, the register of RAM 7) as encoded information along a predetermined time axis.In other words, the data input from terminal 1 The analog audio signal is sampled at a predetermined period, quantized, encoded, and stored in a register in the RAM 7 block by block.

ここにおいて、時間軸変換を行なう時のRAM7からの
読み出しブロックの長さは切分点を示すマークの時間間
隔、すなわらタイマ回路10の設定時間によって決定さ
れ、このタイマ回路の設定時間は、制御回路11の動作
により、時間軸変換による信号の圧縮又は伸張の程度、
つまり原音と再生音とのピッチ比に応じて制御される。
Here, the length of the block read from the RAM 7 when performing time axis conversion is determined by the time interval of the marks indicating the cut points, that is, the set time of the timer circuit 10, and the set time of this timer circuit is By the operation of the control circuit 11, the degree of compression or expansion of the signal due to time axis conversion,
In other words, it is controlled according to the pitch ratio between the original sound and the reproduced sound.

すなわち、通常書き込み時のブロックの長さが一定であ
ると、再生音の長さを一定とした時間軸変換を行なった
場合、信号の圧縮又は伸張の程度によって読み出された
信号のブロック毎の切分点の数が大きく変化してしまう
が、これに対してこの制御回路11はピッチ比の変更に
対して、この切分点の数の変化を少なくするように書き
込み時のブロックの長さを制御する。そこで、制御回路
11は、可変クロック信号発生器13から出力される読
出クロック信号iの周期と書込みクロック信号りの周期
との比を可変クロック信号発生器13からのピッチ比信
号10によって検出し、この書き込み読み出しの周期の
比、つまり、ピッチ設定手段であるピッチ設定器12に
よって設定された原音と再生音とのピッチ比が大きい場
合、即ち、時間軸の圧縮にはその程度に応じてタイマ回
路10の設定時間(第4図Tm)を長くし、逆に、設定
されたピッチ比が小さい場合にはその程度に応じてタイ
マ設定時間Tl11@短くするように動作する。この制
御回路11は、実際には書込・読出コントローラ8.マ
ーキング回路9及びタイマ回路・10等と共に1個のゲ
ートアレイにより構成されている。
In other words, if the length of the block during normal writing is constant, when time axis conversion is performed with the length of the reproduced sound constant, the block length of the read signal will change depending on the degree of compression or expansion of the signal. The number of cutting points changes greatly, but this control circuit 11 changes the length of the block at the time of writing so as to reduce the change in the number of cutting points in response to changes in pitch ratio. control. Therefore, the control circuit 11 detects the ratio between the period of the read clock signal i output from the variable clock signal generator 13 and the period of the write clock signal, using the pitch ratio signal 10 from the variable clock signal generator 13, When the ratio of the write/read cycles, that is, the pitch ratio between the original sound and the reproduced sound set by the pitch setting device 12, which is the pitch setting means, is large, a timer circuit is used to compress the time axis according to the degree. 10 (Tm in FIG. 4) is lengthened, and conversely, when the set pitch ratio is small, the timer set time Tl11@ is shortened accordingly. This control circuit 11 is actually a write/read controller 8. It is constituted by one gate array together with a marking circuit 9, a timer circuit 10, etc.

ピッチ設定器12は入力音に対し、再生音のピッチを高
くあるいは低く変えるためにその原音と再生音のピッチ
比を設定するものであって、その操作によりRAM7か
らの符号化データの読み出し速度を調節して原音の長さ
を変えずに音程が変えられる。このピッチ設定器12は
読出カウンタA14a、B14bに印加する読出クロッ
ク信号iの周期を変えるように、可変クロック信号発生
器13に設番プられた可変抵抗器として構成される。
The pitch setting device 12 is used to set the pitch ratio between the original sound and the reproduced sound in order to change the pitch of the reproduced sound to be higher or lower than the input sound, and its operation changes the reading speed of encoded data from the RAM 7. You can adjust the pitch to change the pitch without changing the length of the original sound. This pitch setter 12 is configured as a variable resistor connected to the variable clock signal generator 13 so as to change the period of the read clock signal i applied to the read counters A14a and B14b.

15は書込・読出コントローラ8と書込カウンタ16に
クロック信号を出力するクロック信号発生器であって、
書込カウンタ16にはRAM7へのアドレッシング用に
分周された書込みクロック信号りが送られる。一方、書
込・続出コントローラ8では、クロック信号発生器15
から送られたクロック信号から、サンプルパルス信号a
、A/D変換器5用のA/Dコンバート基準基準クロッ
ク信号層1書込ラツチ信@cAM7へ印加するメモリ書
込可能信号d、メモリ読出可能信号e1読出ラッチ信号
f1.f2、及びRAM7の書き込みと読み出し動作を
切り換えるマルチプレクサ1アに送る選択パルス信号q
がそれぞれつくられる。
15 is a clock signal generator that outputs a clock signal to the write/read controller 8 and the write counter 16;
A frequency-divided write clock signal for addressing the RAM 7 is sent to the write counter 16 . On the other hand, in the write/continuation controller 8, the clock signal generator 15
From the clock signal sent from the sample pulse signal a
, memory write enable signal d applied to A/D converter reference clock signal layer 1 write latch signal @cAM7 for A/D converter 5, memory read enable signal e1 read latch signal f1. f2, and a selection pulse signal q sent to multiplexer 1A that switches between write and read operations of RAM7.
are created respectively.

そして符号化データのRAM7への書き込みと読み出し
のタイミングが、例えば書込クロック信号りの一周期の
間に連続して行なわれるようにコントロールされる。書
込カウンタ16はRAM7内の符号化データ用エリアの
アドレスに対応する4mを示すリングカウンタでありク
ロック信号りを入力してカウントし、書込アドレスをマ
ルチプレクサ17を介してRAM7へ送る。よって、符
号化データのRAM7への書き込みは、符号化データが
先ず、書込・読出コントローラ8から書込ラッチ6へ送
られる書込ラッチ信号Cにより書込ラッチ6で一時記憶
され、データバスにセットされた後、RAM7への書込
可能信号dをアクティブにして、マルチプレクサ17が
書き込み側に切り換えられている間、書込カウンタ16
によって指定されるアドレスに符号化データが順次書き
込まれて行なわれる。
The timing of writing and reading encoded data into and from the RAM 7 is controlled so as to be performed continuously, for example, during one period of the write clock signal. The write counter 16 is a ring counter that indicates 4m corresponding to the address of the encoded data area in the RAM 7, inputs a clock signal, counts, and sends the write address to the RAM 7 via the multiplexer 17. Therefore, when writing encoded data to the RAM 7, the encoded data is first temporarily stored in the write latch 6 by the write latch signal C sent from the write/read controller 8 to the write latch 6, and then transferred to the data bus. After being set, the write enable signal d to the RAM 7 is activated, and while the multiplexer 17 is switched to the write side, the write counter 16
Encoded data is sequentially written to the addresses specified by .

18はラッチC19とラッチD20を制御する続出コン
トローラであって、第3図に示すようなりタイプの7リ
ツプ70ツブとゲートを備えた回路から構成され、マー
キング回路9からマーキング信号Maを入力し、このマ
ーキング信号Maに同期したラッチ可能信号0.q及び
ストローブ信号r、pをラッチC19とラッチD20に
送り、マーキング信号Maの示すブロック切分点のタイ
ミングでラッチ019とラッチD20は交互に書込カウ
ンタ16から送られるアドレス情報を一時記憶していく
Reference numeral 18 denotes a series controller for controlling the latch C19 and the latch D20, which is composed of a circuit having 7 lips and a gate of the type shown in FIG. 3, and inputs the marking signal Ma from the marking circuit 9. A latchable signal 0.0 synchronized with this marking signal Ma. q and strobe signals r and p are sent to the latch C19 and the latch D20, and the latch 019 and the latch D20 alternately temporarily store the address information sent from the write counter 16 at the timing of the block division point indicated by the marking signal Ma. go.

21はマーク検出回路であり、RAM7に順次書き込ま
れてい(符号化データに付されたブロック切分点力マー
ク信号mを検出すると共に、第5図のタイミングチャー
トに示すように、符号化データの読み出し時にその読み
出し速度に応じて符・帰化データ中のマークを検出しマ
ーク検出信号Deを出力し、2つのマーク信号mの間に
マーク検出信号Deが2つ発生した時、2つ目のマーク
検出信@DCに同期してロード信号nを発生する。
21 is a mark detection circuit, which is sequentially written in the RAM 7 (detects the block division point force mark signal m attached to the encoded data, and also detects the block division point force mark signal m attached to the encoded data, as shown in the timing chart of FIG. 5). At the time of reading, a mark in the code/naturalized data is detected according to the reading speed and a mark detection signal De is output, and when two mark detection signals De are generated between two mark signals m, the second mark is detected. A load signal n is generated in synchronization with the detection signal @DC.

そして、このロード信号nは1つおきにロード信号j1
とロード信号j2に分けられ、オアゲート21a、21
bを介してそれぞれ2つの読出カウンタA14a、読出
カウンタB14bに送られ、読出カウンタA、Bはこの
ロード信号j1.j 2によってラッチC19またはラ
ッチD20により読み出しの先頭となるアドレスデータ
をプリセットする。尚、このような2つの読出カウンタ
A1日を使用し、2系統に分けて符号化データの読み出
しを行なう理由は、信号のブロック切分点において符号
化データの読み飛ばしや、反復読み出しをする場合の信
号のピッチや振幅の相異による波形のずれによるノイズ
をすくなくするためであり、エンベロープ回路22a、
22bから出力される相互に反転したエンベロープ信号
En A、 En Bは読出ラッチA23a、読出ラッ
チB23bからの符号化データがそれぞれ入力される2
つのD/A変換器24aと24bのレファレンス入力に
印加され、各ブロックは直ちに接続されるのではなく、
前のデータブロックが切分点を過ぎたらその出力を徐々
に絞り、新しいデータブロックは切分点から次第にその
出力を上げるようにして、ブロック切分点での信号の接
続を行なっている。
And this load signal n is every other load signal j1
and load signal j2, and the OR gates 21a and 21
The load signals j1 . j2 presets the address data that will be the start of reading by latch C19 or latch D20. The reason why such two reading counters A1 days are used and the encoded data is read out in two systems is that when the encoded data is skipped or repeatedly read out at the block division point of the signal. This is to reduce noise caused by waveform deviations due to differences in signal pitch and amplitude, and the envelope circuit 22a,
The mutually inverted envelope signals EnA and EnB output from the readout latch A22b are input to the encoded data from the readout latch A23a and the readout latch B23b, respectively.
applied to the reference inputs of two D/A converters 24a and 24b, and each block is not immediately connected;
When the previous data block passes the cutoff point, its output is gradually reduced, and the output of the new data block is gradually increased from the cutoff point, thereby connecting signals at the block cutoff point.

前記23aと23bはそれぞれ2系統の読出しラッチで
あり、書込・読出コントローラ8からの読出ラッチ信号
f1またはf2をマルチプレクサ17への選択パルス信
号gの読み出し選択に同期して順次入力し、マルチプレ
クサ17が読み出し側に切り換えられている時、読出カ
ウンタA14aまたはB14bによってアドレス指定さ
れ、RAM7からデータバスに読み出された符号化デー
タをラッチする。
The above-mentioned 23a and 23b are read latches of two systems, respectively, and the read latch signal f1 or f2 from the write/read controller 8 is sequentially input to the multiplexer 17 in synchronization with the read selection of the selection pulse signal g. When switched to the read side, it latches the encoded data addressed by the read counter A14a or B14b and read from the RAM 7 onto the data bus.

以上の読出カウンタA14a 、B14b 、マルチプ
レクサ17、続出コントローラ18、ラッチ19.20
、マーク検出回路21及び読出しラッチ23a 、23
bが書込・読出コントローラ8の一部と共に符号化信号
続出手段を構成している。
The above read counters A14a, B14b, multiplexer 17, successive controller 18, latch 19.20
, mark detection circuit 21 and readout latch 23a, 23
b constitutes encoded signal successive output means together with a part of the write/read controller 8.

24a 、24bは読出しラッチA、Bでラッチされた
符号化信号を入力してこれをアナログ信号に変換するD
/A変換器であり、D/A変換器24a、24bから出
力される信号は積分器25に送られて積分され、そして
入力時にコンプレッサ3で圧縮された信号振幅を元に戻
すためにエキスパンダ26に送られ、更に出力フィルタ
27に送られ、出力端子28から時間軸変換されピッチ
を変えられたアナログ音費信号が得られるように構成さ
れる。以上のD/A変換器24a 、24b 。
24a and 24b are D for inputting the encoded signals latched by read latches A and B and converting them into analog signals.
The signal output from the D/A converters 24a and 24b is sent to an integrator 25 for integration, and then an expander is used to restore the signal amplitude compressed by the compressor 3 at the input. 26, further sent to an output filter 27, and is configured so that an analog music cost signal whose time axis has been converted and whose pitch has been changed is obtained from an output terminal 28. The above D/A converters 24a and 24b.

積分器25、エキスパンダ26及び出力フィルタ27が
PCM復号手段に相当している。
The integrator 25, expander 26, and output filter 27 correspond to PCM decoding means.

なお、第2図のブロック図では示していないが、楽音信
号等の原音を入力して単にその音程を時間軸変換処理に
より変えて出力するのみではなく、出力側にミキサー回
路を設けて原音信号とその原音に対し協和音程を形成す
る特定のピッチ比をもつ時間軸変換処理再生音信号とを
ミキシングして出力することにより、例えば単一の音源
より3度や5度のハーモニーをもつ協和音を発生させる
こともできる。
Although not shown in the block diagram of Figure 2, it is not only possible to input the original sound such as a musical tone signal and simply change the pitch by time axis conversion processing and output it, but also to provide a mixer circuit on the output side to convert the original sound signal. By mixing and outputting a time-axis converted reproduced sound signal with a specific pitch ratio that forms a consonant interval with respect to the original sound, for example, a consonant sound with a harmonic third or fifth degree can be produced from a single sound source. can also be generated.

又、RAMT内に符号化されて記憶されたディ2タル信
号を単に°所定の時間だけ遅延して再成し、これを原音
信号とミキシングして出力することにより、原音である
アナログ音響信号にエコーをかけることも容易である。
In addition, by simply regenerating the digital signal encoded and stored in the RAMT by a predetermined period of time, and mixing this with the original sound signal and outputting it, it is converted into the original analog sound signal. It is also easy to apply an echo.

次に、第4図乃至第8図の波形図、タイミングチャート
を参照してFR間軸変換装置の動作を説明する。ここで
第4図は符号化信号にマークを付してブロック長を設定
するマーキングの動作を示すタイミングチャート、第5
図は音響信号の時間軸変換の一例として音響信号を圧縮
する時の処理とこれに伴う符号化信号の一部のテロツク
の反復読出しの処理を示すグラフとその動作を示す各信
号のタイミングチャートとを対応させて示す説明図、第
6図はRAM7への符号化データの書き込みと読み出し
との動作を示す各信号(aないしh)のタイミングチャ
ート、第7図は音響信号を伸長する時の処理とこれに伴
う符号化信号の一部のブロックの読みとばしの処理を示
すグラフとその動作を示す各信号(Deないしj2 )
のタイミングチャートとを対応させて示す説明図、第8
図は積分器25の入力波形のエンベロープを模式的に示
した図、である。各図は、以下の説明において本発明実
施例の音響信号の時間軸変換装置の動作をより一層明ら
かにする為に適宜引用する。
Next, the operation of the FR-to-FR axis conversion device will be explained with reference to the waveform diagrams and timing charts of FIGS. 4 to 8. Here, FIG. 4 is a timing chart showing the marking operation of adding a mark to the encoded signal and setting the block length.
The figure shows a graph showing the process of compressing an audio signal as an example of time axis conversion of the audio signal and the process of repeatedly reading out some of the ticks in the encoded signal, and a timing chart of each signal showing the operation. 6 is a timing chart of each signal (a to h) showing the operation of writing and reading encoded data to the RAM 7, and FIG. 7 is a process when expanding an audio signal. A graph showing the process of skipping some blocks of the encoded signal accompanying this, and each signal (De to j2) showing the operation.
An explanatory diagram showing correspondence with the timing chart of
The figure is a diagram schematically showing the envelope of the input waveform of the integrator 25. Each figure will be appropriately cited in the following description to further clarify the operation of the acoustic signal time axis converting device according to the embodiment of the present invention.

音響信号の時間軸変換装置を使用する場合、先ず、ピッ
チ設定器12によって、入力される原音と出力される再
生音のピッチ比(音程比)が設定される。例えば、ピッ
チ比を1:2に設定した場合には原音に対し再生音の振
動数が2倍に変換されることを意味し、例えば入力楽音
信号が「ド」の音であれば、再生音は−オクターブ高い
関係にある「ドJの音ということになる。このピッチ比
の設定により可変クロック信号発生器13のクロック信
号の周期は、書き込み側の回路に送られるクロック信号
発生器15の固定クロック信号の周期を基準としてその
ピッチ比に反比例して調整され、信号の書き込み速度を
基準にして読み出し速度がピッチ比に比例して増加する
ことになる。
When using an audio signal time axis conversion device, first, the pitch setting device 12 sets the pitch ratio (tone interval ratio) between the input original sound and the output reproduced sound. For example, if the pitch ratio is set to 1:2, this means that the frequency of the reproduced sound is converted to twice that of the original sound.For example, if the input musical sound signal is the sound of "C", the reproduced sound is a "Do J" sound, which is an octave higher. By setting this pitch ratio, the period of the clock signal of the variable clock signal generator 13 is changed from the fixed period of the clock signal generator 15 sent to the writing side circuit. It is adjusted in inverse proportion to the pitch ratio with the period of the clock signal as a reference, and the read speed increases in proportion to the pitch ratio with the signal writing speed as the reference.

ピッチ比の設定が終り、装置の動作が開始されると、制
御回路11は、クロック信号発生器15から出力される
固°定の書込みクロック信号りと可変クロック信号発生
器13から出力される続出しクロック信号iの周期の比
をピッチ比信号10によって検出し、この周期比の逆数
つまりピッチ比に基づき、そのピッチ比が1以上つまり
信号の圧縮を行なう場合にはその程度に応じてタイマ回
路10の設定時間(、Ti)を長くし、逆にピッチ比死
1以下で信号の伸張を行なう場合にはその程度に応じて
タイマ回路10の設定時間(’Tm)を短くするように
制御する。このタイマ回路10の設定時間制御により、
圧縮あるいは伸張処理に係わらず、読み出される信号の
ブロック長がほぼ一定となり、ピッチ比を大きくした圧
縮処理の際に生ずる再生時のブロック切分点の増加によ
る音質の劣化や、ピッチ比を小さくした伸張処理の際に
生ずる再生音の遅れを解消することができる。
When the pitch ratio is set and the device starts operating, the control circuit 11 outputs a fixed write clock signal output from the clock signal generator 15 and a continuous write clock signal output from the variable clock signal generator 13. Then, the period ratio of the clock signal i is detected by the pitch ratio signal 10, and based on the reciprocal of this period ratio, that is, the pitch ratio, if the pitch ratio is 1 or more, that is, when the signal is compressed, the timer circuit is activated according to the degree. The setting time ('Tm) of the timer circuit 10 is increased, and when the signal is expanded with a pitch ratio of 1 or less, the setting time ('Tm) of the timer circuit 10 is shortened accordingly. . By controlling the set time of this timer circuit 10,
Regardless of compression or decompression processing, the block length of the read signal is almost constant, and this may cause deterioration in sound quality due to an increase in block separation points during playback that occurs when compression processing is performed with a large pitch ratio, or when the pitch ratio is reduced. It is possible to eliminate delays in reproduced sound that occur during decompression processing.

楽音信号等の音響信号は、入力端子1から入力され、入
力フィルタ2を通ることにより信号処理に不要な周波数
成分や雑音が信号から除去され、コンプレッサ3に送ら
れる。コンプレッサ3ではノイズリダクション等のため
に音響信号の振幅圧縮が行なわれ、振幅圧縮されたアナ
ログ音響信号はPCM符号化処理回路に送られ、先ず、
サンプル・ホールド回路4に入力されてサンプリングが
行なわれる。サンプリングは書込・読出コントローラ8
から送られるサンプリングパルス信号aの時間間隔で行
なわれ、各振幅値がサンプル値として保持される。サン
プル・ホールド回路4により標本化された信号は、次に
A/D変換器5に送られ、量子化された信号データとし
て2進数に符号化される。A/D変換器5でPCM符号
となった音響信号の符号化データは、次に書込ラッチ6
に送られ、書込・読出コントローラ8から供給されるラ
ッチ信号Cによってラッチされる。そして、書込ラッチ
6でラッチされた符号化データは、順次、RAM7に送
られ、書込カウンタ16からマルチプレクサ17を介し
て供給されるアドレス信号に基づいてアドレスされなが
らRAM7内に符号化の周期に同期して書き込まれてい
く。
An acoustic signal such as a musical tone signal is input from an input terminal 1 , passes through an input filter 2 to remove frequency components and noise unnecessary for signal processing from the signal, and is sent to a compressor 3 . The compressor 3 compresses the amplitude of the acoustic signal for noise reduction, etc. The amplitude-compressed analog acoustic signal is sent to the PCM encoding processing circuit, and first,
The signal is input to the sample/hold circuit 4 and sampling is performed. Sampling is done by write/read controller 8
This is performed at the time interval of the sampling pulse signal a sent from the sampling pulse signal a, and each amplitude value is held as a sample value. The signal sampled by the sample-and-hold circuit 4 is then sent to the A/D converter 5, where it is encoded into binary numbers as quantized signal data. The encoded data of the acoustic signal converted into PCM code by the A/D converter 5 is then transferred to the write latch 6.
and is latched by a latch signal C supplied from the write/read controller 8. The encoded data latched by the write latch 6 is sequentially sent to the RAM 7, and is stored in the RAM 7 at the encoding period while being addressed based on the address signal supplied from the write counter 16 via the multiplexer 17. will be written in sync with.

一方、A/D変換器5から符号化データが書込ラッチ6
に送られ°一時記憶される際、その符号化データの最下
位ビットに、信号のブロック切分点を示すマークが制御
回路11によって制御されたタイマ回路の設定時間に基
づく間隔で、かつ音響信号のゼロクロス位置において次
のように付与される。
On the other hand, encoded data is transferred from the A/D converter 5 to the write latch 6.
When the encoded data is temporarily stored, a mark indicating the block division point of the signal is placed in the least significant bit of the encoded data at intervals based on the set time of the timer circuit controlled by the control circuit 11, and the acoustic signal is It is given as follows at the zero cross position of .

即ち、第4図に図示する如く、入力端子1から入力され
た音響信号SはA/D変換器5により符号化データに変
換されるが、補数表現を用いる2進数の符号化データに
あってはその最上位ビット(MSB>は符号化データの
値の正負の符号を表わしている。従って符号化データの
最上位ビット(MSB)がOから1に変化した時、マー
キング回路のマーキング部はネガティブゴーイングのゼ
ロクロス点としてマーキング指令信号Uを発生し、書込
みラッチ6にラッチされる符号化データにおける例えば
最下位ビットにブロックの切分点を示すマークが、例え
ば論理「1」の符号として付される。
That is, as shown in FIG. 4, the acoustic signal S input from the input terminal 1 is converted into coded data by the A/D converter 5, but it is not binary coded data using complement representation. The most significant bit (MSB>) represents the positive or negative sign of the value of the encoded data. Therefore, when the most significant bit (MSB) of the encoded data changes from O to 1, the marking section of the marking circuit is set to the negative sign. A marking command signal U is generated as a going zero-crossing point, and a mark indicating a block division point is attached to, for example, the least significant bit of the encoded data latched by the write latch 6, as a code of logic "1", for example. .

尚、無音信号が続く場合には音響゛信号のゼロクロス点
を検出できず、マーキングを行なうことができないが、
このような場合には、タイマ回路10内の第2タイマ部
が、タイマ回路10のマスク信号Vの立ち下り時から設
定されたディレィ時間後に出力信号をゼロクロス検出部
に出力し、無条件でマーキング指令信号を発生させ、上
記と同様にブロックの切分点を示すマークが符号化デー
タの一部に付与される。勿論第2タイマ部の設定ディレ
ィ時間もタイマ回路10のマスク時間と同様に制御回路
11により制御される。
Note that if the silent signal continues, the zero-crossing point of the acoustic signal cannot be detected and marking cannot be performed.
In such a case, the second timer section in the timer circuit 10 outputs the output signal to the zero cross detection section after a set delay time from the falling edge of the mask signal V of the timer circuit 10, and marks the signal unconditionally. A command signal is generated, and a mark indicating a block cutting point is added to a part of the encoded data in the same manner as above. Of course, the set delay time of the second timer section is also controlled by the control circuit 11 in the same way as the mask time of the timer circuit 10.

一方、RAM7に記憶された符号化データは読み出し側
の回路の動作により、ピッチ設定器12で設定されたピ
ッチ比に基づく読み出し速度で且つ信号の圧縮又は伸張
を行ないながら所定の手順に従って、実時間で以下のよ
うにRAM7から読み出される。
On the other hand, the encoded data stored in the RAM 7 is read out in real time according to a predetermined procedure while compressing or expanding the signal and at a reading speed based on the pitch ratio set by the pitch setting device 12 by the operation of the reading side circuit. The data is read out from the RAM 7 as follows.

先ず、マーク検出回路21によって、RAM7に順次書
き込まれていく符号化データに付されたブロン′り切分
点のマーク信号mが検出され、第5図のタイミングチャ
ートに示すように符号化データの読み出し速度°(グラ
フ線Bの傾き)に応じて検出されるマーク検出信号De
が検出され、2つのマーク信号mの間にマーク検出信号
Deが2つ発生した時、2つ目のマーク検出信号Deに
同期してロード信号nが発生される。そして、ロード信
号nは1つおきにロード信号j1とロード信号j2に分
けられ、オアゲート21a 、21bを介してそれぞれ
2つの読出しカウンタA14a、読出しカウンタB14
bに送ら杭、読出しカウンタA14a 、B14bはこ
のロード信号j1とj2によってラッチC19、D20
でラッチされている読み出しの先頭となるアドレスデー
タをプリセットする。この時、第6図のタイミングチャ
ートにみるように、書込み読出しコントローラ8がらマ
ルチプレクサ17に送られる選択パルス信号9によって
マルチプレクサ17が読み出し側に切り換えられた時、
RAM7への読出可能信号eがアクティブにされ、読出
カウンタ14a1または14bにより指定されたアドレ
スから符号化データが順次読み出される。
First, the mark detection circuit 21 detects the mark signal m at the cutoff point attached to the encoded data that is sequentially written into the RAM 7, and the mark signal m of the encoded data is detected as shown in the timing chart of FIG. Mark detection signal De detected according to reading speed ° (slope of graph line B)
is detected and two mark detection signals De are generated between the two mark signals m, a load signal n is generated in synchronization with the second mark detection signal De. Then, every other load signal n is divided into a load signal j1 and a load signal j2, which are sent to two read counters A14a and B14 via OR gates 21a and 21b, respectively.
The read counters A14a and B14b are latched C19 and D20 by the load signals j1 and j2.
Presets the address data that is latched at the beginning of the read. At this time, as shown in the timing chart of FIG. 6, when the multiplexer 17 is switched to the read side by the selection pulse signal 9 sent from the write/read controller 8 to the multiplexer 17,
A read enable signal e to the RAM 7 is activated, and encoded data is sequentially read from the address specified by the read counter 14a1 or 14b.

なお、この時、データの書き込み速度を示すグラフ線A
の傾きに対し、読み出し速度を示すグラフ線Bの傾きが
大きい峙つまり時間軸の圧縮が行なわれる時、マーク信
号Mの間に2つのマーク検出信号Deが検出信号が発生
する場合、もう一度前のブロックを反復して読み出す動
作を行なって、読み出し処理が書き込み処理を追い越す
ことを防止している。
At this time, graph line A indicating the data writing speed
When the slope of the graph line B indicating the reading speed is large with respect to the slope of Blocks are read repeatedly to prevent read operations from overtaking write operations.

一方、ピッチ比を1以下に設定して信号の伸張が行なわ
れる場合には、第7図のグラフに示すように、2つのマ
ーク検出信号()eの間に発生する2つの77り信号m
があった場合、2つ目のマーク検出信号に同期してロー
ド信号nがマーク検出回路21において発生し、これが
2つの読出信号J11J2に分けられて読出しカウンタ
14a。
On the other hand, when the signal is expanded by setting the pitch ratio to 1 or less, as shown in the graph of FIG.
If there is, a load signal n is generated in the mark detection circuit 21 in synchronization with the second mark detection signal, and this is divided into two read signals J11J2 and sent to the read counter 14a.

14bへ印加され、書き込み速度を示すグラフ線Cに対
し、これより低い読み出し速度のグラフ線りに沿ってブ
ロックの読み飛ばしが行なわれる。
14b, blocks are skipped along a graph line with a lower read speed than the graph line C indicating the write speed.

そしてRAM7より出力された符号化データは、読出ラ
ッチA23a 、B23bにラッチされ、2、つのD/
A変換器24a、′24bに送られる。D/A変換器2
4a、24bでは読み出された符号化信号がアナログ信
号に変換されると共に、レファレンス入力が印加される
エンベロープ信号EnA、EnBにより各D/A*換器
24a、24bから出力されるアナログ信号の波形のピ
ークが、即ちエンベロープが、滑らかな傾きをもつよう
に振幅調整される。そして、出力された2系統の信号は
合成されて積分器25に送られて完全なアナログ信号に
復号化され、さらにエキスパンダ26により元の信号振
幅に戻され、出力フィルタ27を通して出力端子28か
ら時間軸変換の信号圧縮処理によりピッチを上げられた
音響信号が出力される。
Then, the encoded data output from the RAM 7 is latched into read latches A23a and B23b, and two D/D/
The signals are sent to A converters 24a and '24b. D/A converter 2
At 4a and 24b, the read encoded signal is converted into an analog signal, and the waveform of the analog signal output from each D/A* converter 24a and 24b is determined by the envelope signals EnA and EnB to which the reference input is applied. The amplitude is adjusted so that the peak, that is, the envelope, has a smooth slope. Then, the two output signals are combined and sent to an integrator 25 to be decoded into a complete analog signal, and then returned to the original signal amplitude by an expander 26, passed through an output filter 27, and is output from an output terminal 28. An acoustic signal whose pitch has been raised by signal compression processing of time axis conversion is output.

以上の説明の要点を要約すれば本実施例においては時間
軸を172倍に圧縮、即ちピッチ比を2にする場合、は
符号化の際の1ブロツク長を、例えば約60 m5ec
とし復号化時のブロック長が約30m5ecになるよう
にし、一方、時間軸を2倍に伸張、即ちピッチ比を17
2にする場合は符号化の際のブロック長を、例えば約1
5m5ecとし復号化時のブロック長が約30 m5e
ciとなるように制御される。
To summarize the main points of the above explanation, in this embodiment, when the time axis is compressed by 172 times, that is, when the pitch ratio is set to 2, the length of one block during encoding is, for example, approximately 60 m5ec.
The block length during decoding is set to approximately 30m5ec, while the time axis is doubled, that is, the pitch ratio is set to 17.
2, set the block length during encoding to about 1, for example.
The block length when decoding is approximately 30 m5e.
ci.

従って音響信号を圧縮・伸長した場合でも、復号化時の
ブロック長をおよそ一定の長さに制御して、聴感がほぼ
一定となるようにし、時間軸の短一時にブロック切分点
におけるノイズの発生を抑制して再生音の劣化を防止し
、さらに時間軸の伸長を行なった場合、再生ブロックが
冗長となって再生音が遅れるという不具合も解消してい
る。
Therefore, even when an acoustic signal is compressed and expanded, the block length at the time of decoding is controlled to approximately a constant length, so that the hearing sensation is approximately constant, and the noise at the block separation point is suppressed at a short time on the time axis. This also solves the problem that when the occurrence of deterioration of the reproduced sound is suppressed and the time axis is extended, the reproduction block becomes redundant and the reproduced sound is delayed.

又、音響信号の符号化をPCMによって行なっているの
で、復号時のブロックの反復読み出しや読みとば・しに
おけるブロックの継ぎ目における音響信号レベルはほぼ
零となっていることから、他の符号化方式、例えば音響
信号の差分をとるDPCMや6M等の符号化方式におい
て継ぎ目が音響信号のピーク値に来るものと較べると、
より広い周波数帯域に亘って低い歪率で音響信号の時間
軸変換を行なうことができる。例えば、符号化手段が各
々PCMを採用しているかDPCMを採用しているかと
いう点以外は同一の構成を有する音響信号の時間軸変換
装置において、その周波数帯域はDPCM方式において
、4dBダウンまで許容しても40H2〜8K)−jZ
にすぎないが、PCM方式においては3dBダウンでさ
え20H2〜8゜5KH2の帯域をカバーしている。又
、全高調波歪率においても、DPCM方式では1.7%
であったがPCM方式では0.5%以下であった。これ
はDPCM方式においては音響信号のピーク値が必ずし
も同一でないにもかかわらず、音響信号の変化率が零で
あって最も滑らかに信号を繋ぐことができるという理由
から、各ブロックを音響信号の大きさが不揃いなピーク
の点で繋いでおり、その差分が信号の歪みとなってあら
れれ、周波数帯域を制限する事由となっている為と考え
られる。
In addition, since the acoustic signal is encoded by PCM, the acoustic signal level at the block joint during repeated block reading and reading skipping during decoding is almost zero, so other encoding When compared to coding methods such as DPCM and 6M that take the difference between audio signals, the seam is located at the peak value of the audio signal.
It is possible to perform time axis transformation of an acoustic signal with a low distortion rate over a wider frequency band. For example, in audio signal time axis converters that have the same configuration except for whether the encoding means uses PCM or DPCM, the frequency band can be down by 4 dB in the DPCM method. Even 40H2~8K)-jZ
However, in the PCM system, even a 3 dB reduction covers the band from 20H2 to 8°5KH2. Also, the total harmonic distortion rate is 1.7% in the DPCM method.
However, in the PCM method, it was less than 0.5%. This is because in the DPCM method, although the peak value of the acoustic signal is not necessarily the same, the rate of change of the acoustic signal is zero and the signals can be connected most smoothly. This is thought to be because the signals are connected at irregular peak points, and the difference between them causes signal distortion, which limits the frequency band.

PCM方式の採用によってこの問題は解消された。This problem was solved by adopting the PCM method.

又、PCM方式は6MやDPCM方式と比較した場合、
差分をとっていないことから、音響信号の鋭いアタック
も、より忠実に再現でき、聴感上の音の遅れが少ないと
いう利点も有する。
Also, when comparing the PCM method with the 6M and DPCM methods,
Since no differences are taken, the sharp attack of the acoustic signal can be reproduced more faithfully, and there is also the advantage that there is less delay in the auditory sense of sound.

又、本実施例においてはA/D変換器を2台もちいてい
ることから、第8図に模式的に示す如く、復号化の際に
積分器25に送られる信号のエンベロープはD/A変換
器24aからは、例えIざ(I>で示す如き信号が出力
され、同様にD/A変換器24bからは、例えば(II
)で示す如き信号が出力され、その結集積分器25の入
力信号は(III)で表わす形状となる。従って復号時
のブロックとブロックの継ぎ目も聴感上、気にならない
ように゛解消されている。
Furthermore, since two A/D converters are used in this embodiment, the envelope of the signal sent to the integrator 25 during decoding is determined by the D/A conversion, as schematically shown in FIG. The D/A converter 24a outputs a signal as shown by I>, and the D/A converter 24b outputs a signal as shown by
) is output, and the input signal to the integrated integrator 25 has a shape as shown in (III). Therefore, the seams between blocks during decoding are eliminated so that they are not noticeable to the listener.

尚、本実施例においては、書込・読出コントローラ8.
マーキング回路9.タイマ回路10及び制御回路11は
その他の周辺のゲート等と共にIII御速度を速くする
ために1個のゲートアレイによって構成したが、充分に
高速で処理を行なうマイクロコンピュータによって構成
することも容易である。
In this embodiment, the write/read controller 8.
Marking circuit 9. Although the timer circuit 10 and control circuit 11 are constructed from a single gate array along with other peripheral gates, etc. in order to increase the III control speed, they can also easily be constructed from a microcomputer that performs processing at a sufficiently high speed. .

以上本発゛明の実施例について説明したが、本発明はこ
の実施例に何等限定されるもので番まなく、本発明の要
旨を逸脱しない範囲において、種々なる態様で実施し得
ることは勿論である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments in any way, and it goes without saying that it can be implemented in various forms without departing from the gist of the present invention. It is.

[発明の効果] 以上詳述したように、PCMによって音響信号を符号・
復号化し、設定されたピッチ比によってブロック長を変
更するよう構成された本発明の音響信号の時間軸変換装
置によれば、入力原音に対し音の長さを変えずに音程を
微妙に変化させる時間軸変換を行なう際、復号化周期を
短くして信号の圧縮を行なった場合にも、書き込みの際
のブロック長が長く制御されているから、ブロック毎の
切分点が増大する。ことがなく、切分点の数が増加する
ことによるノイズや再生音の劣化を防止することができ
る。また、復号化周期を長くして信号の伸張を行なった
場合にも、書き込みの時のブロック長が短くなるように
制御されるhNら、無音状態の次にくる再生音も遅れず
に再生することができ、常に一定の聴感を保つことが可
能となる。加えてPCMによって音響信号を符号・復号
イヒしているので、そのアタックが忠実に再現されると
共に、広い周波数帯域に亘って低(X歪率で音響信号の
時間軸、変換を行なうことができると(1う効果も秦す
る。
[Effect of the invention] As detailed above, PCM encodes and encodes acoustic signals.
According to the audio signal time axis conversion device of the present invention, which is configured to decode and change the block length according to a set pitch ratio, the pitch of the input original sound can be slightly changed without changing the length of the sound. When performing time axis conversion, even if the decoding period is shortened to compress the signal, the block length during writing is controlled to be long, so the number of cutting points for each block increases. Therefore, it is possible to prevent noise and deterioration of reproduced sound due to an increase in the number of cutting points. In addition, even when the decoding cycle is lengthened to expand the signal, the block length at the time of writing is controlled to be short, so that the next playback sound after a silent state is played back without delay. This makes it possible to maintain a constant sense of hearing at all times. In addition, since the acoustic signal is encoded and decoded using PCM, the attack can be faithfully reproduced, and the time axis and conversion of the acoustic signal can be performed at a low (X distortion rate) over a wide frequency band. (The effect of 1 is also Qin.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本構成図、第2図は実施例としての
音響信号の時間軸変換装置のブロック図、第3図は読出
コントローラ18の回路図、第4図は符号化信号にマー
クを付してブロック長を設定するマーキングの動作を示
すタイミングチャート、第5図は音響信号の時間軸変換
の一例として音響信号を圧縮する時の処理とこれに伴う
符号化信号の一部のブロックの反復読出しの処理を示す
グラフとその動作を示す各信号のタイミングチャートと
を対応きせて示す説明図、第6図はRAM7への符号化
データの書き込みと読み出しとの動作を示す各信号のタ
イミングチャート、第7図は音響信号を伸長する時の処
理とこれに伴う符号化信号の一部のブロックの読みとば
しの処理を示すグラフとその動作を示す各信号のタイミ
ングチャートとを対応させて示す説明図、第8図は積分
器25の入力波形のエンベロープを模式的に示した図、
である。 4・・・サンプル・ホールド回路 5・・・A/D変換器 6・・・書込みラッチ 8・・・RAM 9・・・マーキング回路 10・・・タイマ回路 11・・・制御回路 12・・・ピッチ設定器 16・・・書込カウンタ 14a、14b・・・読出カウンタ 24a 、24b−’D/A変換器 代理人 弁理士 足立 勉 他1名 第3図 I8 第5図 第6図 @ 第7図
Fig. 1 is a basic configuration diagram of the present invention, Fig. 2 is a block diagram of an audio signal time axis conversion device as an embodiment, Fig. 3 is a circuit diagram of the readout controller 18, and Fig. 4 is a mark on an encoded signal. A timing chart showing the marking operation for setting the block length by adding . Figure 5 shows the process of compressing an audio signal as an example of time axis conversion of an audio signal, and some blocks of the encoded signal associated with this process. An explanatory diagram showing a graph showing the repeated read processing and a timing chart of each signal showing the operation, and FIG. 6 shows the timing of each signal showing the operation of writing and reading encoded data to the RAM 7. The chart in FIG. 7 shows a graph showing the process of expanding the audio signal and the accompanying process of skipping some blocks of the encoded signal, and a timing chart of each signal showing the operation. An explanatory diagram, FIG. 8 is a diagram schematically showing the envelope of the input waveform of the integrator 25,
It is. 4...Sample/hold circuit 5...A/D converter 6...Write latch 8...RAM 9...Marking circuit 10...Timer circuit 11...Control circuit 12... Pitch setting device 16...Writing counters 14a, 14b...Reading counters 24a, 24b-' D/A converter agent Patent attorney Tsutomu Adachi and one other person Figure 3 I8 Figure 5 Figure 6 @ Figure 7 figure

Claims (1)

【特許請求の範囲】 アナログ音響信号を入力しPCMによってディジタル信
号に符号化するPCM符号化手段と、当該ディジタル信
号を、切分点を意味するマークを施すことによって所定
のブロック長に分けると共に、所定の時間軸に沿った符
号化情報として、読み書き可能な記憶手段へ順次書き込
む符号化情報書込手段と、 前記符号化前のアナログ音響信号を所望の音程に変更す
るピッチ比を設定し、ピッチ比信号を出力するピッチ比
設定手段と、 前記記憶手段内の符号化情報から、前記ピッチ比設定手
段のピッチ比信号に従う所定の手順により、時間軸を変
換して、該符号化情報に付されたマークによって区分さ
れたブロック毎に、符号化信号を読み出す符号化信号続
出手段と、該読み出された符号化信号に従って、アナロ
グ音響信号に復号化を行なうPCM復号化手段と、を備
えた音響信号の時間軸変換装置において、前記符号化情
報書込手段が、前記ピッチ比設定手段からのピッチ比信
号に基づいて、記憶手段に書き込む符号化情報のブロッ
ク長を変更するよう構成されたことを特徴とする音響信
号の時間軸変換装置。
[Claims] A PCM encoding means for inputting an analog audio signal and encoding it into a digital signal using PCM; encoded information writing means for sequentially writing encoded information along a predetermined time axis into a readable/writable storage means; and a pitch ratio for changing the unencoded analog audio signal to a desired pitch; pitch ratio setting means for outputting a ratio signal; converting the time axis from the encoded information in the storage means according to a predetermined procedure according to the pitch ratio signal of the pitch ratio setting means and adding the encoded information to the encoded information; An audio system comprising: encoded signal successive output means for reading encoded signals for each block divided by marks; and PCM decoding means for decoding into analog audio signals according to the read encoded signals. In the signal time axis conversion device, the encoded information writing means is configured to change the block length of the encoded information written in the storage means based on the pitch ratio signal from the pitch ratio setting means. Features: A time axis conversion device for acoustic signals.
JP59113552A 1984-06-01 1984-06-01 Time axis converter of acoustic signal Granted JPS60256987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59113552A JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59113552A JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Publications (2)

Publication Number Publication Date
JPS60256987A true JPS60256987A (en) 1985-12-18
JPH0355839B2 JPH0355839B2 (en) 1991-08-26

Family

ID=14615183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59113552A Granted JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Country Status (1)

Country Link
JP (1) JPS60256987A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570328B2 (en) 2000-12-12 2013-10-29 Epl Holdings, Llc Modifying temporal sequence presentation data based on a calculated cumulative rendition period

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570328B2 (en) 2000-12-12 2013-10-29 Epl Holdings, Llc Modifying temporal sequence presentation data based on a calculated cumulative rendition period
US8797329B2 (en) 2000-12-12 2014-08-05 Epl Holdings, Llc Associating buffers with temporal sequence presentation data
US9035954B2 (en) 2000-12-12 2015-05-19 Virentem Ventures, Llc Enhancing a rendering system to distinguish presentation time from data time

Also Published As

Publication number Publication date
JPH0355839B2 (en) 1991-08-26

Similar Documents

Publication Publication Date Title
JPS60256987A (en) Time axis converter of acoustic signal
JP3081530B2 (en) Electronic musical instrument
US4864626A (en) Voice modifier
JPS60263375A (en) Time axis converter of acoustic signal
JPH0374400B2 (en)
JPH0422275B2 (en)
JPS642960B2 (en)
JPS604998A (en) Time base converter for acoustic signal
JPH0431120B2 (en)
JPH0518119B2 (en)
JPH0643899A (en) Time base companding device
JP3884131B2 (en) Data compression device and data decompression device
JPH0235320B2 (en)
JPS63127300A (en) Voice silence compression system
JPS5948399B2 (en) Speech synthesis method
JP2861005B2 (en) Audio storage and playback device
JPH07199998A (en) Compressing and expanding device for speech signal
JPH0513407B2 (en)
JP2000066681A (en) Waveform compression extension device
JPH0145919B2 (en)
JPH08286696A (en) Speech speed conversion and decoding method
JPS62159198A (en) Voice synthesization system
JPS5919000A (en) Voice analyzer/synthesizer
JPS61252597A (en) Voice synthesizer
JPS63178300A (en) Voice encoder