JPH0355839B2 - - Google Patents

Info

Publication number
JPH0355839B2
JPH0355839B2 JP59113552A JP11355284A JPH0355839B2 JP H0355839 B2 JPH0355839 B2 JP H0355839B2 JP 59113552 A JP59113552 A JP 59113552A JP 11355284 A JP11355284 A JP 11355284A JP H0355839 B2 JPH0355839 B2 JP H0355839B2
Authority
JP
Japan
Prior art keywords
signal
pitch
pitch ratio
time axis
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59113552A
Other languages
Japanese (ja)
Other versions
JPS60256987A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59113552A priority Critical patent/JPS60256987A/en
Publication of JPS60256987A publication Critical patent/JPS60256987A/en
Publication of JPH0355839B2 publication Critical patent/JPH0355839B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007Time or data compression or expansion
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To make the audible sense constant for at both compression and expansion of a time axis and to change the scale with a low distortion factor in a wide frequency range by coding/decoding an acoustic signal with PCM and chancing the block length with a set pitch ratio. CONSTITUTION:An input acoustic signal at a terminal 1 is sampled at a prescribed period, coded and stored to a RAM7 at each block. The length of a read block from the RAM7 at time axis conversion depends on the set time of a timer circuit 10 and this set time is controlled in response to the pitch ratio between the original tone and the reproduced tone and the degree of compression or expansion of the signal by the time axis conversion with the operation of a control circuit 11. In such a case, since a pitch setting device 12 changes the pitch of the reproduced sound high or low to the input sound, the pitch ratio of the original tone to the reproduced tone is set, then the read speed of the coded data from the RAM7 is adjusted and the scale is changed without changing the length of the original tone.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、楽音信号等の音響信号を入力し
PCM(パルス符号化変調)によつて符号化等の処
理を行ない、その信号の時間軸を圧縮又は伸張し
て音響信号を出力することにより楽音あるいは音
声の音程を変化させる符号化音響信号処理を行な
う音響信号の時間軸変換装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a method for inputting an acoustic signal such as a musical tone signal.
Encoded audio signal processing that changes the pitch of musical tones or voices by performing encoding processing using PCM (pulse coding modulation), compressing or expanding the time axis of the signal, and outputting an audio signal. The present invention relates to an apparatus for converting the time axis of an acoustic signal.

[従来技術] 楽音信号や音声信号を処理する音響機器とし
て、音響信号(原音)を入力しPCM符号化等の
処理によりデジタル信号に変換し、このデジタル
音響信号をブロツク毎に切分して一旦メモリに書
き込み、そして、これらの信号を各ブロツクの時
間軸の圧縮や伸張を行なつて読み出す際に、これ
に伴うブロツクの反復読み出しや飛び越し読み出
しを所定の手順に従つて行なつて、入力した音響
信号をほぼ実時間で音の長さを変えずに音程を変
化させる符号化音響信号処理による音響信号の時
間軸変換装置の開発が進められている。
[Prior art] As an audio device that processes musical tones and audio signals, an audio signal (original sound) is input, converted to a digital signal through processing such as PCM encoding, and this digital audio signal is divided into blocks and once processed. When writing these signals to memory, compressing and expanding the time axis of each block, and reading them out, the associated repeated reading and interlaced reading of the blocks are performed according to a prescribed procedure, and the signals are input. Development of an audio signal time axis conversion device using encoded audio signal processing that changes the pitch of an audio signal almost in real time without changing the length of the sound is underway.

しかし、この種の時間軸変換装置では、音響信
号のブロツクの長さを一定としてメモリ等の記憶
手段に書き込み、読み出しの際にブロツクの圧
縮、伸張を行なうことから、例えば入力した音の
長さを変えずに音程、つまりピツチを上げる処理
を行なう場合には、各ブロツクの時間を圧縮して
音響信号を読み出し、この結果生じる信号の隙間
をうるために相関関係の強いブロツクの反復読み
出しを行なう。したがつて、音響信号の長さを変
えずに音程を上げるため、出力信号内のブロツク
数の増加と共にその切分点の数が増加することに
より、出力信号の復合化時に切分点で発生するノ
イズが目立ち、復号化後の音響信号、即ち、再生
音の音質が劣化する恐れがある。一方、入力した
音の長さを変えずに音程つまりピツチを下げる処
理を行なう場合には、各ブロツクの時間を伸張し
てメモリから音響信号を読み出し、不足する時間
を補うために相関関係の強いブロツクの読み飛ば
しが行なわれるが、メモリに書き込まれる前の信
号ブロツクつまり入力音響信号に比べ、読み出さ
れた出力音響信号の長さがかなり冗長となる場合
には入力された音に対し出力される再生音が遅れ
て再生されるという問題が生ずる。
However, in this type of time axis conversion device, the length of the block of the audio signal is fixed and written in a storage means such as a memory, and the block is compressed and expanded when read out. When processing to raise the pitch without changing the pitch, the acoustic signal is read out by compressing the time of each block, and blocks with strong correlations are repeatedly read out to fill the gaps in the resulting signals. . Therefore, in order to increase the pitch without changing the length of the acoustic signal, the number of cut points increases with the increase in the number of blocks in the output signal, so that the number of blocks generated at the cut points during decoding of the output signal increases. The resulting noise becomes noticeable, and the quality of the decoded audio signal, that is, the reproduced sound, may deteriorate. On the other hand, when processing to lower the pitch without changing the length of the input sound, the time of each block is expanded and the acoustic signal is read from memory, and in order to compensate for the lack of time, the sound signal with a strong correlation is Blocks are skipped, but if the length of the output audio signal read out is considerably redundant compared to the signal block before being written to memory, that is, the input audio signal, the length of the output audio signal will be skipped in response to the input sound. A problem arises in that the reproduced sound is reproduced with a delay.

[発明の目的] 本発明は、上記の点に鑑みなされたもので、音
の長さを変えることなく音程を変化させる処理、
即ち音響信号の時間軸変換を行なう場合、メモリ
からの符号化情報読み出しの際、読み出しブロツ
クの切分点の数をできるだけ一定にして、時間軸
の圧縮時・伸張時共に聴感を一定にすると共に、
時間軸の圧縮時にブロツク切分点におけるノイズ
の発生を抑制して再生音の劣化を防止し、さら
に、時間軸の伸張を行なつた場合、再生ブロツク
が冗長となつて再生音が遅れるという不具合も解
消することができ、広い周波数範囲に亘つて、低
い歪率で音程を変化させることのできる音響信号
の時間軸変換装置を提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above points, and includes processing for changing the pitch without changing the length of the sound;
In other words, when performing time axis conversion of an acoustic signal, when reading encoded information from memory, the number of cut points of the read block is kept as constant as possible to keep the audibility constant both when compressing and expanding the time axis. ,
When compressing the time axis, noise generation at block separation points is suppressed to prevent deterioration of the reproduced sound, and when the time axis is expanded, the reproduced blocks become redundant and the reproduced sound is delayed. It is an object of the present invention to provide a time axis conversion device for an acoustic signal that can change the pitch with a low distortion rate over a wide frequency range.

[発明の構成] かかる目的を達成する為になされた本発明の構
成は、第1図に図示する如く、 アナログ音響信号を入力しPCMによつてデイ
ジタル信号に符号化するPCM符号化手段Aと、 当該デイジタル信号を、切分点を意味するマー
クを施すことによつて所定のブロツク長に分ける
と共に、所定の時間軸に沿つた符号化情報とし
て、読み書き可能な記憶手段Bへ順次書き込む符
号化情報書込手段Cと、 前記符号化前のアナログ音響信号を所望の音程
に変更するピツチ比を設定し、ピツチ比信号を出
力するピツチ比設定手段Dと、 前記記憶手段B内の符号化情報から、前記ピツ
チ比設定手段Dのピツチ比信号に従う所定の手順
により、時間軸を変換して、該符号化情報に付さ
れたマークによつて区分されたブロツク毎に、符
号化信号を読み出す符号化信号読出手段Eと、 該読み出された符号化信号に従つて、アナログ
音響信号に復号化を行なうPCM復号化手段Fと、 を備えた音響信号の時間軸変換装置において、 前記符号化情報書込手段Cが、前記ピツチ比設
定手段Dからのピツチ比信号に基づいて、記憶手
段Bに書き込む符号化情報のブロツク長を変更す
るよう構成されたことを特徴とする音響信号の時
間軸変換装置を要旨としている。
[Configuration of the Invention] The configuration of the present invention, which has been made to achieve the above object, as shown in FIG. , Encoding in which the digital signal is divided into predetermined block lengths by adding marks indicating cutting points, and sequentially written into the read/write storage means B as encoded information along a predetermined time axis. information writing means C; pitch ratio setting means D for setting a pitch ratio for changing the pre-encoded analog audio signal to a desired pitch and outputting a pitch ratio signal; and encoding information in the storage means B. , the time axis is converted by a predetermined procedure according to the pitch ratio signal of the pitch ratio setting means D, and the encoded signal is read out for each block divided by the mark attached to the encoded information. and a PCM decoding means F that performs decoding into an analog audio signal according to the read encoded signal. Time axis conversion of an acoustic signal, characterized in that the writing means C is configured to change the block length of encoded information to be written into the storage means B based on the pitch ratio signal from the pitch ratio setting means D. The gist is the device.

以下、本発明の実施例を図面に基づいて説明す
る。
Embodiments of the present invention will be described below based on the drawings.

[実施例] 第2図は、楽音や音声等のアナログ音響信号を
入力し、PCM符号化処理を行なうと共に、音の
長さつまり再生速度を変えずに符号化信号の圧
縮・伸張を伴う時間軸変換を行なつて復号化され
た音響信号の再生音の音程を微妙に変化させる音
響信号の時間軸変換装置のブロツク図を示してい
る。2は入力端子1から入力された音声や楽音信
号等のアナログ音響信号を入力してフイルタリン
グを行なう入力フイルタであり、音響信号処理に
不要な周波数成分や雑音を除去し帯域の設定を行
なう。3は入力フイルタ2から送られる入力信号
の振幅圧縮を行なうコンプレツサであり、ノイズ
リダクシヨン動作のために信号振幅の圧縮を行な
い、後述する復号化回路のエキスパンダでは信号
の増幅が行なわれる。4はコンプレツサ3から送
られるアナログ音響信号を標本化するサンプル・
ホールド回路であり、書込・読出コントローラ8
から送られるサンプリングパルスの時間間隔によ
り、連続的な音響信号波形の瞬間、瞬間の振幅値
がサンプル値として取り出される。5はサンプ
ル・ホールド回路4により標本化された信号を量
子化して2進数の符号化データに変換するA/D
変換器である。本実施例においては以上のフイル
タ2ないしA/D変換器5がPCM符号化手段を
構成している。6はA/D変換器5から送られる
符号化された符号化情報(データ)を、読書き可
能メモリ(RAM)7内に設けられた音響信号の
数ブロツク分の記憶容量をもつレジスタに順次記
憶するためにラツチする書込ラツチであり、書
込・読出コントローラ8から供給されるラツチ信
号によりデータを一時記憶し、RAM7に後述す
るマルチプレクサから書込み許可信号が送られた
時、データバスを通してRAM7に符号化データ
が送られ、RAM7の指定されたアドレスに符号
化データが順次書き込まれる。
[Example] Figure 2 shows an example of inputting an analog audio signal such as a musical tone or voice, performing PCM encoding processing, and compressing/expanding the encoded signal without changing the length of the sound, that is, the playback speed. 1 is a block diagram of an audio signal time axis conversion device that performs axis conversion to subtly change the pitch of a reproduced sound of a decoded audio signal. Reference numeral 2 designates an input filter that inputs and filters an analog audio signal such as a voice or a musical tone signal input from the input terminal 1, and sets a band by removing unnecessary frequency components and noise for audio signal processing. A compressor 3 compresses the amplitude of the input signal sent from the input filter 2, compressing the signal amplitude for noise reduction operation, and amplifying the signal in an expander of the decoding circuit described later. 4 is a sample for sampling the analog audio signal sent from the compressor 3.
It is a hold circuit and the write/read controller 8
The instantaneous amplitude values of the continuous acoustic signal waveform are extracted as sample values according to the time intervals of the sampling pulses sent from the oscilloscope. 5 is an A/D that quantizes the signal sampled by the sample/hold circuit 4 and converts it into binary encoded data.
It is a converter. In this embodiment, the above filter 2 to A/D converter 5 constitute PCM encoding means. 6 sequentially inputs the coded information (data) sent from the A/D converter 5 to a register provided in a read/write memory (RAM) 7 and having a storage capacity for several blocks of audio signals. This is a write latch that latches for storage, and temporarily stores data by a latch signal supplied from the write/read controller 8. When a write permission signal is sent to the RAM 7 from a multiplexer, which will be described later, the data is stored in the RAM 7 through the data bus. The encoded data is sent to the RAM 7, and the encoded data is sequentially written to the designated address of the RAM 7.

9は、RAM7への符号化データの書き込みを
行なう際、例えば、その最下位ビツト(LSB)
に、信号の圧縮・伸張による時間軸変換を行なう
時のRAM7からの読み出しブロツクの切分点を
指定するマーク(例えば論理「1」の符号)を付
すマーキング回路である。このマーキング回路9
には、アナログ音響信号をA/D変換器5により
デジタル信号に変換した符号化データの最上位ビ
ツト(MSB)を入力し、その符号が0から1に
変化した時に、これをネガテイブゴーイング時の
ゼロクロス点として検出し、マーキング指令信号
を出力するゼロクロス検出部と、このマーキング
指令信号を受けて、A/D変換器5から出力され
る符号化データにおける例えば最下位ビツト
(LSB)にブロツクの切分点を示すマーク(例え
ば論理「1」の符号)を付与するマーキング部と
が設けられている。
9 indicates, for example, the least significant bit (LSB) when writing encoded data to RAM 7.
This is a marking circuit that attaches a mark (for example, a code of logic "1") to designate a cutting point of a block read from the RAM 7 when performing time axis conversion by compression/expansion of a signal. This marking circuit 9
Input the most significant bit (MSB) of encoded data obtained by converting an analog audio signal into a digital signal by the A/D converter 5, and when the sign changes from 0 to 1, this is used as the signal for negative going. A zero-crossing detection section detects the zero-crossing point and outputs a marking command signal, and in response to this marking command signal, a block is cut at, for example, the least significant bit (LSB) of the encoded data output from the A/D converter 5. A marking section is provided that provides a mark (for example, a code of logic "1") indicating the equinox.

10は、予め設定された時間だけマーキング回
路9のゼロクロス検出部から出力されるマーキン
グ指令信号をマスクしてその信号の出力を中止さ
せるタイマ回路であり、ゼロクロス検出部から出
力されるマーキング指令信号の立ち上り時から所
定のマスク時間だけ高レベルのマスク用信号をゼ
ロクロス検出部に出力する。なお、タイマ回路1
0には、無音入力時に作動する第2タイマ部が付
属され、無音入力信号が続く場合、すなわち、ブ
ロツクを指定する切分点のマーキングがメモリを
一循するような長い時間にわたつて行なわれない
場合をなくすために、第2タイマ部に設定された
時間が経過してもマーキング回路9のゼロクロス
検出部からマーキング指令信号が出力されない場
合、強制的にマーキング回路9のマーキング部へ
マーキング指令信号を出力するように構成されて
いる。
Reference numeral 10 denotes a timer circuit that masks the marking command signal output from the zero-cross detection section of the marking circuit 9 for a preset time and stops outputting the signal. A high-level masking signal is output to the zero-cross detection section for a predetermined masking time from the rising edge. In addition, timer circuit 1
0 is equipped with a second timer section that operates when a silent input signal is input, and when the silent input signal continues, that is, the marking of the cutting point specifying a block is performed for a long time such that it goes around the memory. In order to eliminate cases where the marking command signal is not output from the zero-cross detection section of the marking circuit 9 even after the time set in the second timer section has elapsed, the marking command signal is forcibly sent to the marking section of the marking circuit 9. is configured to output.

上述の書込ラツチ6、書込・読出コントローラ
8の一部、マーキング回路9及びタイマ回路10
等は符号化情報書込手段を構成しており、A/D
変換器5によつて変換されたデジタル信号に上記
のマークを施してこれを所定のブロツク長に分け
ると共に、所定の時間軸に沿つた符号化情報とし
て記憶手段(ここではRAM7のレジスタ)へ書
き込むよう働く。即ち、端子1から入力されたア
ナログ音響信号は所定の周期でサンプリングされ
量子化され符号化されて、ブロツク毎にRAM7
内のレジスタに記憶されてゆく。
The above-mentioned write latch 6, part of the write/read controller 8, marking circuit 9 and timer circuit 10
etc. constitute encoded information writing means, and A/D
The digital signal converted by the converter 5 is marked with the above marks, divided into predetermined block lengths, and written into the storage means (in this case, the register of the RAM 7) as encoded information along a predetermined time axis. It works like that. That is, the analog audio signal input from terminal 1 is sampled at a predetermined period, quantized, and encoded, and then stored in RAM 7 for each block.
It is stored in the internal register.

ここにおいて、時間軸変換を行なう時のRAM
7からの読み出しブロツクの長さは切分点を示す
マークの時間間隔、すなわちタイマ回路10の設
定時間によつて決定され、このタイマ回路の設定
時間は、制御回路11の動作により、時間軸変換
による信号の圧縮又は伸張の程度、つまり原音と
再生音とのピツチ比に応じて制御される。すなわ
ち、通常書き込み時のブロツクの長さが一定であ
ると、再生音の長さを一定とした時間軸変換を行
なつた場合、信号の圧縮又は伸張の程度によつて
読み出された信号のブロツク毎の切分点の数が大
きく変化してしまうが、これに対してこの制御回
路11はピツチ比の変更に対して、この切分点の
数の変化を少なくするように書き込み時のブロツ
クの長さを制御する。そこで、制御回路11は、
可変ブロツク信号発生器13から出力される読出
クロツク信号iの周期と書込みクロツク信号hの
周期との比を可変クロツク信号発生器13からの
ピツチ比信号ioによつて検出し、この書き込み読
み出しの周期の比、つまり、ピツチ設定手段であ
るピツチ設定器12によつて設定された原音と再
生音とのピツチ比が大きい場合、即ち、時間軸の
圧縮にはその程度に応じてタイマ回路10の設定
時間(第4図Tm)を長くし、逆に、設定された
ピツチ比が小さい場合にはその程度に応じてタイ
マ設定時間Tmを短くするように動作する。この
制御回路11は、実際には書込・読出コントロー
ラ8、マーキング回路9及びタイマ回路10等と
共に1個のゲートアレイにより構成されている。
ピツチ設定器12は入力音に対し、再生音のピツ
チを高くあるいは低く変えるためにその原音と再
生音のピツチ比を設定するものであつて、その操
作によりRAM7からの符号化データの読み出し
速度を調節して原音の長さを変えずに音程が変え
られる。このピツチ設定器12は読出カウンタA
14a,B14bに印加する読出クロツク信号i
の周期を変えるように、可変クロツク信号発生器
13に設けられた可変抵抗器として構成される。
Here, the RAM when performing time axis conversion is
The length of the read block from 7 is determined by the time interval of the mark indicating the cutting point, that is, the set time of the timer circuit 10. It is controlled according to the degree of compression or expansion of the signal, that is, the pitch ratio between the original sound and the reproduced sound. In other words, if the block length during normal writing is constant, when time axis conversion is performed with the length of the reproduced sound constant, the read signal will change depending on the degree of compression or expansion of the signal. The number of cutting points for each block changes greatly, but this control circuit 11 adjusts the number of cutting points during writing to reduce the change in the number of cutting points in response to changes in pitch ratio. control the length of Therefore, the control circuit 11
The ratio between the period of the read clock signal i outputted from the variable block signal generator 13 and the period of the write clock signal h is detected by the pitch ratio signal io from the variable clock signal generator 13, and the period of this write/read is determined. In other words, when the pitch ratio between the original sound and the reproduced sound set by the pitch setting device 12, which is a pitch setting means, is large, the timer circuit 10 is set according to the degree of compression of the time axis. The timer setting time (Tm in FIG. 4) is lengthened, and conversely, when the set pitch ratio is small, the timer setting time Tm is shortened accordingly. This control circuit 11 is actually constituted by one gate array together with a write/read controller 8, a marking circuit 9, a timer circuit 10, etc.
The pitch setting device 12 sets the pitch ratio between the original sound and the reproduced sound in order to change the pitch of the reproduced sound higher or lower with respect to the input sound, and by its operation, the reading speed of encoded data from the RAM 7 is adjusted. You can adjust the pitch to change the pitch without changing the length of the original sound. This pitch setter 12 is a read counter A.
Read clock signal i applied to 14a and B14b
The clock signal generator 13 is configured as a variable resistor provided in the variable clock signal generator 13 so as to change the period of the clock signal.

15は書込・読出コントローラ8と書込カウン
タ16にクロツク信号を出力するクロツク信号発
生器であつて、書込カウンタ16にはRAM7へ
のアドレツシング用に分周された書込クロツク信
号hが送られる。一方、書込・読出コントローラ
8では、クロツク信号発生器15から送られたク
ロツク信号から、サンプルパルス信号a、A/D
変換器5用のA/Dコンバート基準クロツク信号
b、書込ラツチ信号c、RAM7へ印加するメモ
リ書込可能信号d、メモリ読出可能信号e、読出
ラツチ信号f1,f2、及びRAM7の書き込みと読
み出し動作を切り換えるマルチプレクサ17に送
る選択パルス信号gがそれぞれつくられる。そし
て符号化データのRAM7への書き込みと読み出
しのタイミングが、例えば書込クロツク信号hの
一周期の間に連続して行なわれるようにコントロ
ールされる。書込カウンタ16はRAM7内の符
号化データ用エリアのアドレスに対応する値を示
すリングカウンタでありクロツク信号hを入力し
てカウントし、書込アドレスをマルチプレクサ1
7を介してRAM7へ送る。よつて、符号化デー
タのRAM7への書き込みは、符号化データが先
ず、書込・読出コントローラ8から書込ラツチ6
へ送られる書込ラツチ信号Cにより書込ラツチ6
で一時記憶され、データバスにセツトされた後、
RAM7への書込可能信号dをアクテイブにし
て、マルチプレクサ17が書き込み側に切り換え
られている間、書込カウンタ16によつて指定さ
れるアドレスに符号化データが順次書き込まれて
行なわれる。
15 is a clock signal generator that outputs a clock signal to the write/read controller 8 and the write counter 16, and the write counter 16 receives a divided write clock signal h for addressing to the RAM 7. It will be done. On the other hand, in the write/read controller 8, from the clock signal sent from the clock signal generator 15, the sample pulse signal a, the A/D
A/D conversion reference clock signal b for converter 5, write latch signal c, memory write enable signal d applied to RAM 7, memory read enable signal e, read latch signals f 1 , f 2 , and write to RAM 7 and a selection pulse signal g to be sent to the multiplexer 17 for switching the read operation. The timing of writing and reading encoded data to and from the RAM 7 is controlled so as to be performed continuously, for example, during one period of the write clock signal h. The write counter 16 is a ring counter that indicates a value corresponding to the address of the encoded data area in the RAM 7, and counts by inputting the clock signal h, and sends the write address to the multiplexer 1.
7 to RAM7. Therefore, when writing encoded data to the RAM 7, the encoded data is first transferred from the write/read controller 8 to the write latch 6.
Write latch 6 is activated by write latch signal C sent to
After being temporarily stored in the data bus and set on the data bus,
While the write enable signal d to the RAM 7 is activated and the multiplexer 17 is switched to the write side, encoded data is sequentially written to the addresses designated by the write counter 16.

18はラツチC19とラツチD20を制御する
読出コントローラであつて、第3図に示すような
Dタイプのフリツプフロツプとゲートを備えた回
路から構成され、マーキング回路9からマーキン
グ信号Maを入力し、このマーキング信号Maに
同期したラツチ可能信号o,q及びストローブ信
号r,pをラツチC19とラツチD20に送り、
マーキング信号Maの示すブロツク切分点のタイ
ミングでラツチC19とラツチD20は交互に書
込カウンタ16から送られるアドレス情報を一時
記憶していく。
A readout controller 18 controls the latch C19 and the latch D20, and is composed of a circuit equipped with a D-type flip-flop and a gate as shown in FIG. Send latch enable signals o, q and strobe signals r, p synchronized with signal Ma to latch C19 and latch D20,
Latch C19 and latch D20 alternately temporarily store the address information sent from write counter 16 at the timing of the block division point indicated by marking signal Ma.

21はマーク検出回路であり、RAM7に順次
書き込まれていく符号化データに付されたブロツ
ク切分点のマーク信号mを検出すると共に、第5
図のタイミングチヤートに示すように、符号化デ
ータの読み出し時にその読み出し速度に応じて符
号化データ中のマークを検出しマーク検出信号
Deを出力し、2つのマーク信号mの間にマーク
検出信号Deが2つ発生した時、2つ目のマーク
検出信号Deに同期してロード信号nを発生する。
そして、このロード信号nは1つおきにロード信
号j1とロード信号j2に分けられ、オアゲート21
a,21bを介してそれぞれ2つの読出カウンタ
A14a、読出カウンタB14bに送られ、読出
カウンタA,Bはこのロード信号j1,j2によつて
ラツチC19またはラツチD20により読み出し
の先頭となるアドレスデータをプリセツトする。
尚、このような2つの読出カウンタA,Bを使用
し、2系統に分けて符号化データの読み出しを行
なう理由は、信号のブロツク切分点において符号
化データの読み飛ばしや、反復読み出しをする場
合の信号のピツチや振幅の相異による波形のずれ
によるノイズをすくなくするためであり、エンベ
ロープ回路22a,22bから出力される相互に
反転したエンベロープ信号EnA,EnBは読出ラ
ツチA23a、読出ラツチB23bからの符号化
データがそれぞれ入力される2つのD/A変換器
24aと24bのレフアレンス入力に印加され、
各ブロツクは直ちに接続されるのではなく、前の
データブロツクが切分点を過ぎたらその出力を
徐々に絞り、新しいデータブロツクは切分点から
次第にその出力を上げるようにして、ブロツク切
分点での信号の接続を行なつている。
21 is a mark detection circuit, which detects the mark signal m at the block division point added to the encoded data sequentially written in the RAM 7, and also detects the mark signal m at the block division point.
As shown in the timing chart in the figure, when reading the encoded data, marks in the encoded data are detected according to the reading speed, and a mark detection signal is sent.
De is output, and when two mark detection signals De are generated between two mark signals m, a load signal n is generated in synchronization with the second mark detection signal De.
Then, this load signal n is divided into every other load signal j 1 and load signal j 2 , and the OR gate 21
The data is sent to the two read counters A14a and B14b via the load signals j1 and j2 , respectively, and the read counters A and B use the latch C19 or the latch D20 to read out the address data at the beginning of the readout. Preset.
The reason why such two read counters A and B are used to read encoded data in two systems is to prevent skipping or repeated reading of encoded data at the signal block division point. This is to reduce noise caused by deviations in waveforms due to differences in signal pitch and amplitude, and the mutually inverted envelope signals EnA and EnB output from the envelope circuits 22a and 22b are output from the readout latch A23a and the readout latch B23b. is applied to the reference inputs of two D/A converters 24a and 24b to which the encoded data is respectively input,
Each block is not connected immediately; instead, when the previous data block passes the cut point, its output is gradually throttled down, and the new data block gradually increases its output from the cut point, so that Signal connections are being made.

前記23aと23bはそれぞれ2系統の読出し
ラツチであり、書込・読出コントローラ8からの
読出ラツチ信号f1またはf2をマルチプレクサ17
への選択パルス信号gの読み出し選択に同期して
順次入力し、マルチプレクサ17が読み出しマル
チプレクサ17が読み出し側に切り換えらている
時、読出カウンタA14aまたはB14bによつ
てアドレス指定され、RAM7からデータバスに
読み出された符号化データをラツチする。
The above-mentioned 23a and 23b are two systems of read latches, respectively, and the read latch signal f 1 or f 2 from the write/read controller 8 is sent to the multiplexer 17.
When the multiplexer 17 is switched to the read side, a selection pulse signal g is sequentially inputted to the readout side in synchronization with the readout selection. Latch the read encoded data.

以上の読出カウンタA14a,B14b、マル
チプレクサ17、読出コントローラ18、ラツチ
19,20、マーク検出回路21及び読出しラツ
チ23a,23bが書込・読出コントローラ8の
一部と共に符号化信号読出手段を構成している。
The read counters A14a, B14b, multiplexer 17, read controller 18, latches 19, 20, mark detection circuit 21, and read latches 23a, 23b together with a part of the write/read controller 8 constitute encoded signal reading means. There is.

24a,24bは読出しラツチA,Bでラツチ
された符号化信号を入力してこれをアナログ信号
に変換するD/A変換器であり、D/A変換器2
4a,24bから出力される信号は積分器25に
送られて積分され、そして入力時にコンプレツサ
3で圧縮された信号振幅を元に戻すためにエキス
パンダ26に送られ、更に出力フイルタ27に送
られ、出力端子28から時間軸変換されピツチを
変えられたアナログ音響信号が得られるように構
成される。以上のD/A変換器24a,24b、
積分器25、エキスパンダ26及び出力フイルタ
27がPCM復号手段に相当している。
24a and 24b are D/A converters that input the encoded signals latched by read latches A and B and convert them into analog signals;
The signals output from 4a and 24b are sent to an integrator 25 for integration, then sent to an expander 26 to restore the signal amplitude compressed by the compressor 3 at the time of input, and further sent to an output filter 27. , so that an analog audio signal whose time axis has been converted and whose pitch has been changed can be obtained from the output terminal 28. The above D/A converters 24a, 24b,
The integrator 25, expander 26 and output filter 27 correspond to PCM decoding means.

なお、第2図のブロツク図では示していない
が、楽音信号等の原音を入力して単にその音程を
時間軸変換処理により変えて出力するのみではな
く、出力側にミキサー回路を設けて原音信号とそ
の原音に対し協和音程を形成する特定のピツチ比
をもつ時間軸変換処理再生音信号とをミキシング
して出力することにより、例えば単一の音源より
3度や5度のハーモニーをもつ協和音を発生させ
ることもできる。
Although not shown in the block diagram of Figure 2, it is not only possible to input the original sound such as a musical tone signal and simply change the pitch by time axis conversion processing and output it, but also to provide a mixer circuit on the output side to convert the original sound signal. By mixing and outputting a time-axis converted reproduced sound signal with a specific pitch ratio that forms a consonant interval with respect to the original sound, for example, a consonant tone with a harmonic third or fifth degree can be produced from a single sound source. can also be generated.

又、RAM7内に符号化されて記憶されたデイ
ジタル信号を単に所定の時間だけ遅延して再成
し、これを原音信号とミキシングして出力するこ
とにより、原音であるアナログ音響信号にエコー
をかけることも容易である。
Also, by simply regenerating the digital signal encoded and stored in the RAM 7 by a predetermined time delay, mixing this with the original sound signal and outputting it, an echo is applied to the original analog sound signal. It is also easy.

次に、第4図乃至第8図の波形図、タイミング
チヤートを参照して時間軸変換装置の動作を説明
する。ここで第4図は符号化信号にマークを付し
てブロツク長を設定するマーキングの動作を示す
タイミングチヤート、第5図は音響信号の時間軸
変換の一例として音響信号を圧縮する時の処理と
これに伴う符号化信号の一部のブロツクの反復読
出しの処理を示すグラフとその動作を示す各信号
のタイミングチヤートとを対応させて示す説明
図、第6図はRAM7への符号化データを書き込
みと読み出しとの動作を示す各信号(aないし
h)のタイミングチヤート、第7図は音響信号を
伸長する時の処理とこれに伴う符号化信号の一部
のブロツクの読みとばしの処理を示すグラフとそ
の動作を示す各信号(Deないしj2)のタイミ
ングチヤートとを対応させて示す説明図、第8図
は積分器25の入力波形のエンベロープを模式的
に示した図、である。各図は、以下の説明におい
て本発明実施例の音響信号の時間軸変換装置の動
作をより一層明らかにする為に適宜引用する。
Next, the operation of the time axis conversion device will be explained with reference to the waveform diagrams and timing charts of FIGS. 4 to 8. Here, Fig. 4 is a timing chart showing the marking operation of adding a mark to the encoded signal and setting the block length, and Fig. 5 shows the processing when compressing the audio signal as an example of time axis conversion of the audio signal. An explanatory diagram showing a graph showing the process of repeatedly reading out some blocks of the coded signal associated with this and a timing chart of each signal showing the operation, FIG. 6 shows the writing of the coded data to the RAM 7 FIG. 7 is a timing chart of each signal (a to h) showing the operation of reading and reading, and FIG. FIG. 8 is a diagram schematically showing the envelope of the input waveform of the integrator 25. FIG. Each figure will be appropriately cited in the following description to further clarify the operation of the acoustic signal time axis converting device according to the embodiment of the present invention.

音響信号の時間軸変換装置を使用する場合、先
ず、ピツチ設定器12によつて、入力される原音
と出力される再生音のピツチ比(音程比)が設定
される。例えば、ピツチ比を1:2に設定した場
合には原音に対し再生音の振動数が2倍に変換さ
れることを意味し、例えば入力楽音信号が「ド」
の音であれば、再生音は一オクターブ高い関係に
ある「ド」の音ということになる。このピツチ比
の設定により可変クロツク信号発生器13のクロ
ツク信号の周期は、書き込み側の回路に送られる
クロツク信号発生器15の固定クロツク信号の周
期を基準としてそのピツチ比に反比例して調整さ
れ、信号の書き込み速度を基準にして読み出し速
度がピツチ比に比例して増加することになる。
When using an audio signal time axis conversion device, first, the pitch setting device 12 sets the pitch ratio (tone pitch ratio) between the input original sound and the output reproduced sound. For example, if the pitch ratio is set to 1:2, this means that the frequency of the reproduced sound is converted to twice that of the original sound.
If it is the sound of , the reproduced sound will be the sound of ``C,'' which is one octave higher. By setting this pitch ratio, the period of the clock signal of the variable clock signal generator 13 is adjusted in inverse proportion to the pitch ratio, with the period of the fixed clock signal of the clock signal generator 15 sent to the writing side circuit as a reference. Based on the signal writing speed, the reading speed increases in proportion to the pitch ratio.

ピツチ比の設定が終り、装置の動作が開始され
ると、制御回路11は、クロツク信号発生器15
から出力される固定の書込みクロツク信号hと可
変クロツク信号発生器13から出力される読出し
クロツク信号iの周期の比をピツチ比信号ioによ
つて検出し、この周期比の逆数つまりピツチ比に
基づき、そのピツチ比が1以上つまり信号の圧縮
を行なう場合にはその程度に応じてタイマ回路1
0の設定時間(Tm)を長くし、逆にピツチ比が
1以下で信号の伸張を行なう場合にはその程度に
応じてタイマ回路10の設定時間(Tm)を短く
するように制御する。このタイマ回路10の設定
時間制御により、圧縮あるいは伸張処理に係わら
ず、読み出される信号のブロツク長がほぼ一定と
なり、ピツチ比を大きくした圧縮処理の際に生ず
る再生時のブロツク切分点の増加による音質の劣
化や、ピツチ比を小さくした伸張処理の際に生ず
る再生音の送れを解消することができる。
After setting the pitch ratio and starting the operation of the device, the control circuit 11 controls the clock signal generator 15.
The period ratio of the fixed write clock signal h outputted from the variable clock signal generator 13 and the read clock signal i outputted from the variable clock signal generator 13 is detected by the pitch ratio signal io, and based on the reciprocal of this period ratio, that is, the pitch ratio. , if the pitch ratio is 1 or more, that is, when signal compression is performed, the timer circuit 1
The setting time (Tm) of the timer circuit 10 is lengthened, and when the pitch ratio is 1 or less and the signal is expanded, the setting time (Tm) of the timer circuit 10 is shortened accordingly. By controlling the set time of the timer circuit 10, the block length of the read signal becomes almost constant regardless of the compression or expansion processing, and the block length of the read signal becomes almost constant regardless of the compression processing or expansion processing. It is possible to eliminate deterioration in sound quality and the skipping of reproduced sound that occurs during expansion processing with a small pitch ratio.

楽音信号等の音響信号は、入力端子1から入力
され、入力フイルタ2を通ることにより信号処理
に不要な周波数成分や雑音が信号から除去され、
コンプレツサ3に送られる。コンプレツサ3では
ノイズリダクシヨン等のために音響信号の振幅圧
縮が行なわれ、振幅圧縮されたアナログ音響信号
はPCM符号化処理回路に送られ、先ず、サンプ
ル・ホールド回路4に入力されてサンプリングが
行なわれる。サンプルリングは書込・読出コント
ローラ8から送られるサンプリングパルス信号a
の時間間隔で行なわれ、各振幅値がサンプル値と
して保持される。サンプル・ホールド回路4によ
り標本化された信号は、次にA/D変換器5に送
られ、量子化された信号データとして2進数に符
号化される。A/D変換器5でPCM符号となつ
た音響信号の符号化データは、次に書込ラツチ6
に送られ、書込・読出コントローラ8から供給さ
れるラツチ信号Cによつてラツチされる。そし
て、書込ラツチ6でラツチされた符号化データ
は、順次、RAM7に送られ、書込カウンタ16
からマルチプレクサ17を介して供給されるアド
レス信号に基づいてアドレスされながらRAM7
内に符号化の周期に同期して書き込まれていく。
An acoustic signal such as a musical tone signal is input from an input terminal 1, and passes through an input filter 2 to remove frequency components and noise unnecessary for signal processing from the signal.
Sent to compressor 3. The compressor 3 compresses the amplitude of the audio signal for noise reduction, etc. The amplitude-compressed analog audio signal is sent to the PCM encoding processing circuit, and first input to the sample/hold circuit 4 where it is sampled. It will be done. The sampling ring is a sampling pulse signal a sent from the write/read controller 8.
This is done at time intervals of , and each amplitude value is held as a sample value. The signal sampled by the sample-and-hold circuit 4 is then sent to the A/D converter 5, where it is encoded into binary numbers as quantized signal data. The encoded data of the acoustic signal converted into a PCM code by the A/D converter 5 is then sent to the write latch 6.
and is latched by the latch signal C supplied from the write/read controller 8. Then, the encoded data latched by the write latch 6 is sequentially sent to the RAM 7 and the write counter 16
RAM 7 is being addressed based on an address signal supplied via multiplexer 17 from
The data is written in synchronization with the encoding cycle.

一方、A/D変換器5から符号化データが書込
ラツチ6に送られ一時記憶される際、その符号化
データの最下位ビツトに、信号のブロツク切分点
を示すマークが制御回路11によつて制御された
タイマ回路の設定時間に基づく間隔で、かつ音響
信号のゼロクロス位置において次のように付与さ
れる。
On the other hand, when the encoded data is sent from the A/D converter 5 to the write latch 6 and temporarily stored, the control circuit 11 adds a mark indicating the block division point of the signal to the least significant bit of the encoded data. It is applied at intervals based on the set time of the controlled timer circuit and at the zero-crossing position of the acoustic signal as follows.

即ち、第4図に図示する如く、入力端子1から
入力された音響信号sはA/D変換器5により符
号化データに変換されるが、補数表現を用いる2
進数の符号化データにあつてはその最上位ビツト
(MSB)は符号化データの値の正負の符号を表わ
している。従つて符号化データの最上位ビツト
(MSB)が0から1に変化した時、マーキング回
路のマーキング部はネガテイブゴーイングのゼロ
クロス点としてマーキング指令信号uを発生し、
書込みラツチ6にラツチされる符号化データにお
ける例えば最下位ビツトにブロツクの切分点を示
すマークが、例えば論理「1」の符号として付さ
れる。
That is, as shown in FIG. 4, the acoustic signal s input from the input terminal 1 is converted into encoded data by the A/D converter 5, but it is converted into encoded data using complement representation.
In the case of encoded data in a base number, the most significant bit (MSB) represents the sign of the value of the encoded data. Therefore, when the most significant bit (MSB) of the encoded data changes from 0 to 1, the marking section of the marking circuit generates the marking command signal u as a negative going zero crossing point,
A mark indicating a block cutting point is attached to, for example, the least significant bit of the encoded data latched by the write latch 6, as a code of logic "1", for example.

尚、無音信号が続く場合には音響信号のゼロク
ロス点を検出できず、マーキングを行なうことが
できないが、このような場合には、タイマ回路1
0内の第2タイマ部が、タイマ回路10のマスク
信号vの立ち下り時から設定されたデイレイ時間
後に出力信号をゼロクロス検出部に出力し、無条
件でマーキング指令信号を発生させ、上記と同様
にブロツクの切分点を示すマークが符号化データ
の一部に付与される。勿論第2タイマ部の設定デ
イレイ時間もタイマ回路10のマスク時間と同様
に制御回路11により制御される。
Note that if the silent signal continues, the zero-crossing point of the acoustic signal cannot be detected and marking cannot be performed, but in such a case, the timer circuit 1
The second timer section in 0 outputs an output signal to the zero cross detection section after a set delay time from the falling edge of the mask signal v of the timer circuit 10, and unconditionally generates a marking command signal, similar to the above. A mark indicating a block cutting point is added to a part of the encoded data. Of course, the set delay time of the second timer section is also controlled by the control circuit 11 in the same way as the mask time of the timer circuit 10.

一方、RAM7に記憶された符号化データは読
み出し側の回路の動作により、ピツチ設定器12
で設定されたピツチ比に基づく読み出し速度で且
つ信号の圧縮又は伸張を行ないながら所定の手順
に従つて、実時間で以下のようにRAM7から読
み出される。
On the other hand, the encoded data stored in the RAM 7 is transferred to the pitch setter 12 by the operation of the reading side circuit.
The signal is read out from the RAM 7 in real time as follows at a reading speed based on the pitch ratio set in , and according to a predetermined procedure while compressing or expanding the signal.

先ず、マーク検出回路21によつて、RAM7
に順次書き込まれていく符号化データに付された
ブロツク切分点のマーク信号mが検出され、第5
図のタイミングチヤートに示すように符号化デー
タの読み出し速度(グラフ線Bの傾き)に応じて
検出されるマーク検出信号Deが検出され、2つ
のマーク信号mの間にマーク検出信号Deが2つ
発生した時、2つ目のマーク検出信号Deに同期
してロード信号nが発生される。そして、ロード
信号nは1つおきにロード信号j1とロード信号j2
に分けられ、オアゲート21a,21bを介して
それぞれ2つの読出しカウンタA14a、読出し
カウンタB14bに送られ、読出しカウンタA1
4a,B14bはこのロード信号j1とj2によつて
ラツチC19,D20でラツチされている読み出
しの先頭となるアドレスデータをプリセツトす
る。この時、第6図のタイミングチヤートにみる
ように、書込み読出しコントローラ8からマルチ
プレクサ17に送られる選択パルス信号gによつ
てマルチプレクサ17が読み出し側に切り換えら
れた時、RAM7への読出可能信号eがアクテイ
ブにされ、読出カウンタ14a、または14bに
より指定されたアドレスから符号化データが順次
読み出される。
First, the mark detection circuit 21 detects the RAM 7
The mark signal m of the block division point attached to the encoded data sequentially written in the block is detected, and
As shown in the timing chart in the figure, the mark detection signal De detected according to the reading speed of the encoded data (the slope of the graph line B) is detected, and two mark detection signals De are detected between the two mark signals m. When this occurs, a load signal n is generated in synchronization with the second mark detection signal De. And every other load signal n is load signal j 1 and load signal j 2
are divided into two read counters A14a and B14b via OR gates 21a and 21b, and are sent to two read counters A14a and B14b respectively.
4a and B14b use these load signals j1 and j2 to preset the address data that is the beginning of the readout that is latched by the latches C19 and D20. At this time, as shown in the timing chart of FIG. 6, when the multiplexer 17 is switched to the read side by the selection pulse signal g sent from the write/read controller 8 to the multiplexer 17, the read enable signal e to the RAM 7 is When activated, encoded data is sequentially read from the address specified by the read counter 14a or 14b.

なお、この時、データの書き込み速度を示すグ
ラフ線Aの傾きに対し、読み出し速度を示すグラ
フ線Bの傾きが大きい時つまり時間軸の圧縮が行
なわれる時、マーク信号mの間に2つのマーク検
出信号Deが検出信号が発生する場合、もう一度
前のブロツクを反復して読み出す動作を行なつ
て、読み出し処理が書き込み処理を追い越すこと
を防止している。
At this time, when the slope of the graph line B indicating the read speed is greater than the slope of the graph line A indicating the data write speed, that is, when compression of the time axis is performed, two marks are generated between the mark signals m. When the detection signal De is generated, the previous block is read out again to prevent the read processing from overtaking the write processing.

一方、ピツチ比を1以下に設定して信号の伸張
が行なわれる場合には、第7図のグラフに示すよ
うに、2つのマーク検出信号Deの間に発生する
2つのマーク信号mがあつた場合、2つ目のマー
ク検出信号に同期してロード信号nがマーク検出
回路21において発生し、これが2つの読出信号
j1,j2に分けられて読出しカウンタ14a,14
bへ印加され、書き込み速度を示すグラフ線Cに
対し、これより低い読み出し速度のグラフ線Dに
沿つてブロツクの読み飛ばしが行なわれる。
On the other hand, when the signal is expanded by setting the pitch ratio to 1 or less, two mark signals m are generated between two mark detection signals De, as shown in the graph of FIG. In this case, a load signal n is generated in the mark detection circuit 21 in synchronization with the second mark detection signal, and this is used as the two readout signals.
The read counters 14a and 14 are divided into j 1 and j 2 .
b, and blocks are skipped along a graph line D indicating a lower read speed with respect to a graph line C indicating a write speed.

そしてRAM7より出力された符号化データ
は、読出ラツチA23a,B23bにラツチさ
れ、2つのD/A変換器24a,24bに送られ
る。D/A変換器24a,24bでは読み出され
た符号化信号がアナログ信号に変換されると共
に、レフアレンス入力が印加されるエンベロープ
信号EnA,EnBにより各D/A変換器24a,
24bから出力されるアナログ信号の波形のピー
クが、即ちエンベロープが、滑らかな傾きをもつ
ように振幅調整される。そして、出力された2系
統の信号は合成されて積分器25に送られて完全
なアナログ信号に復号化され、さらにエキスパン
ダ26により元の信号振幅に戻され、出力フイル
タ27を通して端子28から時間軸変換の信号圧
縮処理によりピツチを上げられた音響信号が出力
される。
The encoded data outputted from the RAM 7 is latched in read latches A23a and B23b and sent to two D/A converters 24a and 24b. The D/A converters 24a, 24b convert the read encoded signal into an analog signal, and the envelope signals EnA, EnB to which the reference input is applied cause the D/A converters 24a, 24b to
The amplitude is adjusted so that the peak of the waveform of the analog signal output from 24b, that is, the envelope, has a smooth slope. The two output signals are combined and sent to an integrator 25 to be decoded into a complete analog signal, and then returned to the original signal amplitude by an expander 26. An acoustic signal whose pitch has been raised by the signal compression process of axis conversion is output.

以上の説明の要点を要約すれば本実施例におい
ては時間軸を1/2倍に圧縮、即ちピツチ比を2に
する場合は符号化の際の1ブロツク長を、例えば
約60msecとし復号化時のブロツク長が約30msec
になるようにし、一方、時間軸を2倍に伸張、即
ちピツチ比を1/2にする場合は符号化の際のブロ
ツク長を、例えば約15msecとし復号化時のブロ
ツク長が約30msecとなるように制御される。従
つて音響信号を圧縮・伸長した場合でも、復号化
時のブロツク長をおよそ一定の長さに制御して、
聴感がほぼ一定となるようにし、時間軸の短縮時
にブロツク切分点におけるノイズの発生を抑制し
て再生音の劣化を防止し、さらに時間軸の伸長を
行なつた場合、再生ブロツクが冗長となつて再生
音が遅れるという不具合も解消している。
To summarize the main points of the above explanation, in this embodiment, when compressing the time axis by 1/2, that is, when the pitch ratio is set to 2, the length of one block during encoding is set to about 60 msec, for example, when decoding. The block length is approximately 30msec.
On the other hand, if you want to double the time axis, that is, reduce the pitch ratio to 1/2, the block length during encoding will be approximately 15 msec, and the block length during decoding will be approximately 30 msec. controlled as follows. Therefore, even when an audio signal is compressed and expanded, the block length during decoding is controlled to approximately a constant length.
When the time axis is shortened, the auditory sensation is kept almost constant, noise is suppressed at the block separation point to prevent deterioration of the reproduced sound, and when the time axis is further extended, the reproduction blocks become redundant. The problem with the playback sound being delayed has also been resolved.

又、音響信号の符号化をPCMによつて行なつ
ているので、復合時のブロツクの反復読み出しや
読みとばしにおけるブロツクの継ぎ目における音
響信号レベルはほぼ零となつていることから、他
の符号化方式、例えば音響信号の差分をとる
DPCMやΔM等の符号化方式において継ぎ目が音
響信号のピーク値に来るものと較べると、より広
い周波数帯域に亘つて低い歪率で音響信号の時間
軸変換を行なうことができる。例えば、符号化手
段が各々PCMを採用しているかDPCMを採用し
ているかという点以外は同一の構成を有する音響
信号の時間軸変換装置において、その周波数帯域
はDPCM方式において、4dBダウンまで許容して
も40Hz〜8KHzにすぎないが、PCM方式において
は3dBダウンでさえ20Hz〜8.5KHzの帯域をカバー
している。又、全高調波歪率においても、
DPCM方式では1.7%であつたがPCM方式では0.5
%以下であつた。これはDPCM方式においては
音響信号のピーク値が必ずしも同一でないにもか
かわらず、音響信号の変化率が零であつて最も滑
らかに信号を繋ぐことができるという理由から、
各ブロツクを音響信号の大きさが不揃いなピーク
の点で繋いでおり、その差分が信号の歪みとなつ
てあらわれ、周波数帯域を制限する事由となつて
いる為と考えられる。PCM方式の採用によつこ
の問題は解消された。又、PCM方式はΔMや
DPCM方式と比較した場合、差分をとつていな
いことから、音響信号の鋭いアタツクも、より忠
実に再現でき、聴感上の音の遅れが少ないという
利点も有する。
In addition, since the audio signal is encoded using PCM, the audio signal level at the block joint during repeated readout of blocks during decoding and read skipping is almost zero, so other encoding method, e.g. taking the difference between acoustic signals
Compared to encoding methods such as DPCM and ΔM in which the seam occurs at the peak value of the acoustic signal, it is possible to perform time axis conversion of the acoustic signal with a low distortion rate over a wider frequency band. For example, in acoustic signal time axis converters that have the same configuration except for whether the encoding means uses PCM or DPCM, the frequency band can be down by 4 dB in the DPCM method. However, in the PCM system, even a 3dB reduction covers the band from 20Hz to 8.5KHz. Also, in terms of total harmonic distortion,
In the DPCM method, it was 1.7%, but in the PCM method, it was 0.5%.
% or less. This is because in the DPCM method, although the peak values of the acoustic signals are not necessarily the same, the rate of change of the acoustic signals is zero, and the signals can be connected most smoothly.
This is thought to be because each block is connected at peak points where the magnitude of the acoustic signal is uneven, and the difference appears as signal distortion, which is the reason for limiting the frequency band. This problem was resolved by adopting the PCM method. Also, the PCM method has ΔM and
Compared to the DPCM method, it has the advantage that sharp attacks in acoustic signals can be reproduced more faithfully, and there is less delay in the auditory sense of sound, since no differences are calculated.

又、本実施例においてはA/D変換器を2台も
ちいていることから、第8図に模式的に示す如
く、復号化の際に積分器25に送られる信号のエ
ンベロープはD/A変換器24aからは、例えば
()で示す如き信号が出力され、同様にD/A
変換器24bからは、例えば()で示す如き信
号が出力され、その結果積分器25の入力信号は
()で表わす形状となる。従つて復合化のブロ
ツクとブロツクの継ぎ目も聴感上、気にならない
ように解消されている。
Furthermore, since two A/D converters are used in this embodiment, the envelope of the signal sent to the integrator 25 during decoding is determined by the D/A conversion, as schematically shown in FIG. For example, a signal as shown in parentheses is output from the D/A converter 24a.
The converter 24b outputs a signal as shown in parentheses, for example, and as a result, the input signal to the integrator 25 has a shape shown in parentheses. Therefore, the joints between the decoding blocks are eliminated so that they are not noticeable to the listener.

尚、本実施例においては、書込・読出コントロ
ーラ8、マーキング回路9、タイマ回路10及び
制御回路11はその他の周辺のゲート等と共に制
御速度を速くするために1個のゲートアレイによ
つて構成したが、充分に高速で処理を行なうマイ
クロコンピユータによつて構成することも容易で
ある。
In this embodiment, the write/read controller 8, the marking circuit 9, the timer circuit 10, and the control circuit 11, along with other peripheral gates, etc., are configured by one gate array in order to increase the control speed. However, it is also easy to configure it using a microcomputer that performs processing at a sufficiently high speed.

以上本発明の実施例について説明したが、本発
明はこの実施例に何等限定されるものではなく、
本発明の要旨を逸脱しない範囲において、種々な
る態様で実施し得ることは勿論である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments in any way.
It goes without saying that the invention can be implemented in various ways without departing from the gist of the invention.

[発明の効果] 以上詳述したように、PCMによつて音響信号
を符号・復号化し、設定されたピツチ比によつて
ブロツク長を変更するよう構成された本発明の音
響信号の時間軸変換装置によれば、入力原音に対
し音の長さを変えずに音程を微妙に変化させる時
間軸変換を行なう際、復号化周期を短くして信号
の圧縮を行なつた場合にも、書き込みの際のブロ
ツク長が長く制御されているから、ブロツク毎の
切分点が増大することがなく、切分点の数が増加
することによるノイズや再生音の劣化を防止する
ことができる。また、復号化周期を長くして信号
の伸張を行なつた場合にも、書き込みの時のブロ
ツク長が短くなるように制御されるから、無音状
態の次にくる再生音も遅れずに再生することがで
き、常に一定の聴感を保つことが可能となる。加
えてPCMによつて音響信号を符号・復号化して
いるので、そのアタツクが忠実に再現されると共
に、広い周波数帯域に亘つて低い歪率で音響信号
の時間軸変換を行なうことができるという効果も
奏する。
[Effects of the Invention] As detailed above, the time axis conversion of an audio signal according to the present invention is configured to encode and decode an audio signal using PCM and change the block length according to a set pitch ratio. According to the device, even when compressing the signal by shortening the decoding cycle when performing time axis conversion that subtly changes the pitch without changing the length of the input original sound, the write Since the actual block length is controlled to be long, the number of division points for each block does not increase, and it is possible to prevent noise and deterioration of reproduced sound due to an increase in the number of division points. Furthermore, even when the decoding cycle is lengthened to expand the signal, the block length at the time of writing is controlled to be shortened, so that the next playback sound after a silent state is played back without delay. This makes it possible to maintain a constant sense of hearing at all times. In addition, since the acoustic signal is encoded and decoded using PCM, the attack can be faithfully reproduced, and the time axis transformation of the acoustic signal can be performed with low distortion over a wide frequency band. Also plays.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本構成図、第2図は実施例
としての音響信号の時間軸変換装置のブロツク
図、第3図は読出コントローラ18の回路図、第
4図は符号化信号にマークを付してブロツク長を
設定するマーキングの動作を示すタイミングチヤ
ート、第5図は音響信号の時間軸変換の一例とし
て音響信号を圧縮する時の処理とこれに伴う符号
化信号の一部のブロツクの反復読出しの処理を示
すグラフとその動作を示す各信号のタイミングチ
ヤートとを対応させて示す説明図、第6図は
RAM7への符号化データの書き込みと読み出し
との動作を示す各信号のタイミングチヤート、第
7図は音響信号を伸長する時の処理とこれに伴う
符号化信号の一部のブロツクの読みとばしの処理
を示すグラフとその動作を示す各信号のタイミン
グチヤートとを対応させて示す説明図、第8図は
積分器25の入力波形のエンベロープを模式的に
示した図、である。 4……サンプル・ホールド回路、5……A/D
変換器、6……書込みラツチ、8……RAM、9
……マーキング回路、10……タイマ回路、11
……制御回路、12……ピツチ設定器、16……
書込カウンタ、14a,14b……読出カウン
タ、24a,24b……D/A変換器。
Fig. 1 is a basic configuration diagram of the present invention, Fig. 2 is a block diagram of an audio signal time axis conversion device as an embodiment, Fig. 3 is a circuit diagram of the readout controller 18, and Fig. 4 is a mark on the encoded signal. Fig. 5 is a timing chart showing the marking operation for setting the block length with . FIG. 6 is an explanatory diagram showing a graph showing the repeated readout process and a timing chart of each signal showing its operation in correspondence.
A timing chart of each signal showing the operation of writing and reading encoded data to RAM 7. Figure 7 shows the process of expanding the audio signal and the associated process of skipping reading some blocks of the encoded signal. FIG. 8 is a diagram schematically showing the envelope of the input waveform of the integrator 25. 4...Sample/hold circuit, 5...A/D
Converter, 6...Write latch, 8...RAM, 9
...Marking circuit, 10...Timer circuit, 11
... Control circuit, 12 ... Pitch setting device, 16 ...
Write counter, 14a, 14b...read counter, 24a, 24b...D/A converter.

Claims (1)

【特許請求の範囲】 1 アナログ音響信号を入力しPCMによつてデ
イジタル信号に符号化するPCM符号化手段と、 当該デイジタル信号を、切分点を意味するマー
クを施すことによつて所定のブロツク長に分ける
と共に、所定の時間軸に沿つた符号化情報とし
て、読み書き可能な記憶手段へ順次書き込む符号
化情報書込手段と、 前記符号化前のアナログ音響信号を所望の音程
に変更するピツチ比を設定し、ピツチ比信号を出
力するピツチ比設定手段と、 前記記憶手段内の符号化情報から、前記ピツチ
比設定手段のピツチ比信号に従う所定の手順によ
り、時間軸を変換して、該符号化情報に付された
マークによつて区分されたブロツク毎に、符号化
信号を読み出す符号化信号読出手段と、 該読み出された符号化信号に従つて、アナログ
音響信号に復号化を行なうPCM復号化手段と、 を備えた音響信号の時間軸変換装置において、 前記符号化情報書込手段が、前記ピツチ比設定
手段からのピツチ比信号に基づいて、記憶手段に
書き込む符号化情報のブロツク長を変更するよう
構成されたことを特徴とする音響信号の時間軸変
換装置。
[Claims] 1. PCM encoding means for inputting an analog audio signal and encoding it into a digital signal using PCM; a pitch ratio for changing the unencoded analog audio signal to a desired pitch; pitch ratio setting means for setting a pitch ratio signal and outputting a pitch ratio signal; converting the time axis from the encoded information in the storage means according to a predetermined procedure according to the pitch ratio signal of the pitch ratio setting means, and outputting the pitch ratio signal; encoded signal reading means for reading encoded signals for each block divided by marks attached to encoded information; and PCM for decoding into analog audio signals according to the read encoded signals. In the audio signal time axis converting device, the encoded information writing means writes a block length of the encoded information to the storage means based on the pitch ratio signal from the pitch ratio setting means. A time axis conversion device for an acoustic signal, characterized in that it is configured to change the time axis of an acoustic signal.
JP59113552A 1984-06-01 1984-06-01 Time axis converter of acoustic signal Granted JPS60256987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59113552A JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59113552A JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Publications (2)

Publication Number Publication Date
JPS60256987A JPS60256987A (en) 1985-12-18
JPH0355839B2 true JPH0355839B2 (en) 1991-08-26

Family

ID=14615183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59113552A Granted JPS60256987A (en) 1984-06-01 1984-06-01 Time axis converter of acoustic signal

Country Status (1)

Country Link
JP (1) JPS60256987A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683903B2 (en) 2001-12-11 2010-03-23 Enounce, Inc. Management of presentation time in a digital media presentation system with variable rate presentation capability

Also Published As

Publication number Publication date
JPS60256987A (en) 1985-12-18

Similar Documents

Publication Publication Date Title
US6085157A (en) Reproducing velocity converting apparatus with different speech velocity between voiced sound and unvoiced sound
JPH0355839B2 (en)
JPH0355840B2 (en)
JP2995037B2 (en) Audio encoding / decoding device
US4864626A (en) Voice modifier
JPH0431120B2 (en)
JPH0374400B2 (en)
JPH0430600B2 (en)
JPS5948399B2 (en) Speech synthesis method
JPH0518119B2 (en)
JPS58178395A (en) Time axis extension for voice signal
JPS63178300A (en) Voice encoder
JPH0946179A (en) Bit length expansion method and its device
Chalfan High Quality Speech Synthesis Using ADPCM Technology
JP2861005B2 (en) Audio storage and playback device
JPS6175396A (en) Scale converter
JPH0145919B2 (en)
JPS61227299A (en) Speed recorder
KR20000059961A (en) Play method and apparatus for variable speed of digital vocal
JPS61202531A (en) Receiver
JPS62159198A (en) Voice synthesization system
JPH11305791A (en) Method and device for speaking speed conversion
JPH08137492A (en) Conversion device for voice time base
JPS5919000A (en) Voice analyzer/synthesizer
JPH08286696A (en) Speech speed conversion and decoding method