JPS60253392A - Adaptive luminance and color signal separating filter - Google Patents

Adaptive luminance and color signal separating filter

Info

Publication number
JPS60253392A
JPS60253392A JP11177184A JP11177184A JPS60253392A JP S60253392 A JPS60253392 A JP S60253392A JP 11177184 A JP11177184 A JP 11177184A JP 11177184 A JP11177184 A JP 11177184A JP S60253392 A JPS60253392 A JP S60253392A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
sample
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11177184A
Other languages
Japanese (ja)
Other versions
JPH0435113B2 (en
Inventor
Yoshiki Mizutani
芳樹 水谷
Tadashi Kasezawa
正 加瀬沢
Atsumichi Murakami
篤道 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11177184A priority Critical patent/JPS60253392A/en
Priority to EP19850300544 priority patent/EP0153034B1/en
Priority to DE8585300544T priority patent/DE3585799D1/en
Publication of JPS60253392A publication Critical patent/JPS60253392A/en
Publication of JPH0435113B2 publication Critical patent/JPH0435113B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To accurately separate Y and C signals in response even to a sudden change of a picture by using a signal with which the vertical and horizontal waveforms of a composite TV signal have slower changes to separate the luminance signal from the color signal. CONSTITUTION:When the sample value having a sample point P9 is outputted from an A/D converter 2 at a certain time point T, the output of a delay circuit 161 is equal to the sample value of a sample point P8 adjacent the point P9. The output of a delay circuit 41 is equal to the sample value of a sample point P6 which is slower than the P9 by an amount equal to two horizontal scan lines. The output of a delay line 162 goes to the sample value of a sample point P5 adjacent to P6. The output of a delay circuit 163 goes to the sample value of a sample point P4 adjacent to P5. The output of a delay circuit 42 is equal to the sample value of a sample point P2 which is lower than the P5 by two scan lines. A comparator 14 compares the output signal TV' of an adder circuit 22 with the output signal TH of an absolute value circuit 132 and controls a switch circuit 15. Then the outputs of the subtractor circuits 71 and 72 are outputted to an output terminal 10 at TV'<TH and TV'>=TH respectively.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は適応型輝度信号色信号分離フィルタ辷関し、
特に、PAL方式の複合映像信号から輝度信号(以下、
Y信号と称する)と、色信号(以下、C信号と称する)
とを分離して取出す輝度信号色信号分離フィルタ(以下
、VC分離フィルタと称する)に関するものであって、
PAL方式のアナログ複合テレビジョン信号をディジタ
ル信号に変換した後、ディジタル的にY信号とC信号の
分離を行なうような適応型輝度信号色信号分離フィルタ
に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an adaptive luminance signal/chrominance signal separation filter;
In particular, from the PAL composite video signal to the luminance signal (hereinafter referred to as
(hereinafter referred to as the Y signal) and a color signal (hereinafter referred to as the C signal)
This relates to a luminance signal chrominance signal separation filter (hereinafter referred to as VC separation filter) that separates and extracts a luminance signal and a chrominance signal,
The present invention relates to an adaptive luminance signal/chrominance signal separation filter that digitally separates a Y signal and a C signal after converting a PAL analog composite television signal into a digital signal.

[従来技術] 現行のカラーテレビジョン標準方式では、Y信号とC信
号は、周波数多重された複合信号として送信されており
、受像機では、受信された複合信号からY信号とC信号
を正しく分離する必要がある。
[Prior art] In the current color television standard system, the Y signal and C signal are transmitted as a frequency multiplexed composite signal, and the receiver must correctly separate the Y signal and C signal from the received composite signal. There is a need to.

一般に、PAL方式の複合テレビジョン信号Pは、1変
信号Yと、2つの色差信号UおよびV(またはIおよび
Q)を色副搬送波周波数fs Cにて直角2相変調した
色信号Cとの複合信号であつで、次式のごとく書き表わ
される。
Generally, a composite television signal P of the PAL system is composed of a one-variant signal Y and a color signal C obtained by quadrature two-phase modulation of two color difference signals U and V (or I and Q) at a color subcarrier frequency fsC. It is a composite signal and can be written as the following equation.

p −v + c −’y’TjJsill (2πfscj>±VCO5
(2πLscj) 上述の式において、第3項に付けられた符号パ±″は、
上述の信号Pにおいて奇数走査線でi + u。
p −v + c −'y'TjJsill (2πfscj>±VCO5
(2πLscj) In the above equation, the sign par ±″ added to the third term is
In the signal P mentioned above, i + u on odd scan lines.

偶数走査線で“°−”である。すなわち、走査線ごとに
V成分を反転する。フレーム周波数をf「(25)−1
z)、フィールド周波数をfv (50)−12)およ
び水平走査周波数をh(15,625kH2)とすれば
、上述の色副搬送波周波数f。
It is "°-" for even-numbered scanning lines. That is, the V component is inverted for each scanning line. Set the frame frequency to f'(25)-1
z), the field frequency is fv (50)-12), and the horizontal scanning frequency is h (15,625kHz), then the color subcarrier frequency f as described above.

、との間には、 Is c = (284−1/4+1/’625)f 
H=(2841/4+1/625)62 5/2・ fv − (284−1/4+1/625)621F なる関係が成立する。すなわち、上述・の色副搬送波周
波数rs cと水平走査周波数f。は、1/4ラインオ
フセツトの関係にある。このため、PAL方式の複合テ
レビジョン信号を色副搬送波周波数の4倍の標本化周波
数「、にて同期標本化した標本化信号系列は、画面上に
おいて、第1図に示したような2次元配列となる。すな
わち、4ライン周期で色信号の位相は同一のものが繰返
される。
, Is c = (284-1/4+1/'625)f
The following relationship is established: H=(2841/4+1/625)62 5/2·fv − (284−1/4+1/625)621F. That is, the color subcarrier frequency rsc and the horizontal scanning frequency f described above. is in the relationship of 1/4 line offset. Therefore, the sampled signal sequence obtained by synchronously sampling the PAL composite television signal at a sampling frequency ``, which is four times the color subcarrier frequency, appears on the screen in a two-dimensional manner as shown in Figure 1. In other words, the same color signal phase is repeated every four lines.

一般に、受(1機は白黒テレビジョン信号との両立性を
持たせるために、Y信号の帯域内にスペクトラムが周波
数インタリーブするように周波数多重されたC信号を含
む複合カラーテレビジョン信号から、Y信号とC信号を
正確に分離することが必要である。
In general, in order to maintain compatibility with black and white television signals, a receiver (one receiver) receives Y It is necessary to accurately separate the signal and the C signal.

第2図は従来のYC分離フィルタの構成を示ず図である
。次に、第2図を参照して従来のYC分離フィルタの構
成【こついて説明する。入力端子1にはPAL方式のア
ナログ複合テレビジョン信号が入力される。このアナロ
グ複合テレビジョン信号はA/D変換器2に与えられる
。このA y’ D変換器2には標本化パルス発生回路
3から標本化パルス信号が与えられる。したがって、A
 / D変換器2は標本化パルス信号lこ基づいて、入
力されたアナログ複合テレビジョン信号をディジタル信
号に変換する。A/D変換器2の出力は、第1.第2の
遅延回路41および42に入力される。これらの遅延回
路41.42は、それぞれ1水平走査期間だけ前述のΔ
/’D変換回路2の出力である標本化信号を遅延させる
ものである。
FIG. 2 is a diagram that does not show the configuration of a conventional YC separation filter. Next, the configuration of a conventional YC separation filter will be explained with reference to FIG. An input terminal 1 receives a PAL analog composite television signal. This analog composite television signal is given to an A/D converter 2. A sampling pulse signal is applied to this Ay'D converter 2 from a sampling pulse generation circuit 3. Therefore, A
/D converter 2 converts the input analog composite television signal into a digital signal based on the sampled pulse signal. The output of the A/D converter 2 is the first one. It is input to second delay circuits 41 and 42. These delay circuits 41 and 42 each delay the above-mentioned Δ for one horizontal scanning period.
/' This is to delay the sampling signal which is the output of the D conversion circuit 2.

また、A /’ D変換器2の出力は第゛1の1 、’
 4倍回路61を介して減算回路lに与えられ、遅延回
路41の出力は1z2’lEt回路5を介して減算回路
7に与えられ、遅延回路42の出力は1./4倍回路6
2を介して減算回路7に与えられる。減算回路7は1z
2倍回路5の出力から第1および第2の1z4倍回路6
1.62の出力をi算するように構成されている。減算
回路7の出力はイ(型方向バンドパスフィルタ8を介し
て出力端子10に出力されるとともに、第2の減算回路
9に与えられる。第2の減算回路9には遅延回路41の
出力も与えられており、したがって減算回路9は第1の
遅延四路41の出力信号から水平方向バンドパスフィル
タ8の出力信号を減算する。減算回路9の出力信号は出
力端子11からY信号として出りされる。
Also, the output of the A/'D converter 2 is the ``1st 1,''
The output of the delay circuit 41 is applied to the subtraction circuit 7 via the 1z2'lEt circuit 5, and the output of the delay circuit 42 is applied to the subtraction circuit 1 through the quadrupling circuit 61. /4x circuit 6
2 to the subtraction circuit 7. Subtraction circuit 7 is 1z
From the output of the doubling circuit 5 to the first and second 1z quadrupling circuits 6
It is configured to calculate the output of 1.62 by i. The output of the subtraction circuit 7 is outputted to the output terminal 10 via the pattern direction band-pass filter 8, and is also given to the second subtraction circuit 9.The second subtraction circuit 9 also receives the output of the delay circuit 41. Therefore, the subtraction circuit 9 subtracts the output signal of the horizontal bandpass filter 8 from the output signal of the first delay circuit 41. The output signal of the subtraction circuit 9 is outputted from the output terminal 11 as a Y signal. It will be done.

次に、第2図に示した従来のYC分離フィルタの0作に
ついて説明する。標本化パルス発生回路3は、入力端子
1に入力される複合テレビジョン信号の色副搬送波周波
数fs Cの4倍の周波数「、で同期発振づる発振回路
であって、この出力がA 、/ D変換器2に与えられ
る。A/D変換器2は標本化パルス発生回路3からの信
号により、入力端子1に印加されたアナログ信号をディ
ジタル信号に変換する。標本化周波数f5=4fscに
て標本化されたPAL方式複合カラーテレビジョン信号
の標本化信号系列は、C信号の位相に着目すれば、画面
上で第1図に示したような配列どなる。
Next, the operation of the conventional YC separation filter shown in FIG. 2 will be explained. The sampling pulse generation circuit 3 is an oscillation circuit that oscillates synchronously at a frequency "," which is four times the color subcarrier frequency fsC of the composite television signal input to the input terminal 1, and its output is A, /D. The A/D converter 2 converts the analog signal applied to the input terminal 1 into a digital signal using the signal from the sampling pulse generation circuit 3.The A/D converter 2 converts the analog signal applied to the input terminal 1 into a digital signal. If we pay attention to the phase of the C signal, the sampled signal sequence of the converted PAL composite color television signal will be arranged on the screen as shown in FIG. 1.

すなわち、C信号の位相は4ライン周期で復帰し、成る
ライン化に対し上または下に2ライン離れたライン(見
−2>、(追+2)では、色信号成分の色副搬送波の位
相は1801宴変化ずなわち反転している。
In other words, the phase of the C signal returns every 4 lines, and for lines that are two lines apart above or below (see -2>, (additional +2)), the phase of the color subcarrier of the color signal component is 1801 The banquet has changed, that is, it has been reversed.

1、/2倍回路5は、第1の遅延回路41の出力を1/
2倍し、この1/2倍回路5の出力は減算回路7に入力
される。また、第1の1/4倍回路61は、上述のA/
D変換@2の出力を1/4倍するj:うに構成されてい
て、この1/4倍回路61の出力は、上述の減算回路7
に入力されているさらに、第2の1 / 4 f&回路
62は、第2の遅延回路42の出力を1/4倍するもの
であって、この1/4倍回路62の出力は上述の減算回
路7に入力される。したがって、減算回路7は1/2倍
回路5の出力か6ら第1の1/4倍回路61の出力およ
び第2の1,74倍回路62の出力を減算する。
The 1/2x circuit 5 converts the output of the first delay circuit 41 into 1/2x.
The output of the 1/2 multiplier circuit 5 is input to the subtraction circuit 7. Further, the first 1/4 times circuit 61 is the above-mentioned A/4
The output of the D conversion @2 is multiplied by 1/4, and the output of this 1/4 multiplication circuit 61 is
Furthermore, the second 1/4 f & circuit 62 multiplies the output of the second delay circuit 42 by 1/4, and the output of this 1/4 multiplier 62 is It is input to circuit 7. Therefore, the subtraction circuit 7 subtracts the output of the first 1/4 times circuit 61 and the output of the second 1,74 times circuit 62 from the output of the 1/2 times circuit 5.

したがって、この減算回路lの出力Hc(rL、+n)
は、 HC(見、El ) =1/4 (−P (見−2,v
a )−!、、2P <a、 m > −p (fL+
2. m ) )どなる。ここで、P (i 、ll1
)は、立番目のラインにおけるIi!目のサンプル点の
標本値を示す。
Therefore, the output Hc(rL, +n) of this subtraction circuit l
is, HC (see, El) = 1/4 (-P (see-2, v
a)-! ,,2P <a, m > −p (fL+
2. m)) yell. Here, P (i, ll1
) is Ii! in the standing line! Indicates the sample value of the eye sample point.

減算回路7の出力化@Ha (Q、+11)は、水平方
向バンドパスフィルタ8に与えられる。水平方向バンド
パスフィルタ8は色信号成分を通過させるように構成さ
れた帯域通過フィルタであって、減算回路7の出力信号
)−IC(A、III)中に含まれるY信号成分を除去
する。このフィルタはたとえば Hh (、Z)−1/32 (1−Z−’ )2 (1
+Z−’ )’ (1+Z−8) として構成できる。すなわち、水平方向バンドパスフィ
ルタ8の出力にはC信号が得られる。
The output @Ha (Q, +11) of the subtraction circuit 7 is given to a horizontal band pass filter 8. The horizontal band-pass filter 8 is a band-pass filter configured to pass the color signal component, and removes the Y signal component contained in the output signal ()-IC(A, III) of the subtraction circuit 7. This filter is, for example, Hh (,Z)-1/32 (1-Z-' )2 (1
+Z-')' (1+Z-8). That is, the C signal is obtained at the output of the horizontal band pass filter 8.

減算回路9は第1の遅延回路41の出力から水平方向バ
ンドパスフィルタ8の出ノ〕を減算するように構成され
ている。この減算回路9は複合テレビジョン信号から色
信号を減算することになるから、減算回路9の出力には
Y信号が得られる。したがって、出力端子10および1
1にはそれぞれ水平方向バンドパスフィルタ8からC信
号が得られ、減算回路9からはYM@が得られる。
The subtraction circuit 9 is configured to subtract the output of the horizontal bandpass filter 8 from the output of the first delay circuit 41. Since this subtraction circuit 9 subtracts the color signal from the composite television signal, a Y signal is obtained at the output of the subtraction circuit 9. Therefore, output terminals 10 and 1
1, a C signal is obtained from the horizontal band pass filter 8, and a YM@ signal is obtained from the subtraction circuit 9.

上述のごとく、従来のYC分離フィルタは、垂直方向と
水平方向のフーCルタを固定し、組合わせて構成してい
る上に、テレビジョン信号の標本化系列である画素が画
面上で隣接しているものは類似しているという仮定の上
に成立していた。したがって、従来の方式においては、
画像の輝度および色の変化が激しい領域では、Y信号と
C信号が相互のチャネルに漏れるため、クロスカラーや
クロスルミナンスなどの妨害を生じ、再生画像の品質が
著しく損われるという難点があった。
As mentioned above, conventional YC separation filters are constructed by fixing and combining vertical and horizontal FuC filters, and in addition, the pixels that are the sampling series of the television signal are adjacent on the screen. It was based on the assumption that things that are different are similar. Therefore, in the conventional method,
In areas where the brightness and color of the image change drastically, the Y signal and C signal leak into each other's channels, resulting in interference such as cross color and cross luminance, which significantly impairs the quality of the reproduced image.

[発明の目的] それゆえに、この発明の主たる目的は、複合テレビジョ
ン信号の属性を少置域において検出し、垂直方向フィル
タと水平方向フィルタを適応的に切換えることにより、
正確なY信号とC信号の分離を達成し得る適応型輝度信
号色信号分離フィルタを提供することである。
[Object of the Invention] Therefore, the main object of the present invention is to detect the attributes of a composite television signal in a small area and adaptively switch the vertical filter and the horizontal filter.
An object of the present invention is to provide an adaptive luminance signal/chrominance signal separation filter that can achieve accurate separation of Y and C signals.

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
The above objects and other objects and features of the present invention will become more apparent from the detailed description given below with reference to the drawings.

[発明の実施例] 第3図はこの発明の一実施例の電気的構成を示すブロッ
ク図である。第3図において、入力端子1とA/D変換
器2と標本化パルス発生回路3は前述の第2図に示した
ものと同じものが用いられる。さらに、この発明の一実
施例におけるYC分離フィルタは、第1および第2の遅
延回路41゜42と、1/2倍回路5と、第1.第2の
1/4倍回路61.62と、第1.第2.第3および第
4の減算回路71.72,73.74と、減算回路9と
、第1.第2.第3の加算回路121,122.123
と、第1および第2の絶対値回路131.132と、比
較回路14と、スイッチ回路15と、第3.M4.第5
.第6の遅延回路161.162.−163,164と
、定数発生回路17とを含んで構成される。
[Embodiment of the Invention] FIG. 3 is a block diagram showing the electrical configuration of an embodiment of the invention. In FIG. 3, the same input terminal 1, A/D converter 2, and sampling pulse generation circuit 3 as shown in FIG. 2 are used. Furthermore, the YC separation filter in one embodiment of the present invention includes first and second delay circuits 41 and 42, a 1/2 multiplier circuit 5, and a first . the second 1/4 multiplier circuit 61.62; Second. The third and fourth subtraction circuits 71, 72, 73, 74, the subtraction circuit 9, and the first . Second. Third addition circuit 121, 122.123
, first and second absolute value circuits 131 and 132, comparison circuit 14, switch circuit 15, and third . M4. Fifth
.. Sixth delay circuit 161.162. -163, 164, and a constant generation circuit 17.

第1および第2の遅延回路41.42はA/D変換器2
の出力を2水平走査期間だけ遅延させるものである。第
1の加算回路121は、第3の遅延回路161の出力と
第2の遅延回路42の出力とを加算するものであり、第
1の1/4倍回路61は第1の加算回路121の出力を
1/4倍するものである。また、1/2倍回路5は第4
の遅延回路162の出力を1/2倍するものである。第
1の減算回路71は1/2倍回路5の出力から第1の1
/4倍回路61の出力を減算するものである。さらに、
第2の加算回路122は第5の遅延回路163の出力と
第1の遅延回路41の出力とを加算するように構成され
、第2の1/4倍回路62は第2の加算回路122の出
力を1/4倍するように構成されている。さらに、第2
の減算回路72は172倍回路5の出力から第2の1/
4倍回路62の出力を減算するものである。
The first and second delay circuits 41 and 42 are connected to the A/D converter 2.
The output is delayed by two horizontal scanning periods. The first adder circuit 121 adds the output of the third delay circuit 161 and the output of the second delay circuit 42 , and the first 1/4 multiplier circuit 61 adds the output of the third delay circuit 161 and the output of the second delay circuit 42 . It multiplies the output by 1/4. Moreover, the 1/2 times circuit 5 is the fourth
The output of the delay circuit 162 is multiplied by 1/2. The first subtraction circuit 71 extracts the first 1 from the output of the 1/2 multiplication circuit 5.
The output of the /4x circuit 61 is subtracted. moreover,
The second adder circuit 122 is configured to add the output of the fifth delay circuit 163 and the output of the first delay circuit 41 , and the second 1/4 times circuit 62 is configured to add the output of the fifth delay circuit 163 and the output of the first delay circuit 41 . It is configured to multiply the output by 1/4. Furthermore, the second
The subtraction circuit 72 calculates the second 1/2 from the output of the 172x circuit 5.
The output of the quadrupling circuit 62 is subtracted.

さらに、第3の遅延回路161と第2の遅延回路42の
それぞれの出力は、第3の減算回路73で減算され、そ
の出力は第1の絶対値回路131で絶対値がとられる。
Furthermore, the respective outputs of the third delay circuit 161 and the second delay circuit 42 are subtracted by a third subtraction circuit 73, and the absolute value of the output is taken by the first absolute value circuit 131.

また、第1の遅延回路41と第5の遅延回路163のそ
れぞれの出力は第4の減算回路74で減算され、この出
力は第2の絶対値回路132で絶対値がとられる。
Furthermore, the respective outputs of the first delay circuit 41 and the fifth delay circuit 163 are subtracted by a fourth subtraction circuit 74, and the absolute value of this output is taken by a second absolute value circuit 132.

第1の絶対値回路131の出力は、第3の加算回路12
3に与えられ、この第3の加算回路123には定数発生
回路17から成る決められた定数Kが与えられる。した
がって、第3の加算回路123は第1の絶対値回路13
1の出力と定数発生回路17の出力とを加算する。第3
の加算回路123の出力信号と第2の絶対値回路132
の出力信号は比較回路14に与えられ、比較回路14は
両者の出力を比較し、スイッチ回路15に制御信号を与
える。スイッチ回路15には第1の減算回路71の出力
は号と、第2の減算回路72の出力信号とが与えられて
いて、制御信号に基づいていずれか一方を選択してC信
号として出力端子10に出力する。また、スイッチ回路
15で選択された信号は減算回路9にも与えられ、減算
回路9は第1の遅延回路41の出力とスイッチ回路15
からの出力とを減算し、Y信号として出力端子11に出
力する。
The output of the first absolute value circuit 131 is sent to the third adder circuit 12.
3, and this third adder circuit 123 is provided with a predetermined constant K formed by the constant generating circuit 17. Therefore, the third adder circuit 123 is the first absolute value circuit 13
1 and the output of constant generation circuit 17 are added. Third
The output signal of the adder circuit 123 and the second absolute value circuit 132
The output signal of is given to the comparison circuit 14, which compares the outputs of both and gives a control signal to the switch circuit 15. The switch circuit 15 is provided with the output signal of the first subtraction circuit 71 and the output signal of the second subtraction circuit 72, and selects either one based on the control signal and outputs it as the C signal to the output terminal. Output to 10. Further, the signal selected by the switch circuit 15 is also given to the subtraction circuit 9, and the subtraction circuit 9 receives the output of the first delay circuit 41 and the switch circuit 15.
The output from the Y signal is subtracted from the Y signal, and the result is output to the output terminal 11 as a Y signal.

第4図はこの発明の一実施例の動作を具体的に示すため
の図であって、前述の第1図に示した標本化系列の一部
に記号を付したものである。
FIG. 4 is a diagram specifically showing the operation of an embodiment of the present invention, in which symbols are attached to some of the sampling series shown in FIG. 1 described above.

次に、第4図を°参照して第3図に示したYC分岨フィ
ルタの動作について説明づる。標本化パルス発生回路3
は、入力端子1に印加される複合テレビジョン信号の色
副搬送波周波数rs cの4倍の周波数r、で同期発振
する。この標本化パルス発生回路3の出力信号は、A/
D変換器3に印加されている。したがって、A/[)変
換器3は標本化パルス発生回路3からの信号により、入
力端子1に印加されるアナログ複合信号をディジタル信
号に変換する。標本化パルスによって標本化されたPA
L方式の複合テレビジョン信号の標本化系列は、画面上
において前述の第1図に示したごとぎ配列となる。
Next, the operation of the YC filter shown in FIG. 3 will be explained with reference to FIG. 4. Sampling pulse generation circuit 3
oscillates synchronously at a frequency r, which is four times the color subcarrier frequency rsc of the composite television signal applied to the input terminal 1. The output signal of this sampling pulse generation circuit 3 is A/
It is applied to the D converter 3. Therefore, the A/[) converter 3 converts the analog composite signal applied to the input terminal 1 into a digital signal using the signal from the sampling pulse generation circuit 3. PA sampled by sampling pulse
The sampling sequence of the L system composite television signal is arranged on the screen as shown in FIG. 1 above.

今、成る時刻下に6°いて、A/D変換器2からP9な
る標本点の標本値が出力されたとすると、第3の遅延回
路161の出力は、標本点P9の近隣のP8なる標本点
の標本圃となる。
If the A/D converter 2 outputs the sample value of the sample point P9 at 6 degrees below the current time, the output of the third delay circuit 161 is the sample value of the sample point P8 near the sample point P9. It becomes a sample field.

第1の遅延回路41の出力は、標本点P9より2水平走
査線分遅れたP6なる標本点の標本値となる。
The output of the first delay circuit 41 is a sample value of a sample point P6 delayed by two horizontal scanning lines from the sample point P9.

第4の遅延回路162の出力は、前述の標本点P6の近
隣の1〕5なる標本点の標本値となる。
The output of the fourth delay circuit 162 is a sample value of a sample point 1]5 near the sample point P6 mentioned above.

第5の遅延回路163の出力は、前述の標本点P5の近
隣のP4なる標本点の標本値となる。
The output of the fifth delay circuit 163 becomes the sample value of a sample point P4 near the sample point P5 described above.

第2の遅延回路42の出力は、標本点P8より2水平走
査線分遅れたP2なる標本点の標本値となる。
The output of the second delay circuit 42 is the sample value of a sample point P2 delayed by two horizontal scanning lines from the sample point P8.

第1の加算回路121は第1の遅延回路161の出力(
標本点P8)と、第2の遅延回路42の出力(標本点P
2>とを加算するように構成され、第1の1/4倍回路
61は第1の加算回路121の出力を1/4倍するよう
に構成され−Cいる。また、172倍回路5は第4の遅
延回路162の出力(標本点P5)を1/2倍するよう
に構成されている。さらに、第1の減算回路71は17
72倍回路5の出力信号から第1の1/4倍回路61の
出力信号を減算する回路であるため、減算回路71の出
力信号は、 一1/4 (P2なる標本点の標本値)+1/2 (P
5なる標本点の標本1!I)−1/4 (P8なる標本
点の標本値)となる。
The first adder circuit 121 outputs the output of the first delay circuit 161 (
sample point P8) and the output of the second delay circuit 42 (sample point P8);
2>, and the first 1/4 multiplying circuit 61 is configured to multiply the output of the first adding circuit 121 by 1/4. Furthermore, the 172x circuit 5 is configured to multiply the output (sample point P5) of the fourth delay circuit 162 by 1/2. Furthermore, the first subtraction circuit 71 has 17
Since this is a circuit that subtracts the output signal of the first 1/4 times circuit 61 from the output signal of the 72 times circuit 5, the output signal of the subtraction circuit 71 is 1/4 (sample value of the sample point P2) + 1 /2 (P
Sample 1 of sample point 5! I)-1/4 (sample value of sample point P8).

また、第2の加算回路122は、第5の遅延回路]63
の出力(標本点P4)と、第1の遅延回路41の出力〈
標本点P6)とを加算するように構成され、第2の1/
4倍回路62は第2の加算回路122の出力を174倍
するように構成されている。ざらに、第2の減算回路7
2は1/2倍−回路5の出力信号から第2の17′4倍
回路62の出力を減御する。したがって、この減算回路
72の出力信号は、 一1/4(P4なる標本点の標本値) +1/2 (P5なる標本点の標本値)−1/4 (P
6なる標本点の標本値)となる。
Further, the second addition circuit 122 is a fifth delay circuit] 63
(sample point P4) and the output of the first delay circuit 41 <
sample point P6), and the second 1/
The quadruple circuit 62 is configured to multiply the output of the second adder circuit 122 by 174 times. Roughly speaking, the second subtraction circuit 7
2 subtracts the output of the second 17' quadruple circuit 62 from the output signal of the 1/2-circuit 5. Therefore, the output signal of this subtraction circuit 72 is: -1/4 (sample value of sample point P4) +1/2 (sample value of sample point P5) -1/4 (sample value of sample point P5)
The sample value of the sample point is 6).

さらに、第3の遅延回路161.第2の遅延回路42の
ぞれぞれの出力は、第3の減算回路73に印加され、こ
の減算回路73の出力信号は第1の絶対値回路131で
絶対値がとられる。したがって、第1の絶対値回路13
1の出力信号TVは、1−v=1 (Pgなる標本点の
標本値)−(P2なる標本点の標本値)1 となる。また、第1の遅延回路41.第5の遅延回路1
63のそれぞれの出力は、第4の減算回路74に印加さ
れ、この減算回路74の出力信号は、第2の絶対値回路
132で絶対値がとられる。したがって、第2の絶対値
回路132の出力信号THは、 T、H=l(P6なる標本点の標本値1(P4なる標本
点の標本値)1となる。
Furthermore, a third delay circuit 161. The respective outputs of the second delay circuits 42 are applied to a third subtraction circuit 73, and the absolute value of the output signal of this subtraction circuit 73 is taken by a first absolute value circuit 131. Therefore, the first absolute value circuit 13
The output signal TV of 1 is 1-v=1 (sample value of sample point Pg)-(sample value of sample point P2)1. Further, the first delay circuit 41. Fifth delay circuit 1
The respective outputs of 63 are applied to a fourth subtraction circuit 74, and the absolute value of the output signal of this subtraction circuit 74 is taken by a second absolute value circuit 132. Therefore, the output signal TH of the second absolute value circuit 132 becomes T, H=l (sample value 1 of the sample point P6 (sample value of the sample point P4) 1.

上述の第1の絶対値回路131の出力信号Tvは、第3
の加算回路123に印加される。定数発生回路17は、
成る決められた定数Kを発生゛し、第3の加算回路12
3に印加する。第3の加算回路123は、第1の絶対値
回路131の出力信号と、定数発生回路17の出力信号
を加算する。したがって、加算回路123の出力TVは
Tv −Tv + K となる。
The output signal Tv of the first absolute value circuit 131 described above is
is applied to the adder circuit 123 of. The constant generation circuit 17 is
The third adder circuit 12 generates a predetermined constant K of
3. The third addition circuit 123 adds the output signal of the first absolute value circuit 131 and the output signal of the constant generation circuit 17. Therefore, the output TV of the adder circuit 123 becomes Tv - Tv + K.

第3の加算回路123の出力信号Tv’と、第2の絶対
値回路132の出力信号TMは、比較回路14に印加さ
れる。比較回路14は、上述のTvとTNの大きさを比
較し、次に述べるスイッチ回路15に制御信号を送出す
る。スイッチ回路15には、第1の減算回路71の出力
信号と、第2の減算回路72の出力信号とが印加されて
おり、上述の比較回路14は、出力信号丁v ’ + 
T HがT v’ < −r sの”ときはスイッチ回
路15の出力が第1の減算回路71の出力信号となるよ
うに、Tv′≧Telのときは、スイッチ回路15の出
力が第2の減算回路72の出力信号となるように、スイ
ッチ回路15に制御信号を送出する。すなわち、この発
明の一実施例による方式においては、色副搬送波の位相
が反転している近隣の画素信号を用いて信号の変化の少
ない方向を検出し、信号変化の少ない方向の画素信号を
使用して複合テレビジョン低号から04a号を分離する
ので、正確な分離が可能となる。また、定数発生回路1
7で発生ずる定数には、垂直方向に対して上下2ライン
縮れた標本点の標本値を使用することによる垂直解像度
の低下を防止するもので、定数発生回路17に適切な1
ilKを設定することにより、垂直解像度の低トを防ぐ
ことができる。
The output signal Tv' of the third adder circuit 123 and the output signal TM of the second absolute value circuit 132 are applied to the comparison circuit 14. Comparison circuit 14 compares the magnitudes of Tv and TN described above, and sends a control signal to switch circuit 15, which will be described next. The output signal of the first subtraction circuit 71 and the output signal of the second subtraction circuit 72 are applied to the switch circuit 15, and the above-mentioned comparison circuit 14 receives the output signal V′ +
When T H is Tv'< -rs, the output of the switch circuit 15 becomes the output signal of the first subtraction circuit 71, and when Tv'≧Tel, the output of the switch circuit 15 becomes the output signal of the second subtraction circuit 71. A control signal is sent to the switch circuit 15 so that the output signal of the subtraction circuit 72 becomes an output signal of Since the pixel signal in the direction where the signal changes less is detected and the 04a signal is separated from the composite television low signal using the pixel signal in the direction where the signal changes less, accurate separation is possible. 1
The constant generated in step 7 is used to prevent a decrease in vertical resolution due to the use of sample values of sample points that are compressed by two lines above and below in the vertical direction.
By setting ilK, it is possible to prevent the vertical resolution from becoming low.

また、減算回路9は上述の第4の遅延回路162の出力
信号から、スイッチ回路15の出力信号を減算するよう
に構成されている。また、第4の遅延回路162の出力
信号は複合テレビジョン信号であり、スイッチ回路15
の出力信号は複合テレビジョン信号から分離されたC信
号であるため、減算回路9の出力信号はY信号となる。
Further, the subtraction circuit 9 is configured to subtract the output signal of the switch circuit 15 from the output signal of the fourth delay circuit 162 described above. Further, the output signal of the fourth delay circuit 162 is a composite television signal, and the output signal of the fourth delay circuit 162 is a composite television signal.
Since the output signal of is a C signal separated from the composite television signal, the output signal of the subtraction circuit 9 is a Y signal.

[発明の効果] 以上のように、この発明によれば、複合テレビジョン信
号の垂直方向と水平方向の波形が、よりゆるやかに変化
する方向の信号を用いて輝度信号と色信号の分離を行な
うように構成したので、画像の急峻な変化にも追従して
解像度を損うことなく、輝度信号と色信号の分離を正確
に行なうことができ、クロスカラーやクロスルミナンス
のない受信画像を再生できる。
[Effects of the Invention] As described above, according to the present invention, the luminance signal and the chrominance signal are separated using the signal in which the vertical and horizontal waveforms of the composite television signal change more gradually. With this configuration, it is possible to accurately separate luminance signals and color signals without losing resolution by following sudden changes in the image, and it is possible to reproduce received images without cross color or cross luminance. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のPAL方式の複合映像信号を色副搬送波
周波数の4倍の標本化周波数で標本化したときの標本化
信号系列の画面上の2次元配列を示した図である。第2
図は従来の輝度信号色信号分離フィルタの構成を示す図
である。第3図はこの発明の一実施例の電気的構成を示
す図である。 第4図はこの発明の一実施例の動作を詳細に説明するた
めの図であり、前述の第1図に示した標本化系列の一部
に記号を付したものである。 図において、1は入力端子、2はA/D変換器、3は標
本化パルス発生回路、41.42,161゜162.1
63は遅延回路、5は1/2倍回路、61.62は1/
4倍回路、71,72,73.74.9は減算回路、+
 21. ′I 22,123は加算回路、131,1
32は絶対値回路、−14は比較回路、15はスイッチ
回路、17は定数発生回路を示す。 代理人 大 岩 増 雄 第1 一一一〇−−−△−−−・− 一一一■−C>−m−ロー 一−一・−−一ムーーー〇− 一一一口−−1−■− 一一−○−−−Δ−−−・− m−−■−C>−一一口− ○: Y+C,△:Y十C2 ・: ニーC2ム二 Y−C:z 図 一−ムーーー〇−−−△−−− ライ〉 α−2)−1
=−■−−−C>−−ライン (j!+1)−−△−−
−・−一一ムーー−ライン (1)−一〉−一一口−−
−>−−−ライン(1十I)−一ムーーー〇−−−△−
一−ライン fノナ2)−1−一■−−−C>−−−ラ
イン ()十3)〉ニ ー。 第4 pl P2 一−−〇−−−△−−−・−−−ム ーーー■−−−レーーーローーー1 p4 P5 一一一・−−一ムーーー〇−−−へ 一一一ローー−1−一一一一一〉 7 −−−〇−−−△−−−・−−−ム ーー−■−−−〉−一−ローーー酬 ○: Y+c+ △ : Y十こ2 ・−Y−こ、 ム:Y−C2 −−−○−−−△−一−ライン(1−2)−一一一一−
−〉−−−ライン(1++)6 −−−・−一一ムーー−ライン (7)−−一ロー−−
1−−ラインrノ+1)q −−−〇−−−△−−− ラインCノ+2)−一一一一
−C>−m−ライン (1+3)Ct =U2− Vl
FIG. 1 is a diagram showing a two-dimensional array of sampled signal sequences on the screen when a conventional PAL system composite video signal is sampled at a sampling frequency four times the color subcarrier frequency. Second
The figure is a diagram showing the configuration of a conventional luminance signal chrominance signal separation filter. FIG. 3 is a diagram showing the electrical configuration of one embodiment of the present invention. FIG. 4 is a diagram for explaining in detail the operation of one embodiment of the present invention, in which symbols are attached to some of the sampling series shown in FIG. 1 described above. In the figure, 1 is an input terminal, 2 is an A/D converter, 3 is a sampling pulse generation circuit, 41.42, 161° 162.1
63 is a delay circuit, 5 is a 1/2x circuit, 61.62 is a 1/2x circuit, and 61.62 is a 1/2x circuit.
4x circuit, 71, 72, 73.74.9 is subtraction circuit, +
21. 'I 22, 123 is an adder circuit, 131, 1
32 is an absolute value circuit, -14 is a comparison circuit, 15 is a switch circuit, and 17 is a constant generation circuit. Agent Masu Oiwa No. 1 1110---△----・- 111■-C>-m-Rho 1-1・--1mu--〇- 11-bit--1- ■- 11-○---Δ---・- m--■-C>-One bite- ○: Y+C, △: Y1C2 ・: Knee C2 muni Y-C:z Figure 1- Muu〇−−−△−−− Rai〉 α−2)−1
=−■−−−C>−−Line (j!+1)−−△−−
−・−11 Moo Line (1) −1〉−One bite−−
−>−−−Line (10I)−1mu−〇−−−△−
1-Line f Nona 2) -1-1■---C>---Line () 13)> Knee. 4th pl P2 1--〇---△---・--Moo ■----Lee-Ro-1 p4 P5 1-11・--1Moo--1-11 111〉 7 −−−〇−−−△−−−・−−−mu−■−−−〉−1−low−reward ○: Y+c+ △: Y10ko2 ・−Y−こ、mu:Y -C2 ---○---△-1-line (1-2)-1111-
−>−−−Line (1++) 6 −−−・−11 Moo−Line (7)−−1 Row−−
1--Line rノ+1)q ---〇---△--- Line Cノ+2)-1111-C>-m-Line (1+3)Ct =U2-Vl

Claims (1)

【特許請求の範囲】 アナログ複合映像信号を色副搬送波周波数の4倍の標本
化周波数によって標本化してディジタル信号に変換する
変換手段、 第1の遅延手段と第1の加算手段と第1の減算手段と第
1の乗算手段とを゛含む水平方向フィルタ、第2の遅延
手段と第2の加算手段と第2の減算手段と第2の乗算手
段とを含む垂直方向フィルタ、および 画面上の成る標本点と色副搬送波の位相が反転する画面
上垂直方向あるいは水平方向の近隣の標本値とに基づい
て、入力される画像に応じて、前記水平方向フィルタと
前記垂直方向フィルタを切換える切換手段を備えた、適
応型輝度信号色信号分離フィルタ。
[Scope of Claims] Conversion means for sampling an analog composite video signal at a sampling frequency four times the color subcarrier frequency and converting it into a digital signal, a first delay means, a first addition means, and a first subtraction. a horizontal filter comprising means and a first multiplication means, a vertical filter comprising a second delay means, a second addition means, a second subtraction means and a second multiplication means; switching means for switching between the horizontal filter and the vertical filter according to an input image, based on sample points and neighboring sample values in the vertical or horizontal direction on the screen in which the phase of the color subcarrier is reversed; Equipped with an adaptive luminance signal and chrominance signal separation filter.
JP11177184A 1984-01-31 1984-05-29 Adaptive luminance and color signal separating filter Granted JPS60253392A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11177184A JPS60253392A (en) 1984-05-29 1984-05-29 Adaptive luminance and color signal separating filter
EP19850300544 EP0153034B1 (en) 1984-01-31 1985-01-25 Luminance/color signal separation filter
DE8585300544T DE3585799D1 (en) 1984-01-31 1985-01-25 SEPARATING FILTER FOR LUMINOUS COLOR SIGNALS.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11177184A JPS60253392A (en) 1984-05-29 1984-05-29 Adaptive luminance and color signal separating filter

Publications (2)

Publication Number Publication Date
JPS60253392A true JPS60253392A (en) 1985-12-14
JPH0435113B2 JPH0435113B2 (en) 1992-06-10

Family

ID=14569752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11177184A Granted JPS60253392A (en) 1984-01-31 1984-05-29 Adaptive luminance and color signal separating filter

Country Status (1)

Country Link
JP (1) JPS60253392A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481028A (en) * 1977-10-20 1979-06-28 Western Electric Co Picture component separator
JPS54120327A (en) * 1978-03-10 1979-09-18 Nippon Soken Inc Intake apparatus of engine
JPS5632892A (en) * 1979-06-18 1981-04-02 Fernseh Inc Digital code filtering system for pal type television signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5481028A (en) * 1977-10-20 1979-06-28 Western Electric Co Picture component separator
JPS54120327A (en) * 1978-03-10 1979-09-18 Nippon Soken Inc Intake apparatus of engine
JPS5632892A (en) * 1979-06-18 1981-04-02 Fernseh Inc Digital code filtering system for pal type television signal

Also Published As

Publication number Publication date
JPH0435113B2 (en) 1992-06-10

Similar Documents

Publication Publication Date Title
JPS58117788A (en) Color television signal processing circuit
KR940008910B1 (en) Interlace to non-interlace scan converter for rgb format video input signals
KR100217221B1 (en) The solid color camera signal processing circuit
US4355327A (en) Digital color encoder
EP0153757A2 (en) Digital television signal processing circuit
JPH06327030A (en) Motion detecting circuit
US4635098A (en) Method and system for improved reconstruction of video images in line sequential chroma format
EP0464879B1 (en) Apparatus for separating luminance and chrominance signals and the method thereof
US5049994A (en) System for converting interlaced video signals to sequential video signals
US5128750A (en) Television signal converter for converting a high definition television signal into a television signal for display by a standard television receiver
JPH089409A (en) Video signal processor
JPS60253392A (en) Adaptive luminance and color signal separating filter
JPH02108390A (en) Luminance signal and chrominance signal separating circuit for pal color television signal
KR100218817B1 (en) Video signal treatment and receiver apparatuds
CA1300741C (en) Signal separator having function of subsampling digital composite video signal
EP0406420B1 (en) Television system
JPS6324596B2 (en)
WO1990009080A1 (en) Enhanced television transmission and reception
JPH0225599B2 (en)
JPS60237785A (en) Pal system luminance signal chrominance signal separating filter
RU2016494C1 (en) Television system
JP2732919B2 (en) Color signal interpolation circuit for PAL color television signals
JP3257804B2 (en) A / D conversion circuit layout
JP2619192B2 (en) MUSE / NTSC signal converter
JPS59226586A (en) High definition television equipment