JPS60243762A - Data input system - Google Patents

Data input system

Info

Publication number
JPS60243762A
JPS60243762A JP9962184A JP9962184A JPS60243762A JP S60243762 A JPS60243762 A JP S60243762A JP 9962184 A JP9962184 A JP 9962184A JP 9962184 A JP9962184 A JP 9962184A JP S60243762 A JPS60243762 A JP S60243762A
Authority
JP
Japan
Prior art keywords
variable
data
program
flag
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9962184A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yoshino
大之 吉野
Morihito Tamiya
田宮 守人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9962184A priority Critical patent/JPS60243762A/en
Publication of JPS60243762A publication Critical patent/JPS60243762A/en
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To simplify data input operation by detecting that the data is inputted already on the basis of flag state when a variable is used twice or more in a program, and reading out the inputted data from a register to calculate the data. CONSTITUTION:Data necessary for the operation of the program are inputted from keying part 11 to a control part 12, which is connected to an operation register part 13, an operation part 14, an address flag control part 15, and a program counter 16. The operation register part 13 executes various arithmetic operations together with the operation part 14 on the basis of program data outputted from a program RAM17 and variable data used for the operation and the operated variable data are stored in a variable RAM18. When the variable data are used twice or more in the program, the fact that the data is inputted already is detected on the basis of the flag status and the inputted data are read out from the variable RAM18 to operate the data.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はプログラム演算機能を備えた小型電子式計算
機のデータ入力方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a data input method for a small electronic calculator equipped with a program calculation function.

〔従来技術とその問題点〕[Prior art and its problems]

プログラム演算機能を有する小型電子式計算機において
、例えば変数A、B、Cを用いて、10A十〇”虐B のような代数式を実行する場合、従来の機種には、プロ
グラム書き込み時に、 f(ABC)=10XA十5inB xc’とするよう
に、変数A、B、C指定するだめの設定式f(ABC)
を予め請求める代数式の左辺に設定しなければならない
ものが知られている。
For example, when executing an algebraic expression such as 10A 〇''B by using variables A, B, and C in a small electronic calculator that has a program calculation function, conventional models have the following information: f(ABC ) = 10XA + 5inB xc', setting formula f (ABC) to specify variables A, B, and C.
It is known that this must be set on the left side of an algebraic expression that can be requested in advance.

しかしながら上記のような計算機にあっては、特に変数
を多数用いる代数式の場合、設定式がf(ABC・・・
)と長大なものとなってしまい、限られた表示部内に演
算式を表示させることができない。また、代数式を変更
して変数を増加させたりする場合には、左辺のf(AB
C)も変更させなければならず煩雑なキー操作となる欠
点があった。
However, with the above-mentioned calculator, especially in the case of algebraic expressions that use many variables, the setting expression is f(ABC...
), which makes it impossible to display the arithmetic expression within the limited display area. Also, when changing the algebraic expression and increasing the variable, f(AB
C) also had to be changed, resulting in complicated key operations.

〔発明の目的〕[Purpose of the invention]

この発明は上記の実情に鑑みてなされたもので、データ
入力のキー操作が簡単なプログラム演算機能を備えた小
型電子式計算機のデータ入力方式を提供することを目的
とする。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a data input method for a small electronic calculator equipped with a program calculation function that allows easy key operations for data input.

〔発明の要点〕[Key points of the invention]

すなわちこの発明は、変数を入力するレジスタに対応し
てフラグを設け、レジスタに変数データが入力された場
合にフラグをセット状態にし、その変数がプログラム中
で2回以上使用される場合には、フラグの状態によって
既にデータ入力されていることを検知し・入力されたデ
ータをレジスタから読出して演算を行なうことkより、
データ入力操作を藺略化するものである。
That is, this invention provides a flag corresponding to a register into which a variable is input, sets the flag when variable data is input to the register, and sets the flag when the variable is used more than once in the program. Detecting that data has already been input based on the state of the flag, reading the input data from the register and performing calculations.
It simplifies data entry operations.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照してこの発明の一実施例を説明する。第
1図はこの発明のデータ入力方式の回路構成を示すもの
で、プログ2ム演算に必要なデータは、キー入力部11
内の数値キー、ファンクションキーを操作することによ
り、制御部12へ入力される。制御部ノ2は、上記キー
人力部11から入力されるデータに従って制御動作を行
うもので、演算用レジスタ部13、演算部14、アドレ
ス、フラグ制御部Z5及びプログラムデータ16にそれ
ぞれ接続される〇プログラムカウンタ16け制御部12
からの信号によってカウントアツプするもので、そのカ
ウント内容は、キー人力部11から入力されたプログラ
ム演算のためのグログ2ムデータが記憶されたプログラ
ムRAM77に送られる。これにより、このプログラム
RAM77a、プログラムデータ16から入力されるカ
ウントデー・夕によって、書き込み及び読み出し時のプ
ログラムデータのアドレスが指定されるもので、ここで
読み出されたプログラムデータは、上記演算用レジスタ
部13に送られる。演算用レジスタ部I3は、プログラ
ムRAM77からのプログラムデータに基づいて、上記
演算部14と種々の演算動作を行うもので、演算に用い
られる変数データ及び演算結果の変数データは、変数用
RAM78に記憶される。この変数用RAM18は、内
部の指定されるアドレスN、、N、。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the circuit configuration of the data input method of the present invention.
The information is input to the control unit 12 by operating the numerical keys and function keys inside. The control section 2 performs control operations according to data input from the key human power section 11, and is connected to the calculation register section 13, calculation section 14, address, flag control section Z5, and program data 16, respectively. 16 program counter control unit 12
The contents of the count are sent to the program RAM 77 in which the log data for program calculation inputted from the key manual section 11 is stored. As a result, the address of the program data at the time of writing and reading is specified by the count data inputted from the program RAM 77a and the program data 16, and the program data read here is stored in the above-mentioned calculation register. Sent to Department 13. The calculation register unit I3 performs various calculation operations with the calculation unit 14 based on the program data from the program RAM 77. Variable data used in the calculations and variable data of the calculation results are stored in the variable RAM 78. be done. This variable RAM 18 has internal designated addresses N,,N,.

・・・に変数データが書き込まれるもので、このアドレ
スN、、N、、・・・に対応する変数7ラグF1 m 
Ft e・・・とイコールフラグFeqが設けられる。
Variable data is written to..., and the variable 7 lag F1 m corresponding to this address N,,N,...
Fte... and an equal flag Feq are provided.

なお、上記アドレスNt −Nz −Ns・・・は各々
変数A、B、C・・・に対応するレジスタに相当してお
り、さらに変数A、B、C・・・の各文字コードは上記
アドレスN、、N、、N、・・・に対応している。これ
ら変数フラグFIeFILy・・・及びイコールフラグ
F@qの状態は、フラグ判別部19によって判別され、
その判別結果は上記アドレス、ン2グ制御部15−1送
られる。また、上記プログ2ムRAM77から読み出さ
れるプログラムデータは、バッファ20を介して上記ア
ドレス、フラグ制御部15及び変数判断部2ノへ送られ
る。変数判断部2ノは、バッファ20を介してプログラ
ムRAM77より入力されるプログラムデータが変数で
あるか、イコールであるか、またはその他のものである
かを判断し1、その判断結果を上記アトし、・ス、フラ
グ制御部15へ入力する。このアドレス、フラグ制御部
15は、上記フラグ制御部19、バッファ20衾介して
プログラムRAMJ 7、変数判断部2ノのそれぞれか
ら送られてくるデータ、信号などを、上記制御部ノ2か
ら入力される制御データにより適宜選択して、上記変数
用RAM18のアドレスN、、N、、・・やフラグFl
 。
The above addresses Nt -Nz -Ns... correspond to the registers corresponding to the variables A, B, C..., and each character code of the variables A, B, C... corresponds to the above address. It corresponds to N,,N,,N,... The states of these variable flags FIeFILy... and equal flag F@q are determined by the flag determining section 19,
The determination result is sent to the address and ring control section 15-1. Further, the program data read from the program RAM 77 is sent to the address and flag control section 15 and variable determination section 2 via the buffer 20. The variable determining unit 2 determines whether the program data inputted from the program RAM 77 via the buffer 20 is a variable, equal, or something else, and transmits the determination result to the above-mentioned attribution. , and input to the flag control unit 15. This address/flag control unit 15 receives data, signals, etc. sent from the program RAMJ 7 and variable determination unit 2 via the flag control unit 19 and buffer 20, respectively, and is inputted from the control unit 2. The addresses N, , N, etc. of the variable RAM 18 and the flag Fl are selected as appropriate according to the control data.
.

Ft 、・・・、 Feqを制御するものである。It controls Ft, ..., Feq.

次に上記実施例の動作を第2図のフローチャー1を参照
して説明する。第2区はプログラノ・演舞を実行する一
際の動作制御を示すもので、ここでは例えば次のような
演算を行なう。すなわち、 なる代数式をプログラム大刀し、変数A、B。
Next, the operation of the above embodiment will be explained with reference to flowchart 1 in FIG. The second section shows the operation control during execution of the program performance and dance, and here, for example, the following calculations are performed. In other words, program the algebraic expression and set variables A and B.

Dに数値入力することにより演算結果C,Eをめるもの
である。
By inputting numerical values into D, calculation results C and E can be obtained.

プログラムデータを上記(a) 、 (b)式に従って
キー人力をした後に、キー人力部1ノに設けられるl’
−RUNJキー、又はこれに相当するキーを操作し、プ
ログラムを実行させると、まず初め。
After inputting the program data according to the formulas (a) and (b) above, the l'
-When you press the RUNJ key or an equivalent key to run the program, the first thing that happens is:

にステップS1.に示すように、変数用RAM18内の
変数フラグF1.F2 、・・・及びイコールフラグF
eqがクリアされる。そして、ステップS+zにおいて
、プログラムRAM17の最初のアドレスのプログラム
としての変数rAJが読み出される。このrAJは、ス
テップslsにおいて、変数判断部2ノにより、変数で
あるがどうか判断される。この場合、「A」は変数であ
るので、ステップS mに進み、変数rAJの文字コー
ドにより、変数用RAM7 BのアドレスN、が指定さ
れる。そして、ステップSI5において、イコールフラ
グFeqの内容が“0″であるかどうか、つまり、既に
「=」が読み出されたか否かが、フラグ制御部19によ
り判断される。ここでは“0”であるので、ステップ8
 Illに進み、上記指定されたアドレスN、に対応す
る変数フラグF、の内容が′40″であるかどうか判断
される。ここで変数7ラグF、はパ0”であるので、ア
ドレス・フラグ制御部15により、ステップ81?にお
いて、変数フラグF、が“1″に設定されると共に、ス
テップSいにおいて、インプット命令が送られ、変数r
AJの数値入力待機状態となる。キー入力部1ノによっ
て数値が入力され、さらに実行キー[F) X E J
キーが操作されると、ステップS19に示すように、入
力された数値データを、変数用RAM7 Bのアドレス
N、の場所及び演算用レジスタに書き込む。以上で変数
rAJの入力処理を終了し、次のプログラム処理のため
に、ステップS20においてプログラムカウンタノロに
信号を入力する。プログラムデータク16は入力し、た
信号によりカウント内容をインクリメントして、ステッ
プS7.に進み、プログラムRAM77に対し、次に読
み出すべきプログラムのアト1/スを指示する。
In step S1. As shown, the variable flag F1. in the variable RAM 18. F2 ,... and equal flag F
eq is cleared. Then, in step S+z, the variable rAJ as a program at the first address of the program RAM 17 is read out. In step sls, the variable determining unit 2 determines whether rAJ is a variable. In this case, since "A" is a variable, the process proceeds to step Sm, and the address N of the variable RAM 7B is specified by the character code of the variable rAJ. Then, in step SI5, the flag control unit 19 determines whether the content of the equal flag Feq is "0", that is, whether "=" has already been read out. Since it is “0” here, step 8
Proceeding to Ill, it is determined whether the content of the variable flag F, corresponding to the specified address N, is '40''.Here, the variable 7 lag F, is 0'', so the address flag The control unit 15 performs step 81? In step S, the variable flag F is set to "1", and in step S, an input command is sent to set the variable r.
AJ enters a numeric input standby state. A numerical value is input using key input section 1, and then the execution key [F] X E J
When the key is operated, as shown in step S19, the input numerical data is written to the address N of the variable RAM 7B and to the calculation register. This completes the input process for the variable rAJ, and in step S20 a signal is input to the program counter for the next program process. The program data block 16 increments the count contents according to the input signal, and then steps S7. Then, the program RAM 77 is instructed to read out the next program.

ステップ812において、「A」の次のプログラノ、で
ある「+」が読み出される。この「+」は、ステップS
 13において変数ではないと判断され、ステップ8n
VC進む。ステップS 21においては、この「+」が
イコールであるがどうが判断されるもので、「十」(d
「−」ではないと判断されて、ステップSBに進む。そ
して、ステップ823において、演算部14で演算処理
「人士」が行なわれた後に、ステップs2゜に進み、次
のプログラムを読み出すために、プログラム力ウノタ1
6の内容がカウントアツプされ、ステップS、2に進む
In step 812, the next program word after "A", "+", is read. This "+" is the step S
13, it is determined that it is not a variable, and step 8n
VC proceed. In step S21, it is determined whether this "+" is equal or not, and "ten" (d
It is determined that it is not "-", and the process proceeds to step SB. Then, in step 823, after the arithmetic processing is performed in the arithmetic section 14, the process proceeds to step s2, and the program power unota 1 is read out in order to read the next program.
The contents of 6 are counted up and the process proceeds to step S, 2.

ステップS 12にお1、へて、上記と同様にして、プ
ログラムRAM77より変数rBJが読み出される。こ
のrBJに対して上記「A」の場合と同様にステップ8
14〜S IAが実行される。そして、ステップS1.
で変数rBJの数値入力待機状態で数値が入力されると
、次のステップS +aにおいて、変数用RAMのアド
レスN2の場所及び演算用レジスタ13に変数rBJに
対する数値が入力さhる。
At step S12, the variable rBJ is read out from the program RAM 77 in the same manner as described above. Step 8 for this rBJ as in the case of “A” above.
14-SIA is executed. Then, step S1.
When a numerical value is input while waiting for numerical input of variable rBJ, in the next step S+a, the numerical value for variable rBJ is input to the address N2 of the variable RAM and to the calculation register 13.

次に1=」すなわち、イコールが読み出される。このイ
コールは、ステップS 13において変数ではないと判
断されてステップ821へ進み、このステップS2.で
はイコールであると判断されてステップS4−\進む。
Next, 1=", that is, equal is read out. This equal is determined not to be a variable in step S13, and the process proceeds to step S2. Then, it is determined that they are equal, and the process proceeds to step S4-\.

ステップS 22において、イコールフラグFrqの内
容を11 、 #lに設定した後に、ステップS 21
1において、演算部14により入力された数値を用いて
JA+BJの演算が行なわれる。
In step S22, the contents of the equal flag Frq are set to 11 and #l, and then in step S21
1, a calculation of JA+BJ is performed using the numerical value input by the calculation unit 14.

次にステップS9を経°だ徐ステップS 12において
rCJが読み出されると、この「C」は、ステップS1
3において変数であると判断された後1(、ステップS
 14において、変数Cの数値データを入力するための
変数用RAM18のアドレスN3が指定される。次にス
テップS 15に示すように、イコールフラグFeqの
内容が判断される。この場合、イコールフラグFeqの
内容は、−上記ステップ822においてtL Illに
設定されているので、ステップSあに進む。ステップS
uにおいては、イコールフラグFF、qが“0″′にさ
れると共に、上記指定されたアドレスN、に対応する変
数フラグF、が′1″に設定される。
Next, when rCJ is read out in step S12 after passing through step S9, this "C" is
1 (, step S
At step 14, the address N3 of the variable RAM 18 for inputting the numerical data of the variable C is designated. Next, as shown in step S15, the content of the equal flag Feq is determined. In this case, the content of the equal flag Feq is set to tLIll in step 822, so the process advances to step SA. Step S
At u, the equal flag FF, q is set to "0"', and the variable flag F, corresponding to the specified address N, is set to '1'.

そしてステップS25において、上記プログラム「=」
の場合のステップ823において演算されたf−A −
1−B Jの演算結果のデータが、演算用レジスタ部1
3から、変数用RAM1Bに於ける指定さ九たアドレス
N、の場所に書き込まれる。
Then, in step S25, the above program "="
f−A − calculated in step 823 in the case of
The data of the operation result of 1-B J is stored in the operation register section 1.
3 to the specified address N in the variable RAM 1B.

次に、上記(b)式の実行のためにプログラムRAM7
7から「C」が再び読み出される。ステップS 13に
おいて、この「C」は変数と判断され、ステップS14
において変数用RA、M18のアドレスN、が指定さね
、る。ここで上記ステップS24において、イコールフ
ラグFeqは“O”に、まだ変数フラグF、はII I
 IIに設定されているので、ステップS 14の後に
、ステップS IllからステップS 16を経て、ス
テップ82Bへ進む。
Next, in order to execute the above equation (b), the program RAM 7
7, "C" is read out again. In step S13, this "C" is determined to be a variable, and in step S14
The variable RA, address N of M18, is specified. Here, in step S24, the equal flag Feq is set to "O", and the variable flag F is set to "O".
Since it is set to II, after step S14, the process proceeds from step S11 to step S16, and then proceeds to step 82B.

ステップS26においては、すでに算出されている「C
」の数値データを変数用RAM78のアドレスN3から
読み出して、演算用レジスタ部13へ入力させ、ステッ
プS tOへ進む。
In step S26, the already calculated "C
'' is read from the address N3 of the variable RAM 78, inputted into the calculation register section 13, and the process proceeds to step S tO.

以下プログラム用RAM77より順次読み出されるrX
J、rDJ、r−J’、rAJ、r−J及びrEJは、
上記同様のステップを進み、演算動作が実行される。
The following rX is read out sequentially from the program RAM 77.
J, rDJ, r-J', rAJ, r-J and rEJ are
Steps similar to those described above are followed, and arithmetic operations are executed.

第3図は上記実施例においての演算の操作を説明するも
ので、第2図に示した演算プログラムを入力した後に、
演算動作を実行する。
FIG. 3 explains the calculation operations in the above embodiment. After inputting the calculation program shown in FIG.
Perform arithmetic operations.

まず第3図(1)に示すように、プログラム演算の実行
を開始させるために、キー人力部1ノに設けられる[R
UNJキー11)を操作すると、初めのプログラムrA
Jが読み出される。ここで、変数用RAM77内の変数
Aの数値が入力されるアドレスN、に対応する変数7ラ
グF。
First, as shown in FIG. 3 (1), in order to start execution of program calculations, [R
When you operate the UNJ key 11), the first program rA
J is read out. Here, the variable 7 lag F corresponds to the address N to which the numerical value of the variable A in the variable RAM 77 is input.

は、ステップS I?において1111Iに設定される
と共に、表示部30に変数rAJの数値入力を促す「A
?」の文字が表示される。
Ha, step SI? is set to 1111I, and prompts the display unit 30 to input the numerical value of the variable rAJ.
? ' will be displayed.

次に第3図(2)において、変数Aに代入する数値「1
0」をキー人力すると、演算用レジスタ部13の一部は
表示レジスタとして用いられるため、入力された数値デ
ータ「10」は表示部30に表示される。
Next, in Figure 3 (2), the value “1” to be assigned to variable A is
When "0" is pressed manually, the input numerical data "10" is displayed on the display section 30 because a part of the calculation register section 13 is used as a display register.

そして、第3図(3)に示すように[EXE Jキー1
12を操作すると、ステップS1.に示すように変数用
RAMJ8のアドレスN、及び演算用レジスタ部13に
書き込まれ、ステップS20゜812〜816が上述し
たように実行される。
Then, as shown in Figure 3 (3), press [EXE J key 1
12, step S1. As shown in FIG. 8, the data is written to the address N of the variable RAM J8 and the arithmetic register section 13, and steps S20°812 to S816 are executed as described above.

さらに、ステップS17では変数用RAM1B内の変数
フラグF2に1”が設定され、ステップ8+11に進ん
で、変数Bの数値データの入力待期状態となると共に、
変数rBJの入力を促す「B?」の文字が表示部30に
表示される。
Further, in step S17, the variable flag F2 in the variable RAM 1B is set to 1'', and the process proceeds to step 8+11, where the state waits for input of numerical data of variable B.
The characters “B?” prompting the user to input the variable rBJ are displayed on the display unit 30.

次に、第3図(4)に示すように、数値データ「5」を
キー人力すると、演算用ニア・ジスタ部J3の表示L/
レジスタ数値データ「5」が書き込まれ、数値データ「
5」が表示される。
Next, as shown in FIG. 3 (4), when the numerical data "5" is entered manually, the display L/
The register numerical data “5” is written, and the numerical data “5” is written.
5" is displayed.

そし、て第3図(5)において、−[−記「EXE」キ
ー112を操作すると、変数用RA P、i I 8の
アドレスN、及び演算用レジスタ13に数値データ「5
」が書き込まれてステップ5211 * S12 +S
I! t ”’!l + S22 + S23 * S
加、“SIl + 813 + Sツ4+JR+8t4
へ進み、ステップSuでは変数Cに対応する変数フラグ
Fsに111 IIが設定される。また、ステップS2
へでは、変数用RAM7.’?のアドレスN、に変数C
の数値データとして、演算「A十B」の演算結果「15
」が入力される。
Then, in FIG. 3 (5), when the "EXE" key 112 marked -
" is written and step 5211 * S12 +S
I! t ”'!l + S22 + S23 * S
+, “SIl + 813 + Stsu 4 + JR + 8t4
The process proceeds to Step Su, where the variable flag Fs corresponding to the variable C is set to 111 II. Also, step S2
Next, variable RAM 7. '? variable C at address N,
As the numerical data, the calculation result of calculation ``A + B'' is ``15
" is input.

さらに、ステップSto l 512−8 +*が実行
され、次の変数「D」の数値データの入力を促す「D?
」の文字が表示部3θに表示される。この場合、変数用
RAM18の変数りに対応する変数フラグF4には′1
′″が設定される。
Furthermore, step Stol 512-8 +* is executed, prompting for the input of numerical data of the next variable "D""D?"
” are displayed on the display section 3θ. In this case, the variable flag F4 corresponding to the variable in the variable RAM 18 has '1'.
''' is set.

次に第3図(6)において、変数りに数値データ「2」
を入力し、さらに第3図(力に示すように1’−EX’
EJキー112を操作すると、この数値データ「2」は
、演算用レジスタ部13及び変数用RAM1Bの変数r
DJに対応するアドレスN、の位置に入力さ札る。
Next, in Figure 3 (6), the numerical data "2" is entered in the variable.
Input 1'-EX' as shown in Figure 3 (force).
When the EJ key 112 is operated, this numerical data "2" is transferred to the variable r of the calculation register section 13 and the variable RAM 1B.
It is input at the address N, which corresponds to the DJ.

そして、入力した数値データにより演算「CxD−Aj
が行なわれ、その演算結果「20」が変数用RAMJ&
のアドレスN、の位置に書き込まれると共に、演算用レ
ジヌタ部13に入力され、表示部30に表示される。こ
こで、変数用RAMJ8のアドレスN、に対応する変数
フラグF、には、変数Eに数値データが入力されたこと
を示す“1″′が設定され、演算が終了する。
Then, the calculation “CxD-Aj
is performed, and the calculation result “20” is stored in the variable RAMJ &
is written to the position of address N, and is also input to the arithmetic register unit 13 and displayed on the display unit 30. Here, the variable flag F corresponding to the address N of the variable RAM J8 is set to "1'', which indicates that numerical data has been input to the variable E, and the calculation ends.

なお、上記実施例にあっては、プログラム演算に用いた
式を、 とするように、左辺に変数データを入力して演算を行な
い、その演′W−結果を右辺に算出するように設定1−
たが、これは とするように請求める演算結果を左辺にし、変数データ
を入力する部分を右辺に設定してもよい。
In the above embodiment, the formula used for the program calculation is set so that variable data is input on the left side and the calculation is performed, and the result of the operation is calculated on the right side. −
However, it is also possible to set the calculation result that can be requested on the left side, such as , and set the part for inputting variable data on the right side.

また、上記実施例では変数フラグFl 、F、。Further, in the above embodiment, the variable flags Fl, F,.

・・・を変数データ記憶用レジスタ毎に設けたが、変数
フラグ”ImFt・・・を別個に設けるようにしてもよ
い。
... are provided for each register for storing variable data, but variable flags "ImFt..." may be provided separately.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、データ入力の操作が簡
単で、表示部を有効に使用できるプログラム演算機能會
備えた小型電子式計算機のデータ入力方式を提供するこ
とができる。
As described above, according to the present invention, it is possible to provide a data input method for a small electronic calculator having a program calculation function that allows easy data input operations and allows effective use of the display section.

【図面の簡単な説明】[Brief explanation of drawings]

図面はこの発明の一実施例を示すもので、第1図は回路
構成を示すブロック図、第2図は動作制御を示すフロー
チャート、第3図はキー操作に対応する表示部及びレジ
スタの状態を示す図である。 1ノ・・・キー人力部、111・・・RUNキー、11
2・・・EXEキー、12・・・制御部、13・・・演
算用レジスタ部、14・・・演算部、15・・・アドレ
ス・フラグ制御部、17・・・プロクラムRAPIi、
18・・・変数用RAM、F、p Fz +・・・変数
フラグ、Feq・・・イコールフラグ、19・・・フラ
グ判別部、21・・・変数判断部。
The drawings show an embodiment of the present invention, in which Fig. 1 is a block diagram showing the circuit configuration, Fig. 2 is a flowchart showing operation control, and Fig. 3 shows the states of the display section and registers corresponding to key operations. FIG. 1 No...Key human power department, 111...RUN key, 11
2... EXE key, 12... Control section, 13... Arithmetic register section, 14... Arithmetic section, 15... Address/flag control section, 17... Program RAPIi,
18... RAM for variables, F, p Fz +... variable flag, Feq... equal flag, 19... flag determination unit, 21... variable determination unit.

Claims (1)

【特許請求の範囲】[Claims] プログラム演算機能を備えた小型電子式計算機において
、プログラムを記憶するプログラム記憶手段と、上記プ
ログラムにおける変数に対して数値入力された変数デー
タを記憶する変数用記憶手段と、上記変数毎に設けられ
、当該変数に対し数値データが入力された場合に第1の
状態に設定されたフラグを記憶するフラグ記憶手段と、
このフラグ記憶手段のフラグの状態を判別するフラグ判
別手段と、このフラグ判別手段で当該変数に対応するフ
ラグが第1の状態でないと判別された際には上記変数用
記憶手段の当該変数に対応するエリアに数値データを入
力せしめ、上記フラグが第1の状態であると判別された
際には上記記憶手段の当該変数に対応するエリアから記
憶されている数値データを出力せしめるよう制御する制
御手段とを具備したごとを特許とするデータ入力方式。
In a small electronic calculator equipped with a program calculation function, a program storage means for storing a program, a variable storage means for storing variable data numerically input for variables in the program, and a variable storage means provided for each of the variables, a flag storage means for storing a flag set to a first state when numerical data is input to the variable;
a flag discriminating means for discriminating the state of the flag in the flag storage means; and when the flag discriminating means determines that the flag corresponding to the variable is not in the first state, the flag corresponding to the variable in the variable storage means is matched with the flag in the variable storage means; control means for controlling the storage means to input numerical data into an area corresponding to the variable, and output the stored numerical data from the area corresponding to the variable in the storage means when it is determined that the flag is in the first state; A patented data input method that has the following features.
JP9962184A 1984-05-17 1984-05-17 Data input system Pending JPS60243762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9962184A JPS60243762A (en) 1984-05-17 1984-05-17 Data input system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9962184A JPS60243762A (en) 1984-05-17 1984-05-17 Data input system

Publications (1)

Publication Number Publication Date
JPS60243762A true JPS60243762A (en) 1985-12-03

Family

ID=14252159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9962184A Pending JPS60243762A (en) 1984-05-17 1984-05-17 Data input system

Country Status (1)

Country Link
JP (1) JPS60243762A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183652U (en) * 1987-05-19 1988-11-25
JPS63183656U (en) * 1987-05-18 1988-11-25

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155468A (en) * 1982-03-10 1983-09-16 Casio Comput Co Ltd Electronic formula dictionary

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155468A (en) * 1982-03-10 1983-09-16 Casio Comput Co Ltd Electronic formula dictionary

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183656U (en) * 1987-05-18 1988-11-25
JPH0637472Y2 (en) * 1987-05-18 1994-09-28 カシオ計算機株式会社 Small electronic calculator
JPS63183652U (en) * 1987-05-19 1988-11-25

Similar Documents

Publication Publication Date Title
US4301511A (en) Programmable calculator with a device for controlling the reading of program data
JPH0228830A (en) Integer number dividing circuit
JPS60243762A (en) Data input system
US4135250A (en) System for clearing input data in electronic computer
JPS5660965A (en) Calculator
JPH08235124A (en) Electronic computer
US4649478A (en) Operation code selected overflow interrupts
JPH064331A (en) Decimal check circuit
JPS5940665Y2 (en) Power calculation control device
JPS6236560B2 (en)
JPH0610434Y2 (en) Small electronic calculator
JPH021627Y2 (en)
JPH0610435Y2 (en) Small electronic calculator
JPS6319859Y2 (en)
JPH06168104A (en) Electronic computer
JPS6146537Y2 (en)
JPH0537314Y2 (en)
JPS6343776B2 (en)
JPS6142182Y2 (en)
JPH0762708B2 (en) Elapsed time display device
JPH05346904A (en) Electronic function calculator
JPH05158522A (en) Numerical controller
JPS5911940B2 (en) Program calculation start device
JPH0368433B2 (en)
JPS5969857A (en) Small-sized electronic type computer