JPS60242731A - Digital pattern compressing method - Google Patents

Digital pattern compressing method

Info

Publication number
JPS60242731A
JPS60242731A JP9936284A JP9936284A JPS60242731A JP S60242731 A JPS60242731 A JP S60242731A JP 9936284 A JP9936284 A JP 9936284A JP 9936284 A JP9936284 A JP 9936284A JP S60242731 A JPS60242731 A JP S60242731A
Authority
JP
Japan
Prior art keywords
pattern
word
digital
offset
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9936284A
Other languages
Japanese (ja)
Other versions
JPH026251B2 (en
Inventor
Kentaro Takita
滝田 健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP9936284A priority Critical patent/JPS60242731A/en
Publication of JPS60242731A publication Critical patent/JPS60242731A/en
Publication of JPH026251B2 publication Critical patent/JPH026251B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To attain ease of compression by offsetting sequentially a digital pattern at each word, comparing the said pattern with the pattern not offset so as to replace repetitively the pattern into a prescribed word. CONSTITUTION:Suppose that the compressed digital pattern P(0) is badbdbcbbbc bdbcbdbca. At first, a repetitive word is extracted from the pattern. Then when the pattern is extracted, the step goes to the step 38, and when it is not extracted, the step goes to the step 40. In the step 38, the word kind, word position and repetitive number of times are arranged, a repetitive word is replaced into a prescribed word 0 and the pattern is compressed into a pattern P(1) of badbdbc0cbdbcbdbca. Then the repetition of the pattern being consecutive word combination is extracted from the patterf P(1). When the corresponding part exists, the step goes to the step 44 and when not existing, the compression is finished. The step 44 arranges the corresponding part, and the pattern having much compression is replaced into a prescribed word with priority. The operation is repeated similarly.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数のデジタル・ワードから成るデジタル・
パターンの長さく深さ)方向を圧縮するデジタル・パタ
ーン圧縮方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital
The present invention relates to a digital pattern compression method for compressing patterns in the length and depth directions.

〔発明の背景〕[Background of the invention]

ゲート・アレイ等のデジタル集積回路(IC)の試験に
用いるICテスタ用のデジタル・パターンのほとんどは
、CAD (Computer Aided Desi
gn )の出力である。しかし、このCADによって作
成されたデジタル・パターンは極めて長く、このパター
ンをシーケンシャル方式のデジタル・パターン発生器に
より発生するには、大容量のメモリが必要となる。なお
、シーケンシャル方式のデジタル・パターン発生器とは
、発生するデジタル・パターンをメモリにアドレス順に
記憶し、このメモリをアドレス順に読出すものである。
Most of the digital patterns for IC testers used to test digital integrated circuits (ICs) such as gate arrays are created using CAD (Computer Aided Design).
This is the output of gn). However, the digital pattern created by this CAD is extremely long, and generating this pattern using a sequential digital pattern generator requires a large capacity memory. Note that a sequential digital pattern generator stores generated digital patterns in a memory in the order of addresses, and reads out the memory in the order of the addresses.

一方、デジタル・パターン発生器にはマイクロプログラ
ム方式のものがあり、この方式はrJumpJ。
On the other hand, there is a microprogram type digital pattern generator, and this type is rJumpJ.

「5ubroutine Ca1l J等の命令が利用
できるので、メモリ容量を節約できる。また、一連のデ
ジタル・ワードから繰返しワード(連続した同じワード
)や繰返しパターン部分(ワードの組合せである同じパ
ターン部分の繰返し)を抽出することからデジタル・パ
ターンの長さを圧縮できるし、圧縮したパターンをrJ
umpJ、 rsubroutine Ca1lJ等の
命令により元のパターンに戻せる。よって、CADによ
って作成された長いデジタル・パターンも圧縮すること
により、マイクロプログラム方式のデジタル・パターン
発生器で発生することができる。
You can save memory capacity by using instructions such as ``5ubroutine Ca1l J.'' Also, you can save memory capacity by using instructions such as ``5ubroutine Ca1l J.'' You can also create repeated words (successive same words) or repeated pattern parts (repetition of the same pattern part that is a combination of words) from a series of digital words. The length of the digital pattern can be compressed by extracting the
It is possible to return to the original pattern using commands such as umpJ and rsubroutine Ca1lJ. Therefore, long digital patterns created by CAD can also be compressed and generated by a microprogrammed digital pattern generator.

デジタル・パターンを圧縮するのに従来は操作者の勘と
経験に依っていたため非能率的であシ、またデジタル・
パターンが非常に長い場合はほとんど不可能に近かった
Conventionally, compressing digital patterns relied on the intuition and experience of the operator, which was inefficient;
This was almost impossible if the pattern was very long.

〔発明の目的〕[Purpose of the invention]

したがって本発明の目的はデジタル・パターンの長さを
容易に圧縮できるデジタル・パターン圧縮方法の提供に
ある。
Therefore, an object of the present invention is to provide a digital pattern compression method that can easily compress the length of a digital pattern.

〔発明の概要〕[Summary of the invention]

本発明のデジタル・パターン圧縮方法によれば、複数の
デジタル・ワードから成るデジタル・パターンを1ワー
ド毎に順次オフセットし、オフセットしたデジタル・パ
ターンとオフセットしないデジタル・パターンとを比較
している。各比較において、オフセットしたデジタル拳
パターンとオフセットしないデジタル・パターンの対応
位置のデジタル・ワードが連続して等しければ、これら
デジタル・ワードから成るパターン部分は繰返しパター
ン部分である。このように抽出した繰返しパターン部分
を所定ワードに置換してデジタル・パターンの圧縮を行
なう。
According to the digital pattern compression method of the present invention, a digital pattern consisting of a plurality of digital words is sequentially offset word by word, and the offset digital pattern and the unoffset digital pattern are compared. In each comparison, if the digital words at corresponding positions in the offset digital fist pattern and the non-offset digital pattern are consecutively equal, then the pattern portion consisting of these digital words is a repeating pattern portion. The repetitive pattern portion extracted in this way is replaced with a predetermined word to compress the digital pattern.

〔発明の実施例〕[Embodiments of the invention]

以下、添付図を参照して本発明の好適な実施例を説明す
る。第1図は本発明の好適な一実施例を説明する流れ図
であシ、第2図は本発明を利用するシステムのブロック
図である。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a flow diagram illustrating a preferred embodiment of the invention, and FIG. 2 is a block diagram of a system utilizing the invention.

(本発明を利用するシステム) 第2図に示すシステムはコンピュータ10とマイクロプ
ログラム方式のデジタル番パターン発生器12とから構
成されている。コンピュータ10は、中央処理装置(C
PU)14と、このCPU14のプログラムを記憶した
リード・オンリ・メモリ(ROM)16と、一時記憶装
置としてのランダム・アクセス・メモリ(RAM)18
と、入力装置としてのキーボード20とを含んでいる。
(System Utilizing the Present Invention) The system shown in FIG. 2 is composed of a computer 10 and a microprogram type digital number pattern generator 12. The computer 10 includes a central processing unit (C
PU) 14, a read-only memory (ROM) 16 that stores programs for this CPU 14, and a random access memory (RAM) 18 as a temporary storage device.
and a keyboard 20 as an input device.

そして、これらブロック14〜20はバス22を介して
相互接続している。一方、デジタル・パターン発生器1
2において、メモリ24は実行制御命令(マイクロコー
ド)及びデジタル・ワード(ベクトル)を記憶し、デコ
ーダ/カウンタ26はこのメモリからの実行制御命令を
解読すると共に繰返し回数を計数する。マルチプレクサ
30は、デコーダ/カウンタ26の出力に応じて、メモ
リ24からの飛び先アドレス又はスタック・メモリ28
からの戻りアドレスを選択する。プログラム・カウンタ
32はデコーダ/カウンタ26の出力に応じてマルチプ
レクサ30の出力をロードするか、単にクロックを計数
して、その出力をアドレス信号としてメモリ24及びス
タック中メモリ28に供給する。
These blocks 14 to 20 are interconnected via a bus 22. On the other hand, digital pattern generator 1
At 2, memory 24 stores execution control instructions (microcode) and digital words (vectors), and decoder/counter 26 decodes the execution control instructions from this memory and counts the number of repetitions. Multiplexer 30 selects the destination address from memory 24 or stack memory 28 depending on the output of decoder/counter 26.
Select the return address from. Program counter 32 loads the output of multiplexer 30 in response to the output of decoder/counter 26, or simply counts clocks and provides its output as an address signal to memory 24 and stack memory 28.

コンピュータlOは、CAD用のプログラムにより、デ
ジタル・パターンを作成してもよいし、他のコンピュー
タ等が作成したデジタル・パターンを受けてもよい。そ
して、このコンピュータ10はパターン圧縮プログラム
により、作成したデジタル働パターンを圧縮して、メモ
リ24にロードする。
The computer IO may create a digital pattern using a CAD program, or may receive a digital pattern created by another computer or the like. Then, this computer 10 compresses the created digital working pattern using a pattern compression program and loads it into the memory 24.

このパターン圧縮を次に説明する。This pattern compression will be explained next.

(パターン圧縮) 第1図は本発明のデジタル・パターン圧縮方法を説明す
る流れ図である。以下に説明する動作は、ROM16に
記憶されたプログラムにより、RAM18を用いてCP
U14が行なう。なお、圧縮されるデジタル・パターン
は次のようなパターンp (o)と仮定する。
(Pattern Compression) FIG. 1 is a flowchart illustrating the digital pattern compression method of the present invention. The operation described below is performed by using the RAM 18 according to the program stored in the ROM 16.
U14 will do it. It is assumed that the digital pattern to be compressed is the following pattern p (o).

badbdbcbbbcbdbcbdbcaここで文字
a〜dは任意の並列ビット・ワード、例えばrloll
J、rlloOJ等を示す。
badbdbcbbbcbdbcbdbca where letters a-d are any parallel bit words, e.g. rloll
J, rlloOJ, etc.

ステップ34において、デジタル・パターンから繰返し
ワードを抽出する。即ち、このパターンの各ワードを初
めから順次検索し、同じワードの連続部分を抽出する。
At step 34, repeating words are extracted from the digital pattern. That is, each word of this pattern is sequentially searched from the beginning, and consecutive parts of the same word are extracted.

上述のパターンP(0)では、8番目から10番目まで
の間でワードBが3回繰返している。ステップ36では
、繰返しワードが抽出されたか否かを判断し、抽出され
た場合はステップ38に進み、抽出されない(繰返しワ
ードのない)場合はステップ40に進む。ステップ38
では、抽出した繰返しワードを整理し、即ち、ワードの
種類と、ワード位置と、繰返し回数とを整理し、繰返し
ワード毎に所定ワードに置換する。
In the above pattern P(0), word B is repeated three times between the 8th and 10th. In step 36, it is determined whether or not a repeated word has been extracted. If a repeated word has been extracted, the process proceeds to step 38; if not (there is no repeated word), the process proceeds to step 40. Step 38
Now, the extracted repeated words are sorted, that is, the word type, word position, and number of repetitions are sorted out, and each repeated word is replaced with a predetermined word.

例えば上述のパターンP(0)では8番目から10番目
までの3個のワードbをワード0に置換し、次のような
デジタル・パターンP(1)に圧縮する。
For example, in the above pattern P(0), the three words b from the 8th to the 10th are replaced with word 0, and compressed into the following digital pattern P(1).

badbdbcOcbdbcbdbcaよって、ステッ
プ34〜38により、繰返しワードを基にしたパターン
圧縮を行なう。なお、使用するデジタル・パターン発生
器12の能力に応じて、いくつ以上のワードの繰返しか
ら置換すべきかを考慮する必要がある。例えばブロック
26のカウンタ部にカウント数をロードするのに1クロ
ツク・サイクルかかシ、このカウンタ部のディクリメン
ト(減分)に1クロツク・サイクルかかり、更にこのカ
ウンタ部の零判定及びrJumpJ (アドレスを飛ば
す命令)に1クロツク・サイクルかかるとすると、rL
OopJ (同じワードを設定回数だけ繰返す命令)に
置換するために少なくとも3クロツク・サイクルが必要
となる。よってこの場合、4回以上繰返すワードを置換
しないと、置換による圧縮効果が無い。
badbdbcOcbdbcbdbca Therefore, steps 34-38 perform pattern compression based on repeated words. Note that depending on the capability of the digital pattern generator 12 used, it is necessary to consider how many repetitions of words should be replaced. For example, it takes one clock cycle to load the count into the counter section of block 26, one clock cycle to decrement this counter section, and furthermore, it takes zero judgment of this counter section and rJumpJ (address If it takes one clock cycle for an instruction to skip rL
At least three clock cycles are required to replace OopJ (an instruction that repeats the same word a set number of times). Therefore, in this case, unless words that are repeated four or more times are replaced, there is no compression effect due to replacement.

次にステップ40において、ステップ38で得られた(
圧縮された)デジタル・パターンから繰返しパターン部
分、即ち連続したワードの組合せであるパターン部分の
繰返しを抽出する。このステソゲ40は詳細に後述する
が、上述のパターンP(1)の場合、3番目〜4番目と
5番目〜6番目のパターン部分bdを抽出すると共に、
4番目〜7番目と、100番目〜1番目と、144番目
〜1番目のパターン部分bdbcを抽出する0ステツプ
42では、繰返しパターン部分が抽出されたか否かを判
断し、繰返しパターン部分が存在する場合はステップ4
4に進み、そうでない場合はパターンの圧縮が終了する
。ステップ44では詳細に後述する如く、抽出した繰返
しパターン部分を整理し、圧縮量の多いパターン部分か
ら優先的に所定ワードに置換する。パターンP(1)の
場合、4番目から6番目までのワードがパターン部分b
dとbdbcとにかかるが、パターン部分bdbcO方
が圧縮量が多いだめ、これを優先させ、ワードAに置換
する。よって、圧縮されたデジタル・パターンP(2)
は次のようになる。
Next, in step 40, the (
A repeating pattern portion, that is, a repetition of a pattern portion that is a combination of consecutive words, is extracted from the (compressed) digital pattern. This stesoge 40 will be described in detail later, but in the case of the above-mentioned pattern P(1), it extracts the third to fourth and fifth to sixth pattern parts bd, and
In step 42, which extracts the 4th to 7th, 100th to 1st, and 144th to 1st pattern parts bdbc, it is determined whether or not a repeating pattern part has been extracted, and it is determined whether a repeating pattern part exists. If so, step 4
If not, the pattern compression ends. In step 44, as will be described in detail later, the extracted repetitive pattern portions are sorted, and the pattern portions with the highest amount of compression are preferentially replaced with predetermined words. In the case of pattern P(1), the fourth to sixth words are pattern part b
d and bdbc, but the pattern part bdbcO has a larger amount of compression, so it is given priority and replaced with word A. Therefore, the compressed digital pattern P(2)
becomes as follows.

badAOcAAa このようにステップ40〜44において、繰返しパター
ン部分を基にしたパターン圧縮を行なう。
badAOcAAa Thus, in steps 40 to 44, pattern compression is performed based on the repeated pattern portion.

ステップ44が終わるとステップ34に戻り、ス。When step 44 is completed, the process returns to step 34 and step 44 is completed.

テップ34〜38においてパターンP (2)の繰返し
ワードを基にしたパターン圧縮を再び行なう。
In steps 34 to 38, pattern compression is performed again based on the repeated words of pattern P (2).

パターンP(2)では7番目と8番目のワードが共にワ
ードAであるので、ワードAの2回の繰返しをワード1
として、次のようなパターンP(3)に圧縮する。
In pattern P(2), the 7th and 8th words are both word A, so two repetitions of word A are word 1.
, it is compressed into the following pattern P(3).

badAOcla このパターンP(3)には繰返しパターン部分が含まれ
ていないので、これが圧縮の最終結果となる。
badAOcla This pattern P(3) does not include a repeating pattern portion, so this is the final result of compression.

(繰返しパターン部分の抽出) 次に繰返しパターン部分を抽出するステップ40につい
て、第3及び第4図を参照して詳細に説明する。第3図
はステップ40の詳細な流れ図であシ、第4図は上述の
デジタル・パターンP(1)を例としたこの流れ図によ
る動作を示すテーブルである。ステップ46において、
パターンを1ワ一ド分だけオフセントする。第1回目の
オフセットでは第4図のテーブルの61列のようになる
。なお、このテーブルの各列において左側がオフセット
しない場合のパターンであり、右側がオフセットした場
合のパターンである。また列を示す数字1〜16はオフ
セントの回数を示し、行を示す数字1〜18はオフセッ
トしないパターンのワードの順番を示す。ステップ48
ではオフセットしたパターンとオフセットしないパター
ンとを対応位置毎に、即ち行単位毎に比較し、連続して
ワードが一致するか否かを判断する。第1回目のオフセ
ットである第1列では、連続してワードが一致しないが
、一致した場合には一致に関するリストを作成する。ス
テップ50では、オフセットが必要な回数だけ行なわれ
たか否かを判断し、肯定の場合は繰返しパターン部分の
抽出が終了し、ステツプ42に進むが、否定の場合はス
テップ48に進む0 2回目のオフセットでは第4図の第2列に示す如くオフ
セットしないパターンの5番目と6番目のワードが夫々
オフセットしたパターンの3番目と4番目のワードと一
致している。即ち連続してワードが一致している。この
場合、 5−6 :3−4 (db) というリストを作成する。このリストはRAM 18に
記憶される。以下、同様に4回目のオフセントにおいて
、 13−17:9−13 (cbdbc)6回目のオフセ
ットにおいて、 10−13 : 4−7 (bdbc)8回目のオフセ
ットにおいて、 11−12 : 3−4 (db) 10回目のオフセットにおいて、 14−17 : 4−7 (bdbc)12回目のオフ
セットにおいて、 15−16 : 3−4 (ab) というリストを作成する。疫お、ノ々ターンP(1)の
場合、16回目のオフセットにより、オフセントしない
パターンとオフセットしたパターンは2ワ一ド分しか重
ならないので、16回目のオフセットが最終オフセット
である。(17回目のオフセットを行なっても、1ワ一
ド分しか重ならないので、連続してワードが一致するこ
とはない。)よって、繰返しパターン部分の抽出が終了
する。
(Extraction of Repeated Pattern Portion) Next, step 40 of extracting the repeated pattern portion will be described in detail with reference to FIGS. 3 and 4. FIG. 3 is a detailed flowchart of step 40, and FIG. 4 is a table showing the operation according to this flowchart, taking the above-mentioned digital pattern P(1) as an example. In step 46,
Offcent the pattern by one word. The first offset results in column 61 of the table in FIG. Note that in each column of this table, the left side is a pattern when there is no offset, and the right side is a pattern when there is an offset. Further, numbers 1 to 16 indicating columns indicate the number of offsets, and numbers 1 to 18 indicating rows indicate the order of words in a pattern without offset. Step 48
Then, the offset pattern and the non-offset pattern are compared for each corresponding position, that is, for each line, and it is determined whether or not the words match consecutively. In the first column, which is the first offset, consecutive words do not match, but if they do match, a list of matches is created. In step 50, it is determined whether or not the offset has been performed the required number of times.If the answer is yes, the extraction of the repeated pattern part is completed and the process goes to step 42, but if the answer is negative, the process goes to step 48. In the case of offset, the 5th and 6th words of the non-offset pattern match the 3rd and 4th words of the offset pattern, respectively, as shown in the second column of FIG. That is, the words match consecutively. In this case, a list of 5-6:3-4 (db) is created. This list is stored in RAM 18. Similarly, at the 4th offset, 13-17: 9-13 (cbdbc) at the 6th offset, 10-13: 4-7 (bdbc) at the 8th offset, 11-12: 3-4 ( db) At the 10th offset, create a list of 14-17: 4-7 (bdbc) and at the 12th offset, 15-16: 3-4 (ab). In the case of Nono turn P(1), the 16th offset causes the non-offset pattern and the offset pattern to overlap by only 2 words, so the 16th offset is the final offset. (Even if the offset is performed for the 17th time, since only one word overlaps, the words will not match consecutively.) Therefore, the extraction of the repetitive pattern portion is completed.

(繰返しパターン部分の整理と置換) 次に、ステップ4寺の繰返しパターン部分の整理と置換
について、第5図の流れ図を参照して説明する。−!ず
、ステップ52で前処理を行ない、ステップ48で作成
したリストの中に、左辺と右辺とで重なっているワード
がないかを検査する。
(Organization and Replacement of Repeated Pattern Portion) Next, the arrangement and replacement of the repetitive pattern portion of Step 4 will be explained with reference to the flowchart of FIG. -! First, preprocessing is performed in step 52, and it is checked whether there are any words in the list created in step 48 whose left and right sides overlap.

4回目のオフセットによるリストでは13番目のワード
が左辺と右辺とに重なっているので、13−16 : 
9−12 (cbdb)と14−17 : 1O−13
(bd bc )とのどちらを採用したらよいかを判断
する。この実施例では、他のリストにbdbcがあるの
で、4回目のオフセットでは 14−17 : 10−13 (bdbc)となる。そ
して、同じワード構成のパターン部分毎に整理し、最大
圧縮量α(MAX)を零にする。
In the list based on the fourth offset, the 13th word overlaps the left and right sides, so 13-16:
9-12 (cbdb) and 14-17: 1O-13
(bd bc) to determine which one should be adopted. In this example, since there is bdbc in another list, the fourth offset is 14-17:10-13 (bdbc). Then, the data is sorted into pattern parts having the same word structure, and the maximum compression amount α (MAX) is set to zero.

ステップ54において、第1のパターン部分の圧縮量α
を次式によシ計算する。
In step 54, the compression amount α of the first pattern portion is
is calculated using the following formula.

α=VXC−(C十V−1) ここでVはパターン部分のワード数、Cは同じパターン
部分の数である。ここで第1のパターン部分を3−4.
 5−6. 11−’12.15−16のdbとすると
、 α=2X4−(2+4−1 )=3 となる。ステップ56でα(MAX)がαよシも大きい
かを判断し、肯定ならばステップ58に進み、否定なら
ばステップ54に進む。との例の場合、α(MAX)=
Q、 α=3なので、ステップ58に進み、α(MAX
)−α、即ちα(MAX)を3にする。ステップ60で
は全部のパターン部について計算したかを判断し、肯定
ならばステップ62に進み、否定ならばステップ54に
戻る。まだbdbcのパターン部分を計算していないの
で、ステップ54においてこのパターン部分のαを計算
する。
α=VXC-(C+V-1) Here, V is the number of words in the pattern portion, and C is the number of the same pattern portions. Here, the first pattern part is 3-4.
5-6. If the db is 11-'12.15-16, then α=2X4-(2+4-1)=3. In step 56, it is determined whether α(MAX) is larger than α. If affirmative, the process proceeds to step 58; if negative, the process proceeds to step 54. In the case of the example, α(MAX)=
Q, α=3, so proceed to step 58 and calculate α(MAX
)-α, that is, α(MAX), is set to 3. In step 60, it is determined whether calculations have been performed for all pattern parts. If affirmative, the process proceeds to step 62; if negative, the process returns to step 54. Since the pattern portion of bdbc has not been calculated yet, α of this pattern portion is calculated in step 54.

bdbcは4−7.10−13.14−17なのでα=
4 X 3−(4+3−1 )=6と々る。よって、ス
テップ56及び58により新たなα(MAX)はbdb
cの6となる。全部のパターン部分について計算したの
で、ステップ62に進み、α(MAX)のパターン部分
を所定ワードに置換する。パターンP(1)の場合、パ
ターン部分bdbcをワードAに置換すれば、圧縮した
パターンP(2)は badAOcAAa になり、ステップ34に進む。なお、ステップ40で抽
出したパターン部分が互いに重なり合っていても1.ス
テップ52〜62の処理で問題がなくなる。
bdbc is 4-7.10-13.14-17, so α=
4 x 3-(4+3-1)=6. Therefore, by steps 56 and 58, the new α(MAX) is bdb
It becomes 6 of c. Since all pattern parts have been calculated, the process proceeds to step 62, where the pattern part of α(MAX) is replaced with a predetermined word. In the case of pattern P(1), if the pattern portion bdbc is replaced with word A, the compressed pattern P(2) becomes badAOcAAa, and the process proceeds to step 34. Note that even if the pattern portions extracted in step 40 overlap each other, 1. The process of steps 52 to 62 eliminates the problem.

デジタル・パターンP(2)は7番目と8番目のワード
がAを繰返しているので、ステップ34〜38により、
最終的な圧縮したデジタル・パターンP(3)は badAOcla となる。ここで、0 = b b b 、 A = b
 d b c 、 1 = A Aである。これらパタ
ーンにマイクロコード(実行制御命令、例えばrAdv
anceJ、 rcall 5ubroutineJ 
In the digital pattern P(2), the 7th and 8th words repeat A, so by steps 34 to 38,
The final compressed digital pattern P(3) becomes badAOcla. Here, 0 = b b b, A = b
d b c , 1 = AA. Microcode (execution control instructions, e.g. rAdv) is added to these patterns.
anceJ, rcall 5ubroutineJ
.

rJumpJ等)を付加してメモリ24に記憶すればよ
い。
rJumpJ, etc.) and store it in the memory 24.

(実施例の変更) 上述は本発明の好適な実施例についてのみ説明したが、
種々の変更が可能である。例えば、第5図でデジタル・
パターン部分が1種類の場合はステップ62のみを実行
すればよい。また、本発明は長大なデジタル・パターン
をマイクロプログラム方式のデジタル・パターン発生器
に適用させる場合のみでなく、デジタル・データの伝達
量の減少にも役立つ。
(Changes to Embodiments) Although only the preferred embodiments of the present invention have been described above,
Various modifications are possible. For example, in Figure 5, the digital
If there is only one type of pattern portion, only step 62 needs to be executed. Further, the present invention is useful not only when applying a long digital pattern to a microprogram type digital pattern generator, but also to reducing the amount of digital data transmitted.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明によれば、圧縮量の多いパターン部分
から順次効率よくデジタル・パターンを簡単に圧縮でき
る。
As described above, according to the present invention, digital patterns can be easily and efficiently compressed sequentially starting from the pattern portion that requires the largest amount of compression.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第3図及び第5図は本発明の好適な実施例を示
す流れ図、第2図は本発明を利用するシステムのブロッ
ク図、第4図は本発明を説明するテーブルを示す図であ
る。 第 1図 垢 3 図
1, 3 and 5 are flowcharts illustrating a preferred embodiment of the invention; FIG. 2 is a block diagram of a system utilizing the invention; and FIG. 4 is a table illustrating the invention. It is. Figure 1. Figure 3.

Claims (1)

【特許請求の範囲】[Claims] 複数のデジタル集積回路から成るデジタル・ノくターン
を1ワード毎に順次オフセットし、上記オフセントした
デジタル・パターン及び上記オフセットしないデジタル
・パターンを順次比較して繰返しパターン部分を抽出し
、上記抽出した繰返しパターン部分を所定ワードに置換
することを特徴とするデジタル・パターン圧縮方法。
A digital node consisting of a plurality of digital integrated circuits is sequentially offset word by word, the offset digital pattern and the non-offset digital pattern are sequentially compared to extract a repetitive pattern portion, and the extracted repeat pattern is extracted. A digital pattern compression method characterized by replacing a pattern portion with a predetermined word.
JP9936284A 1984-05-17 1984-05-17 Digital pattern compressing method Granted JPS60242731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9936284A JPS60242731A (en) 1984-05-17 1984-05-17 Digital pattern compressing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9936284A JPS60242731A (en) 1984-05-17 1984-05-17 Digital pattern compressing method

Publications (2)

Publication Number Publication Date
JPS60242731A true JPS60242731A (en) 1985-12-02
JPH026251B2 JPH026251B2 (en) 1990-02-08

Family

ID=14245458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9936284A Granted JPS60242731A (en) 1984-05-17 1984-05-17 Digital pattern compressing method

Country Status (1)

Country Link
JP (1) JPS60242731A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691628A3 (en) * 1994-07-06 1996-05-08 Microsoft Corp Data compression method and system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816344A (en) * 1981-07-21 1983-01-31 Nec Corp Data compression and storage device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816344A (en) * 1981-07-21 1983-01-31 Nec Corp Data compression and storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691628A3 (en) * 1994-07-06 1996-05-08 Microsoft Corp Data compression method and system

Also Published As

Publication number Publication date
JPH026251B2 (en) 1990-02-08

Similar Documents

Publication Publication Date Title
EP0099135B1 (en) Dynamic gate array whereby an assembly of gates is simulated by logic operations on variables selected according to the gates
TW251355B (en) Method and apparatus for iterative compression of digital data
US4899273A (en) Circuit simulation method with clock event suppression for debugging LSI circuits
JPH0122652B2 (en)
Wu et al. Coherency identification for power system dynamic equivalents
JPS63145549A (en) Simulation method for logic circuit
US11048844B1 (en) System and method for use in design verification
US4101967A (en) Single bit logic microprocessor
JPS60242731A (en) Digital pattern compressing method
JP3905951B2 (en) Logic conversion method to increase simulation / emulation efficiency
Vassiliadis et al. Block based compression storage expected performance
Takahashi et al. Fault simulation for multiple faults using shared BDD representation of fault sets
JPH0345580B2 (en)
JP2513219B2 (en) Processor for data processing
JPWO2003036523A1 (en) Simulation method, simulation program, and display processing method
JP3109816B2 (en) Address generator
JPH0793008A (en) Method for generating sequence data
JP2591362B2 (en) Data selection processing method
JPH02294729A (en) Sort processing system
JPS6029865A (en) Logical simulation system by history registration
JP2002297674A (en) Device and method for simulation
JPH0731694B2 (en) Symbol simulator
JPH01304559A (en) Input/output function test system
JPS5984536A (en) Integrated circuit
JPH041856A (en) Information processor