JPS60241395A - Trunk circuit - Google Patents

Trunk circuit

Info

Publication number
JPS60241395A
JPS60241395A JP9835284A JP9835284A JPS60241395A JP S60241395 A JPS60241395 A JP S60241395A JP 9835284 A JP9835284 A JP 9835284A JP 9835284 A JP9835284 A JP 9835284A JP S60241395 A JPS60241395 A JP S60241395A
Authority
JP
Japan
Prior art keywords
signal
line
trunk
microprocessor
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9835284A
Other languages
Japanese (ja)
Inventor
Shoichi Abe
正一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP9835284A priority Critical patent/JPS60241395A/en
Publication of JPS60241395A publication Critical patent/JPS60241395A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M7/00Arrangements for interconnection between switching centres
    • H04M7/0096Trunk circuits

Abstract

PURPOSE:To simplify hardware and to accomplish complicated actions by providing a microcomputer having an interface function with a DC signal part. CONSTITUTION:When there is activation from a circuit, a DC signal part 401 detects this activation, and inputs it to a microprocessor 402, which detects this activation, and transmitted it to an SS line through a level converter circuit 403. An activation signal is transmitted to a PCM-MUX and detected by a processor of an exchange. As a result, when the signal is returned to an SR line of a trunk for recognizing the activation, the level conversion is executed in the circuit 403 and inputted to the processor 402, which drives the signal part 401 through a lead wire 404, and transmitted an activation recogniging signal to an intermediate line.

Description

【発明の詳細な説明】 技術分野 本発明はトランク回路に関し、特に通信線路と交換機と
のインタフェースをなすトランク回路に関する。
TECHNICAL FIELD The present invention relates to trunk circuits, and more particularly to trunk circuits that interface communication lines and switching equipment.

従来技術− 第1図は従来のトランク回路の制御方式を説明するブロ
ック図であシ、1は中継線、2は2−4線変換ハイブリ
ッド回路、3は中継線の直流信号の制御線、4はトラン
ク回路、5は通話線、6は信号線であって信号送出(S
S)線と信号受信(SR)線からなる。
Prior Art - Fig. 1 is a block diagram illustrating a conventional trunk circuit control system, in which 1 is a trunk line, 2 is a 2-4 line conversion hybrid circuit, 3 is a DC signal control line for the trunk line, and 4 is a block diagram illustrating a conventional trunk circuit control system. 5 is a trunk circuit, 5 is a communication line, and 6 is a signal line for signal transmission (S
It consists of a S) line and a signal receiving (SR) line.

また、7はPOM多重変換装置(P CM−MUX)、
8は信号駆動回路(SD)、9はトランク走査回路(T
SCN)、10は情報受信分配回路(SRD)、11は
SPバスインタフェース回路(SPINF)である。1
2はSPババスあり、13はディジタル交換機へのハイ
ウェイ、14は時分割スイッチ(TDSW)、15は信
号装置(SGE)である。
In addition, 7 is a POM multiplex conversion device (P CM-MUX),
8 is a signal drive circuit (SD), 9 is a trunk scanning circuit (T
10 is an information reception distribution circuit (SRD), and 11 is an SP bus interface circuit (SPINF). 1
2 is the SP bus, 13 is the highway to the digital exchange, 14 is the time division switch (TDSW), and 15 is the signaling equipment (SGE).

次に第1図のブロックの動作につき説明する。Next, the operation of the blocks in FIG. 1 will be explained.

トランク4が入トランクである場合につき述べるに、中
継ls1からの起動があると、通話線はハイブリッド回
路2を経てPCM−MUX7へ延長される。一方、直流
信号はハイブリッド回路2にて通話信号とは分離され制
御線3を経てトランク4へ導入される。トランク4では
、これをSS信号に変換してPCM−MUX7へ送出す
る。 PCM−MUX7では、このSS信号と通話線5
からの信号とがPCM多重化されてハイウェイ13を経
てTDSW14へ送出される。更に、5GE15はこの
ハイウェイに多重化された信号を分離して起動を検出す
ることになる。この点の詳細な動作は周知であるので説
明は省略する。
In the case where the trunk 4 is an incoming trunk, when there is activation from the relay ls1, the communication line is extended to the PCM-MUX 7 via the hybrid circuit 2. On the other hand, the DC signal is separated from the speech signal in the hybrid circuit 2 and introduced into the trunk 4 via the control line 3. The trunk 4 converts this into an SS signal and sends it to the PCM-MUX 7. In PCM-MUX 7, this SS signal and communication line 5
The signals from the TDSW are PCM-multiplexed and sent to the TDSW 14 via the highway 13. Furthermore, the 5GE 15 separates the signals multiplexed on this highway and detects activation. Since the detailed operation in this respect is well known, the explanation will be omitted.

S G E 15が起動を検知すると、図示せぬ処理装
置によ、9SR信号が駆動されて前述のSS線のルート
とは逆にトランクのSR線に信号を与える。すると、入
トランク4ではこれを検出して前位の中継線へ応答を返
すことになる。
When the SGE 15 detects activation, the 9SR signal is driven by a processing device (not shown) to give the signal to the trunk SR line, contrary to the aforementioned SS line route. Then, the incoming trunk 4 detects this and returns a response to the preceding trunk line.

以上が第1図のブロックにおける入トランク4の動作の
概要である。
The above is an overview of the operation of the incoming trunk 4 in the blocks of FIG.

この人トランク4の回路例が第2図に示されておシ、図
において40は直流信号部、41はその制御部、S及び
TはSDsにより駆動されるパターン制御リレー、W、
$はTSCN9への走査接点であシその巻線は図示され
ていない。SRはPCM−MUX7からのSR信号を受
信するリレーであシ、巻線を図示しないb接点はPCM
−MUX7へSS信号を送出するものである。
A circuit example of this human trunk 4 is shown in FIG. 2, in which 40 is a DC signal section, 41 is a control section thereof, S and T are pattern control relays driven by SDs, W,
$ is the scanning contact to TSCN9, whose windings are not shown. SR is a relay that receives the SR signal from PCM-MUX7, and the b contact, whose winding is not shown, is the PCM
-It sends the SS signal to MUX7.

第1図のブロックによる動作説明では起動及び応答動作
のみであったが、動作の複雑なトランクにおいては、S
S線及びSR線のみの情報ではICTのすべての動作を
制御することはできず、よってパターンリレー(S 、
 T)やスキャンポイント(w、z)が設けられている
のである。当該パターンリP−やスキャンポイントの制
御は第1図に示したspババス2,5PINFII、5
RD10゜SD8及びTSCN9によシなされる。
In the explanation of the operation using blocks in Figure 1, only the activation and response operations were explained, but in a trunk with complicated operation, the S
It is not possible to control all ICT operations with information from only the S and SR lines, so pattern relays (S,
T) and scan points (w, z) are provided. The control of the pattern re-P- and scan points is controlled by the sp busses 2, 5 PINFII, 5 shown in FIG.
RD10° is made by SD8 and TSCN9.

この様に、動作の単純なトランクではSS線及びSR線
のみの制御で当該動作が可能であるが、動作の複雑なト
ランクではパターンリレーやスキャンポイントを必要と
する他にこれらを制御すべく 5PINF、SRD、S
D及びTSCN等のハードウェアを必要とする欠点があ
る。また、SS線。
In this way, trunks with simple operations can perform the operation by controlling only the SS and SR lines, but trunks with complex operations require pattern relays and scan points as well as 5PINF to control them. , S.R.D., S.
It has the disadvantage of requiring hardware such as D and TSCN. Also, the SS line.

SR線を用いて情報の送受を行っているが、ダイヤルパ
ルスの中継やメータパルスの中継等の極く簡単な処理を
行うのみで高度な情報処理は行えないものとなっている
Information is sent and received using the SR line, but it only performs extremely simple processing such as relaying dial pulses and meter pulses, and cannot perform advanced information processing.

発明の目的 本発明は、トランクの動作制御にマイクロコンピュータ
を用いることによって、ハードウェアを簡素化して複雑
な動作を可能としたトランク回路を提供することを目的
としている。
OBJECTS OF THE INVENTION An object of the present invention is to provide a trunk circuit that uses a microcomputer to control trunk operations, thereby simplifying the hardware and enabling complex operations.

本発明によるトランク回路は、直流信号部とのインタフ
ェース機能を具備するマイクロプロセッサを有し、この
マイクロプロセッサの入出力ボートにはSR線、SS線
を夫々接続してこれ笠岡SR。
The trunk circuit according to the present invention has a microprocessor having an interface function with a DC signal section, and an SR line and an SS line are respectively connected to the input/output port of this microprocessor.

SS線の情報には比較的高速のコード化されたパルス列
信号を用い、SR線をマイクロプロセッサが走査監視し
つつこの信号を識別して直流信号部を駆動するようにす
ると共に、直流信号部からの信号はこれをコード化パル
ス列としてSS線へ送出するようにしてなる構成である
A relatively high-speed coded pulse train signal is used for information on the SS line, and a microprocessor scans and monitors the SR line to identify this signal and drive the DC signal section. The signal is configured to be sent to the SS line as a coded pulse train.

更に、ダイヤルパルスの制御に関しては、回線からのダ
イヤルパルスをマイクロプロセッサがこれを1桁毎にコ
ード化したパルス列としてSS線へ送出しまた回線への
ダイヤルパルスの送出は一桁毎にこれをコード化された
パルス列を識別してパルス数に変換し回線へ送出するよ
う構成してなるものである。
Furthermore, regarding dial pulse control, the microprocessor sends the dial pulse from the line to the SS line as a pulse train coded for each digit, and the dial pulse to the line is coded for each digit. It is configured to identify the encoded pulse train, convert it into a number of pulses, and send it to the line.

実施例 以下に図面を用いて本発明を説明する。Example The present invention will be explained below using the drawings.

第3図は本発明の詳細な説明するためのブロック図であ
シ、第1図と同等部分は同一符号により示している。図
において、400が本発明によるトランク回路であシ、
その内部にマイクロプロセッサを含んでおシ各種制御動
作がこのマイクロプロセッサによりなされる。その結果
、第1図におけるS D 8 、 TSCN9 、5R
DIO,SP INFII等が不必要となっている。
FIG. 3 is a block diagram for explaining the present invention in detail, and parts equivalent to those in FIG. 1 are designated by the same reference numerals. In the figure, 400 is a trunk circuit according to the present invention;
It contains a microprocessor, and various control operations are performed by this microprocessor. As a result, S D 8 , TSCN9 , 5R in FIG.
DIO, SP INFII, etc. are no longer necessary.

第4図は本発明の実施例のトランク回路400を示す図
であり、401は直流信号部、402はマイクロプロセ
ッサである。マイクロプロセッサ402の出カポ−) 
(OUTP)から直流信号部401への制御リードが送
出され、また直流信号部401からマイクロプロセッサ
402の入力ポート(INP)へ入力リード405が連
結されている。403はSS線、SR線とマイクロプロ
セッサ402との信号レベル変換回路である。
FIG. 4 is a diagram showing a trunk circuit 400 according to an embodiment of the present invention, in which 401 is a DC signal section and 402 is a microprocessor. Output of microprocessor 402)
A control lead is sent from (OUTP) to the DC signal section 401, and an input lead 405 is connected from the DC signal section 401 to the input port (INP) of the microprocessor 402. 403 is a signal level conversion circuit between the SS line, the SR line and the microprocessor 402;

第4図の回路を入トランクとしてその動作を説明するが
、出トランクであっても同様に適用可能である。
The operation of the circuit shown in FIG. 4 will be explained assuming that it is an incoming trunk, but it can be similarly applied to an outgoing trunk.

回線から起動があると、直流信号部401がこれを検出
してリード405を経てマイクロプロセッサ402へ入
力される。よって、マイクロプロセッサ402はこの起
動を検出しレベル変換回路403を経てSS線へ起動信
号を送出する。この起動信号はPCM−MUX7 、、
TDSW14及び5GE15へ伝送されて交換機の処理
装置によりこれが検出される。
When there is activation from the line, the DC signal section 401 detects this and inputs it to the microprocessor 402 via the lead 405. Therefore, the microprocessor 402 detects this activation and sends an activation signal to the SS line via the level conversion circuit 403. This activation signal is PCM-MUX7,,
It is transmitted to the TDSW 14 and 5GE 15 and detected by the processing unit of the exchange.

その結果、起動確認(又は応答)のためにトランクのS
R線へ信号が返信されてくると、レベル友換回路403
にてレベル変換がなされてマイクロプロセッサ402へ
入力される。このマイクロプロセッサ402はリード4
04を介して直流信号部401を駆動し、よって中継線
1へ起動確認信号(応答信号)が送出されるのである。
As a result, the trunk's S
When a signal is returned to the R line, the level friend exchange circuit 403
Level conversion is performed at , and the signal is input to microprocessor 402 . This microprocessor 402 has lead 4
04, the DC signal section 401 is driven, and an activation confirmation signal (response signal) is sent to the trunk line 1.

次に、中継線からダイヤルパルスが送られてきた場合、
前述の如く中継線の状態がマイクロプロセッサ402へ
入力されて、マイクロプロセッサ402はダイヤルパル
スを計数するが、−桁分のダイヤルパルスを計数すると
、これを比較的高速例えば300ボ一程度の信号として
SS線へ送出する。
Next, if a dial pulse is sent from the trunk line,
As mentioned above, the state of the trunk line is input to the microprocessor 402, and the microprocessor 402 counts the dial pulses, and when it counts the dial pulses for the minus digit, it converts them into relatively high-speed signals of, for example, about 300 volts. Send to SS line.

このパルス列の例を第5図に示しておシ、図においてS
Tはスタートビット、S工Gは信号ヒツトであシロビッ
ト信号長の例が示されている。
An example of this pulse train is shown in FIG.
T is a start bit, S/G is a signal hit, and an example of a white bit signal length is shown.

SPはストップビットであり無信号(起動中ではある)
を示す。中継線からのダイヤルパルス数に応じて第5図
のSIGビットに変換されることになる。第3図のSS
線又はSR線の信号の送信又は受信に300ボーの信号
スピードで第5図に示した信号ビットとした場合には、
下式に示す如<30m5の時間を必要とする。
SP is a stop bit and there is no signal (although it is activated)
shows. It is converted into the SIG bit shown in FIG. 5 according to the number of dial pulses from the trunk line. SS in Figure 3
If the signal bits shown in Figure 5 are used for transmitting or receiving signals on the line or SR line at a signal speed of 300 baud,
It takes <30m5 of time as shown in the formula below.

(1001000(/300)X (1(STピット)
+6(SIGピッ))+2 (SPビビッ))中3Qm
s尚、このスピードは、トランクのマイクロプロセッサ
の処理能力、PCM”−MUXの信号変換スピード、S
GEの信号変換スピードが充分に対応できるものである
必要があシ、スピードが大となればなる程情報を伝達で
きるが、マイクロプロセッサの処理能力は犬とする必要
があシ、PCM−MUXやSGE等も高速処理をなす必
要があることはいうまでもない。低速であれば信号を伝
達しえない場合もあるので、この信号スピードは処理能
力と信号量とから最適なスピードに設定される。
(1001000(/300)X (1(ST pit)
+6 (SIG Bibi)) +2 (SP Bibi)) 3Qm
This speed depends on the processing power of the trunk's microprocessor, the signal conversion speed of the PCM"-MUX, and the S
It is necessary that the signal conversion speed of GE is sufficiently compatible, and the higher the speed, the more information can be transmitted, but the processing power of the microprocessor needs to be comparable, and PCM-MUX and It goes without saying that SGE and the like must also perform high-speed processing. If the speed is low, the signal may not be transmitted, so this signal speed is set to the optimum speed based on the processing capacity and signal amount.

第9図に示す信号ピット長は伝送する情報量の大小に依
存するものでアシ、図の例では、2’=64種の情報が
得られる。
The signal pit length shown in FIG. 9 depends on the amount of information to be transmitted, and in the example shown in the figure, 2'=64 types of information can be obtained.

第4図に示すトランク400が出トランクの場合は回線
にダイヤルパルスを送出する必要があるが、これをPC
M−MUXからのSR線からパルス列としてマイクロプ
ロセッサ402が受信する。これが10PPSのパルス
スピードで出カポ−)OUTP及びリード404から送
出されて、直流信号部401からダイヤルパルスが中継
線へ送出されることになる。
If the trunk 400 shown in FIG. 4 is an outgoing trunk, it is necessary to send a dial pulse to the line, but this
The microprocessor 402 receives it as a pulse train from the SR line from the M-MUX. This is sent out from the output capo (OUTP) and the lead 404 at a pulse speed of 10 PPS, and a dial pulse is sent from the DC signal section 401 to the trunk line.

特殊な信号、例えば再呼信号を送出したシ、特殊な信号
を回線に挿入したシする場合には、SR線に比較的高速
のパルス列にて情報を送シ込めば、マイクロプロセッサ
がこれを識別して直流信号部を駆動するので、その信号
に従って動作可能となる。マイクロプロセッサのデータ
処理能力は大とし得るので、トランクに回線毎に設置す
るのではなく、複数回線を1個のマイクロプロセッサに
て処理するようにすることが可能となシ、トランク回路
の経済性がよシ一層良好となる。
When sending out a special signal, such as a recall signal, or inserting a special signal into a line, the microprocessor can identify this by sending the information as a relatively high-speed pulse train to the SR line. Since the direct current signal section is driven by the signal, it is possible to operate according to the signal. Since the data processing capacity of a microprocessor can be large, it is possible to process multiple lines with one microprocessor instead of installing each line in the trunk, which makes trunk circuits economical. The condition becomes even better.

尚、SS線への直列パルスの送出やSR線からの直列パ
ルスの受信には、並列信号から直列信号にまた直列信号
から並列信号に変換する専用の回路(例tば、ユニバー
サルレシーバ、トランスミッタ回路等)を用いれば、マ
イクロプロセッサの処理の負担が軽減される。
Note that in order to send out serial pulses to the SS line or receive serial pulses from the SR line, a dedicated circuit (for example, a universal receiver, a transmitter circuit, etc.), the processing load on the microprocessor is reduced.

発明の効果 叙上の如く、本発明によれば、トランクにマイクロプロ
セッサを用いたので、トランク制御のだめのハードウェ
アが大幅に減少すると共に多様な制御が可能となる。
Effects of the Invention As described above, according to the present invention, since a microprocessor is used in the trunk, the amount of hardware required for trunk control is greatly reduced, and various controls become possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のトランク制御方式を示すブロック図、第
2図は従来のトランク回路の例を示す図、第3図は本発
明のトランク回路を用いたシステムブロック図、第4図
は本発明のトランク回路の実施例のブロック図、第5図
は本発明に用いるパルス列信号の1f!1を示す図であ
る。 主要部分の符号の説明 1・・・中継線 400・・・トランク回路401・・
・直流信号部 402・・・マイクロプロセッサ 出願人日本電気株式会社 代理人 弁理士 柳 川 信
FIG. 1 is a block diagram showing a conventional trunk control system, FIG. 2 is a diagram showing an example of a conventional trunk circuit, FIG. 3 is a system block diagram using the trunk circuit of the present invention, and FIG. 4 is a block diagram of the present invention. FIG. 5 is a block diagram of an embodiment of the trunk circuit of 1f! of the pulse train signal used in the present invention. FIG. Explanation of symbols of main parts 1... Trunk line 400... Trunk circuit 401...
・DC signal section 402...Microprocessor applicant NEC Corporation Representative Patent attorney Makoto Yanagawa

Claims (2)

【特許請求の範囲】[Claims] (1)中継線と連結された直流信号部と、信号送出線及
び信号受信線とを含むトランク回路であって、前記直流
信号部とのインタフェース機能を備えたマイクロプロセ
ッサを有し、前記マイクロプロセッサは、前記信号受信
線を監視しつつこの信号受信線の信号識別結果によシ前
記直流信号部を駆動するよう構成されていると共に、前
記直流信号部からの信号についてはこれを前記信号送出
線へ送出するよう構成されていることを特徴とするトラ
ンク回路。
(1) A trunk circuit including a DC signal unit connected to a trunk line, a signal sending line, and a signal receiving line, the trunk circuit including a microprocessor having an interface function with the DC signal unit, and the microprocessor is configured to monitor the signal receiving line and drive the DC signal section according to the signal identification result of the signal receiving line, and the signal from the DC signal section is transmitted to the signal sending line. A trunk circuit configured to transmit to.
(2)中継線と連結された直流信号部と、信号送出線及
び信号受信線とを含むトランク回路であって、前記直流
信号部とのインタフェース機能を備えたマイクロプロセ
ッサを有し、前記マイクロプロセッサは、前記信号受信
線を監視しつつこの信号受信線の信号識別結果によシ前
記直流信号部を駆動するよう構成されていると共に、前
記直流信号部からの信号についてはこれを前記信号送出
線へ送出するよう構成されておシ、また回線からのダイ
ヤパルス情報についてはこれを信号処理して前記信号送
出線へ送出しかつ前記信号受信線からのダイヤルパルス
情報についてはこれを信号処理して回線へ送出するよう
構成されていることを特徴とするトランク回路。
(2) A trunk circuit including a DC signal unit connected to a trunk line, a signal sending line, and a signal receiving line, the trunk circuit including a microprocessor having an interface function with the DC signal unit, and the microprocessor is configured to monitor the signal receiving line and drive the DC signal section according to the signal identification result of the signal receiving line, and the signal from the DC signal section is transmitted to the signal sending line. The dial pulse information from the line is signal-processed and sent to the signal sending line, and the dial pulse information from the signal receiving line is signal-processed. A trunk circuit configured to transmit to a line.
JP9835284A 1984-05-16 1984-05-16 Trunk circuit Pending JPS60241395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9835284A JPS60241395A (en) 1984-05-16 1984-05-16 Trunk circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9835284A JPS60241395A (en) 1984-05-16 1984-05-16 Trunk circuit

Publications (1)

Publication Number Publication Date
JPS60241395A true JPS60241395A (en) 1985-11-30

Family

ID=14217496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9835284A Pending JPS60241395A (en) 1984-05-16 1984-05-16 Trunk circuit

Country Status (1)

Country Link
JP (1) JPS60241395A (en)

Similar Documents

Publication Publication Date Title
US4403322A (en) Voice signal converting device
JPS60241395A (en) Trunk circuit
SU1364249A3 (en) Device for synchronous translation
SU1462505A1 (en) Telegraph communication system
JPS5870657A (en) Multiple signal transmission system for car
JP3068125B2 (en) Bus type optical transmission line communication station
KR0161152B1 (en) Communication apparatus with the facility of repeating the global bus in rs-485
JPH03104439A (en) Data transmission system
SU1167747A1 (en) Device for duplex transmission of information
JPS5810944A (en) Telex communication system
RU1790804C (en) Equipment for interface of manually operated exchange with pulse channel of long-distance communication system
JPS62104357A (en) Facsimile output equipment
JP2607312Y2 (en) Encoder
KR0161151B1 (en) Switching system having digital trunk board capable of rate adaption for ccs no.7
JP3232353B2 (en) Trunk line device
SU1644396A1 (en) Interdevice coupling device
SU1543556A1 (en) Device for transmission of digital information
JP3179831B2 (en) Serial transmission method
JPH02104141A (en) Optical transmission device
SU849553A1 (en) Dispatcher&#39;s communication device
SU1358086A1 (en) Apparatus for bi-directional transmission of digital signals with conductive separation
JPH10190662A (en) Encoder communication method and device
JPH1051444A (en) Line connection method and device therefor
JPS63296431A (en) Modem pool system
JPH05304692A (en) External data switching transmission device